TWI524511B - 化合物半導體積體電路 - Google Patents

化合物半導體積體電路 Download PDF

Info

Publication number
TWI524511B
TWI524511B TW101140990A TW101140990A TWI524511B TW I524511 B TWI524511 B TW I524511B TW 101140990 A TW101140990 A TW 101140990A TW 101140990 A TW101140990 A TW 101140990A TW I524511 B TWI524511 B TW I524511B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
integrated circuit
semiconductor integrated
metal layer
substrate
Prior art date
Application number
TW101140990A
Other languages
English (en)
Other versions
TW201409670A (zh
Inventor
高谷信一郎
蕭献賦
吳玉凱
Original Assignee
穩懋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 穩懋半導體股份有限公司 filed Critical 穩懋半導體股份有限公司
Publication of TW201409670A publication Critical patent/TW201409670A/zh
Application granted granted Critical
Publication of TWI524511B publication Critical patent/TWI524511B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

化合物半導體積體電路
本發明係有關一種化合物半導體積體電路，尤指一種具有複數層金屬層，且其中至少一層至少包含一銅金屬層之化合物半導體積體電路。
近年來，化合物半導體單晶微波積體電路(monolithic microwave integrated circuits,MMIC)已被廣泛使用於行動通訊及感測器元件，因此，對高積集度、高效能之單晶微波積體電路的需求也日益增加。傳統上，單晶微波積體電路之組件如電晶體、電容、電阻、電感及傳輸線等係以二維的方式配置，為了提高元件的積集度，故而發展出將被動元件以三維方式疊放於化合物半導體元件上方之三維單晶微波積體電路。在化合物半導體單晶微波積體電路中，通常是以金作為被動元件以及元件間連接線的材料，以避免交叉汙染，然而構成被動元件的金屬層厚度卻受限於金的昂貴價格。以傳輸線為例，在三維單晶微波積體電路中的金傳輸線，若其寬度較傳統單晶微波積體電路中為窄，將造成較高的阻抗，進而導致訊號耗損及過量雜訊的問題。而積體電路的效能，如功率放大器的功率增益以及雜訊指數，亦將因為阻抗的增加而下降。因此，為改進電路效能，必須增加金之金屬層的厚度，然而此舉又會大幅增加整體製造成本；使用金為金屬層之電路其性能不得不受到金價的限制。與金相比，銅的價格低廉許多，且其導電性及導熱 性亦較金為佳；因此，發展以銅取代金的三維單晶微波積體電路成為一較佳選擇。
本發明之主要目的在於提供一種化合物半導體積體電路，其係具有複數層金屬層，其中至少一層包含至少一銅金屬層；此複數層金屬層可用以形成以三維形式疊置之被動元件。於化合物半導體積體電路使用銅金屬可增加其導電性並且降低原料成本。此外，銅金屬的低廉價格使得製作較厚的金屬層得以執行，因此能大幅降低金屬層之電阻。
為達上述目的，本發明提供一種化合物半導體積體電路，包含一基板、至少一化合物半導體電子元件、一第一金屬層、一保護層、複數層第二金屬層以及至少一介電層，其中前述第一金屬層係包含金且不包含銅，且其至少部分係電性連接於前述化合物半導體電子元件；前述保護層係覆蓋於前述化合物半導體電子元件以及至少部份前述第一金屬層；前述複數層第二金屬層中之每一層包含至少一銅金屬層，且前述複數層第二金屬層中至少一層係部分係電性連接於前述第一金屬層；而任兩層相鄰的第二金屬層係由一前述之介電層所分隔。
本發明之另一目的在於提供一種化合物半導體積體電路，其係具有複數層金屬層，其中至少一層包含至少一銅金屬層，以及一背面金屬層，係透過基板通孔(through substrate via hole)與化合物半導體電子元件連接做為接地面。在此結構中，接地面可製作於電子元件的附近，因此能提高電子元件之功率增益。
為達上述目的，本發明所提供之一種化合物半導體積體電路更包含一背面金屬層，且該基板更包含至少一基板通孔(through substrate via hole)，其中該基板通孔係貫穿該基板，且該背面金屬層係覆蓋於該基板通孔之表面以及至少部份基板背面。
於實施時，前述基板可由砷化鎵(GaAs)、炭化矽(SiC)、或藍寶石(saphire)所構成。
於實施時，前述化合物半導體電子元件可為一場效電晶體(FET)或一異質接面雙極性電晶體(HBT)。
於實施時，前述化合物半導體電子元件可為一氮化鎵(GaN)場效電晶體(FET)。
於實施時，前述銅金屬層之厚度可為大於等於3μm。
於實施時，前述複數層第二金屬層形成至少一接地層。
於實施時，前述介電層可由介電物質聚苯噁唑(Polybenzoxazole,PBO)所構成。
於實施時，前述由介電物質聚苯噁唑(Polybenzoxazole,PBO)所構成之介電層，其厚度可為介於10μm與30μm之間。
於實施時，構成前述保護層之材料係可為氮化矽(SiN)。
於實施時，前述第二金屬層可形成一微帶線(microstrip line)、一耦合器(coupler)、或一電感器(inducer)。。
於實施時，前述背面金屬層至少部份由銅金屬形成。
為對於本發明之特點與作用能有更深入之瞭解，茲藉實施例配合圖式詳述於後。
第1圖係為本發明所提供之化合物半導體積體電路之一種實施例之剖面結構示意圖，包括一基板101、至少一化合物半導體電子元件110、一第一金屬層120、一保護層130、複數層第二金屬層140、以及至少一介電層150；基板101係由半絕緣性半導體物質所構成，其中以砷化鎵(GaAs)、炭化矽(SiC)、或藍寶石(saphire)為較佳；化合物半導體電子元件110係形成於基板101之上；化合物半導體電子元件110可為一主要構成材料為砷化鎵(GaAs)之場效電晶體(FET)或異質接面雙極性電晶體(HBT)；化合物半導體電子元件110亦可為一氮化鎵(GaN)場效電晶體；第一金屬層120係形成於化合物半導體電子元件110之上，且其至少部份與化合物半導體電子元件110形成直接接觸，以使第一金屬層120電性連接於化合物半導體電子元件110；第一金屬層120可用以形成被動元件，如化合物半導體電子元件110之電極121、電容122、或電阻123之接點；第一金屬層120為含有金之金屬層，且第一金屬層120與化合物半導體電子元件110之接觸區域係由金或由金與位於金下方以如鈦等金屬所構成之薄金屬附著層所構成；複數層第二金屬層140中之每一層包含至少一銅金屬層；已知銅原子能快速擴散進入化合物半導體材料例如砷化鎵並形成深能階陷阱(deep level trap)，因此一含銅金屬層與一化合物半導體電子元件接觸將導致元件效能降低，然而在本發明中，與元件的接觸係透過一主要由金所構成之金屬層，因此能保護元件不受銅汙染；保護層130係覆蓋於化合物半導體電子元件110以及至少部份第一金屬層120以隔絕電子元件110與其他上層物質，尤其是複數層含 銅的第二金屬層；構成保護層130之材料以氮化矽(SiN)為較佳；複數層第二金屬層140中至少一層係部分電性連接於第一金屬層120；複數層第二金屬層140中包含至少一銅金屬層，該銅金屬層厚度可大於3μm；第二金屬層140可用以形成至少一接地層141及其他被動元件，如微帶線(microstrip line)142、耦合器(coupler)143、或電感器(inductor)144；任兩層相鄰的第二金屬層140係由一介電層150所分隔，介電層150之厚度應能充分隔絕電子元件110以及第二金屬層140，以降低耦合電容對電子元件效能造成的影響，由於聚苯噁唑(Polybenzoxazole,PBO)介電材料即使在固化之後仍可達較厚的塗佈厚度，且其耐濕性(humidity resistance)及薄膜抗應力性(film stress resistance)亦較傳統介電材料如聚亞醯胺(polyimide)及苯並環丁烯(Benzocyclobutene,BCB)為佳，因此介電層150以聚苯噁唑所構成為較佳，且其厚度以介於10μm至30μm為較佳。
第2圖係為本發明所提供之化合物半導體積體電路之另一種實施例之剖面結構示意圖，其係於第1圖之結構進一步包含一背面金屬層160以及至少一基板通孔161，基板通孔161係貫穿基板101，而背面金屬層160係覆蓋於基板通孔161之表面以及至少部份基板101之背面；因為銅的導電性較佳且價格較低，背面金屬層160以至少部份由銅金屬形成為較佳；在此實施例中，背面金屬層160可透過基板通孔161與化合物半導體電子元件連接而做為電子元件之接地層。
第3圖係為應用本發明所提供之化合物半導體積體電路製作之低雜訊放大器之電路圖，此電路包含兩個主動電子元件110、微 帶線142a~142g、電容122、電阻123、一射頻輸入端、一射頻輸出端、接地層141、以及做為接地層之背面金屬層160。該電子元件為閘極寬度0.15μm之偽晶型高電子遷移率電晶體(pHEMT)，微帶線係作為阻抗及雜訊匹配，以及直流偏壓。第4A及3B圖分別為第3圖所示之低雜訊放大器中虛線框及點虛線框部份之佈線俯視示意圖。第4A圖為第一級放大器之佈線俯視示意圖(虛線框)，微帶線142a為提供pHEMT閘極偏壓之一短截線，微帶線142b及142c用以獲得雜訊匹配，微帶線142d作為pHEMT輸出端之阻抗匹配；微帶線142a、142b、142c及142d係形成於接地層141之上方，因此可以達成微帶線的高密度佈線於一小區域。第4B圖為第二級放大器之佈線俯視示意圖(點虛線框)，微帶線142e及142f分別用以獲得pHEMT之輸入及輸出端之阻抗匹配；微帶線142g為一短截線段(short stub)，用以提供pHEMT之汲極偏壓；同樣地，這些微帶線係形成於接地層之上方，因此可以達成微帶線的高密度佈線於一小區域；pHEMT透過基板通孔161連接背面金屬層160使源極之接地層得以形成於電子元件附近；在此實施例中，接地層141與微帶線間的距離為10μm；接地層與微帶線中銅金屬層的厚度約為3μm，而寬度約為15μm，在此條件下，相鄰微帶線間的距離可以縮減至30μm；一3μm厚的銅金屬層其電阻值約為一2μm厚的金金屬層的一半；在使用金微帶線之先前技術中，一低雜訊放大器之增益約為15dB，雜訊指數約為3.0dB；而本發明所提供之使用銅微帶線之低雜訊放大器，與先前技術相比，其雜訊指數之改進可超過1.0dB。
本發明具有以下優點：
1. 本發明所提供之厚銅金屬層所製作的微帶線，其電阻值較先前技術中使用金之金屬層製作的微帶線為低，因此可減少因高電阻值而產生的損耗以及雜訊，而銅的高導電性更可進一步改進積體電路的其他性能。
2. 使用銅金屬可大幅降低製作金屬層的生產成本，與使用金相比，使用銅可節省超過50%的生產成本。
3. 於化合物半導體元件之連接點使用金可避免元件受銅金屬污染而降低性能的問題。
4. 使用聚苯噁唑(PBO)介電材料隔絕金屬層，可形成較厚的介電層，因此能降低上層金屬層對下層電子元件的影響，並可增進晶片之耐濕性及力學穩定性。
5. 透過基板通孔製作電子元件的接地連結使元件之接地可形成於元件的附近，因此能提高電子元件的功率增益。
綜上所述，本發明確實可達到預期之目的，而提供一種化合物半導體積體電路，其係具有複數層金屬層，其中至少一層包含至少一銅金屬層，此複數層金屬層可用以形成被動元件。於化合物半導體積體電路使用銅金屬可增加其導電性並且降低原料成本，而銅金屬的低廉價格使得製作較厚的金屬層得以執行，因此能大幅降低金屬層之電阻。其確具產業利用之價值，爰依法提出專利申請。
又上述說明與圖式僅是用以說明本發明之實施例，凡熟於此業技藝之人士，仍可做等效的局部變化與修飾，其並未脫離本發明之技術與精神。
101‧‧‧基板
110‧‧‧化合物半導體電子元件
120‧‧‧第一金屬層
121‧‧‧電極
122‧‧‧電容
123‧‧‧電阻
130‧‧‧保護層
140‧‧‧第二金屬層
141‧‧‧接地層
142‧‧‧微帶線
143‧‧‧耦合器
144‧‧‧電感器
150‧‧‧介電層
160‧‧‧背面金屬層
161‧‧‧基板通孔
142a-142g‧‧‧微帶線
第1圖係為本發明所提供之化合物半導體積體電路之一種實施例之剖面結構示意圖。
第2圖係為本發明所提供之化合物半導體積體電路之另一種實施例之剖面結構示意圖。
第3圖係為應用本發明所提供之化合物半導體積體電路製作之低雜訊放大器之電路圖。
第4A及4B圖係為第3圖所示之低雜訊放大器之佈線俯視示意圖。
101‧‧‧基板
110‧‧‧化合物半導體電子元件
120‧‧‧第一金屬層
121‧‧‧電極
122‧‧‧電容
123‧‧‧電阻
130‧‧‧保護層
140‧‧‧第二金屬層
141‧‧‧接地層
142‧‧‧微帶線
143‧‧‧耦合器
144‧‧‧電感器
150‧‧‧介電層

Claims (13)

  1. 一種化合物半導體積體電路，包括：一基板；至少一化合物半導體電子元件，係位於該基板上方；一第一金屬層，係包含金且不包含銅，位於該化合物半導體電子元件上方，且其至少部分係與該化合物半導體電子元件形成直接接觸；一保護層，係覆蓋於該化合物半導體電子元件以及至少部份該第一金屬層；複數層第二金屬層，其中每一層包含至少一銅金屬層，該複數層第二金屬層係位於該保護層之上，該複數層第二金屬層中至少二層係垂直堆疊並與彼此重疊，且該複數層第二金屬層中至少一層係部分電性連接於該第一金屬層；以及至少一介電層，係分隔任兩層相鄰的第二金屬層，其中該構成該保護層之材料係為氮化矽，且與該至少一化合物半導體電子元件位於該基板之同一側的所有主要由銅所構成的金屬層皆形成於該保護層之上。
  2. 如申請專利範圍第1項所述之化合物半導體積體電路，更包含一背面金屬層，且該基板更包含至少一基板通孔(through substrate via hole)，其中該基板通孔係貫穿該基板，且該背面金屬層係覆蓋於該基板通孔之表面以及至少部份基板背面，且該基板係由砷化鎵(GaAs)、炭化矽(SiC)或藍寶石(saphire)所構成。
  3. 如申請專利範圍第2項所述之化合物半導體積體電路，其中該背面金屬層至少部份係由銅金屬形成。
  4. 如申請專利範圍第2項所述之化合物半導體積體電路，其中該介電層係由介電物質聚苯噁唑(Polybenzoxazole,PBO)所構成。
  5. 如申請專利範圍第4項所述之化合物半導體積體電路，其中該介電層之厚度為介於10μm與30μm之間。
  6. 如申請專利範圍第1項所述之化合物半導體積體電路，其中該基板係由砷化鎵(GaAs)、炭化矽(SiC)、或藍寶石(saphire)所構成。
  7. 如申請專利範圍第1或2項所述之化合物半導體積體電路，其中該化合物半導體電子元件係為一場效電晶體(FET)或一異質接面雙極性電晶體(HBT)。
  8. 如申請專利範圍第1或2項所述之化合物半導體積體電路，其中該化合物半導體電子元件係為一氮化鎵(GaN)場效電晶體(FET)。
  9. 如申請專利範圍第1或2項所述之化合物半導體積體電路，其中該銅金屬層之厚度係為大於等於3μm。
  10. 如申請專利範圍第1或2項所述之化合物半導體積體電路，其中該第二金屬層形成一微帶線(microstrip line)、一耦合器(coupler)、或一電感器(inducer)。
  11. 如申請專利範圍第1項所述之化合物半導體積體電路，其中該複數層第二金屬層形成至少一接地層。
  12. 如申請專利範圍第1項所述之化合物半導體積體電路，其中該介電層係由介電物質聚苯噁唑(Polybenzoxazole,PBO)所構成。
  13. 如申請專利範圍第13項所述之化合物半導體積體電路，其中該介電層之厚度為介於10μm與30μm之間。
TW101140990A 2012-08-24 2012-11-05 化合物半導體積體電路 TWI524511B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/594,557 US9070685B2 (en) 2012-08-24 2012-08-24 Compound semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
TW201409670A TW201409670A (zh) 2014-03-01
TWI524511B true TWI524511B (zh) 2016-03-01

Family

ID=50147211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140990A TWI524511B (zh) 2012-08-24 2012-11-05 化合物半導體積體電路

Country Status (3)

Country Link
US (1) US9070685B2 (zh)
CN (1) CN103633062B (zh)
TW (1) TWI524511B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559449B (zh) * 2015-10-19 2016-11-21 穩懋半導體股份有限公司 化合物半導體積體電路之電路佈局方法
CN109346464B (zh) * 2015-10-23 2023-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的电路布局方法
US10020270B2 (en) 2016-09-29 2018-07-10 Infineon Technologies Ag Semiconductor device including a LDMOS transistor, monolithic microwave integrated circuit and method
CN107424978A (zh) * 2017-05-16 2017-12-01 杭州立昂东芯微电子有限公司 一种化合物半导体层间介电导线及其制备方法
DE102019211468A1 (de) 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikale verbindungshalbleiter-struktur und verfahren zum herstellen derselbigen
CN112234142B (zh) * 2020-12-14 2021-03-02 南京元络芯科技有限公司 高功率射频半导体集成电阻和半导体芯片
CN115579299B (zh) * 2022-11-21 2023-04-14 常州承芯半导体有限公司 半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105077A1 (ja) * 2007-02-27 2008-09-04 Fujitsu Limited 化合物半導体装置とその製造方法
JP5355363B2 (ja) * 2009-11-30 2013-11-27 新光電気工業株式会社 半導体装置内蔵基板及びその製造方法
US8592825B2 (en) * 2010-07-27 2013-11-26 Sumitomo Electric Industries Ltd. Semiconductor device having Si-substrate and process to form the same
US20120248599A1 (en) * 2011-03-28 2012-10-04 Ring Matthew A Reliable solder bump coupling within a chip scale package
US8592259B2 (en) * 2011-11-29 2013-11-26 Broadcom Corporation Method of fabricating a wafer level semiconductor package having a pre-formed dielectric layer

Also Published As

Publication number Publication date
US20140054608A1 (en) 2014-02-27
CN103633062A (zh) 2014-03-12
US9070685B2 (en) 2015-06-30
CN103633062B (zh) 2016-11-02
TW201409670A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
TWI524511B (zh) 化合物半導體積體電路
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
TWI569576B (zh) 具有單一組合串聯及並聯電容器組件的輸出匹配網路
US9337774B2 (en) Packaged RF amplifier devices and methods of manufacture thereof
US20140209926A1 (en) Semiconductor integrated circuit
TWI629757B (zh) High frequency semiconductor amplifier
WO2020100219A1 (ja) 高周波増幅器および高周波増幅器モジュール
WO2024109515A1 (zh) 半导体结构及其形成方法
JP5661707B2 (ja) 化合物半導体集積回路
US10096583B2 (en) Method for fabricating a semiconductor integrated chip
US9887676B2 (en) High frequency semiconductor amplifier
US20160225689A1 (en) Apparatus and Semiconductor Structure including a Multilayer Package Substrate
JP2010245819A (ja) 増幅回路
JPH10289979A (ja) 高周波半導体デバイス
WO2022260141A1 (ja) 受動素子及び電子装置
US11929317B2 (en) Capacitor networks for harmonic control in power devices
TWI473226B (zh) 具有三維元件之化合物半導體積體電路
JP2015103913A (ja) 高周波増幅器
JP3168969B2 (ja) 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法
JP3762659B2 (ja) 半導体装置
JPS5929377Y2 (ja) 高周波高出力トランジスタ装置
JP2004214378A (ja) 高周波集積回路装置