CN115579299B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115579299B
CN115579299B CN202211454271.5A CN202211454271A CN115579299B CN 115579299 B CN115579299 B CN 115579299B CN 202211454271 A CN202211454271 A CN 202211454271A CN 115579299 B CN115579299 B CN 115579299B
Authority
CN
China
Prior art keywords
layer
metal
dielectric layer
metal part
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211454271.5A
Other languages
English (en)
Other versions
CN115579299A (zh
Inventor
高谷信一郎
邹道华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Chengxin Semiconductor Co Ltd
Original Assignee
Changzhou Chengxin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Chengxin Semiconductor Co Ltd filed Critical Changzhou Chengxin Semiconductor Co Ltd
Priority to CN202211454271.5A priority Critical patent/CN115579299B/zh
Publication of CN115579299A publication Critical patent/CN115579299A/zh
Application granted granted Critical
Publication of CN115579299B publication Critical patent/CN115579299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

一种半导体结构及其形成方法，涉及半导体制造技术领域，其形成方法包括：提供基底；在所述基底上形成器件结构；形成第一金属部，第一金属部材料包括金；形成第一介质层，第一介质层覆盖器件结构并露出第一金属部；形成第一扩散阻挡层，接触第一金属部；形成第二金属部，第二金属部的材料包括铜，接触第一扩散阻挡层，第二金属部与第一金属部电性连接；形成钝化层，钝化层覆盖第一金属部、第一介质层及第一扩散阻挡层。在最上层介质层上形成钝化层，钝化层覆盖最上层介质层及最上层介质层下的结构，用于保护半导体结构中的器件及连接线。另外省略了在器件与连接线之间形成用于保护器件的钝化层，简化了半导体制程，提高生产效率。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
近年来，化合物半导体单晶微波集成电路（Monolithic Microwave IntegratedCircuits, MMIC）已被广泛使用于移动通信及传感器，因此，对高集成度、高效能的单晶微波集成电路的需求也日益增加。
传统上，单晶微波集成电路的组件如电晶体、电容、电阻、电感及连接线等是以二维的方式配置，为了提高器件的集成度，故而发展出将无源器件以三维方式叠放于化合物半导体器件上方的三维单晶微波集成电路。在化合物半导体单晶微波集成电路中，通常是以金作为器件以及连接线的材料，金的稳定性较高，可以以避免金属扩散至外延层引起的器件失效，然而构成被动元件的金属层厚度却受限于金的昂贵价格。
然而，以连接线为例，在三维单晶微波集成电路中的金连接线，若其宽度较传统单晶微波集成电路中为窄，将造成较高的阻抗，进而导致信号耗损及过量杂讯的问题。而集成电路的效能，如功率放大器的功率增益以及杂讯指数，亦将因为阻抗的增加而下降。因此，为改进电路效能，必须增加金的金属层的厚度，然而此举又会大幅增加整体制造成本；使用金为金属层的电路其性能不得不受到金价的限制。与金相比，铜的价格低廉许多，且其导电性及导热性亦较金为佳；因此，发展以铜取代金的三维单晶微波集成电路成为一较佳选择。
然而，使用铜连接线的化合物半导体结构仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，使得钝化层能够同时为器件和连接线提供保护、以及简化半导体制程。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括相对的第一侧和第二侧；在所述基底上形成器件结构，位于所述第一侧；形成第一金属部，位于所述第一侧，所述第一金属部的材料包括金，所述第一金属部与所述器件结构电性连接；在所述器件结构及所述第一金属部上形成第一介质层，位于所述第一侧，所述第一介质层覆盖所述器件结构并露出所述第一金属部；形成第一扩散阻挡层，位于所述第一侧，所述第一扩散阻挡层嵌入并贯穿所述第一介质层，接触露出的所述第一金属部；形成第二金属部，位于所述第一侧，所述第二金属部的材料包括铜，所述第二金属部嵌入并贯穿所述第一介质层，接触所述第一扩散阻挡层，所述第二金属部与露出的所述第一金属部电性连接；其中，所述第一金属部与所述第二金属部在第一方向上位于所述第一扩散阻挡层的两侧，所述第一介质层与所述第二金属部在第二方向上位于所述第一扩散阻挡层的两侧，所述第一方向与所述第二方向垂直；在所述第一介质层上方形成钝化层，位于所述第一侧，所述钝化层覆盖所述第一金属部、所述第一介质层及所述第一扩散阻挡层。
可选的，所述钝化层的材料包括：氮化硅。
可选的，所述第一金属部包括：第一嵌入部，嵌入所述器件结构，用于电性连接所述器件结构；以及位于所述第一嵌入部上的第一电连接部。
可选的，所述第一嵌入部和所述第一电连接部的材料包括：金。
可选的，所述第一扩散阻挡层的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
可选的，所述第二金属部包括：第二嵌入部，嵌入并贯穿所述第一介质层，用于电性连接所述第一金属部；以及位于所述第二嵌入部上的第二电连接部。
可选的，所述第二嵌入部和所述第二电连接部的材料包括：铜。
可选的，还包括：形成所述第一扩散阻挡层前，形成第一通孔，贯穿所述第一介质层，露出所述第一金属部；在露出的所述第一金属部表面及所述第一通孔的侧壁表面形成所述第一扩散阻挡层。
可选的，所述第二金属部的形成方法包括：在所述第一扩散阻挡层上和所述第一介质层上形成第二金属材料层，所述第二金属材料层嵌入所述第一通孔；对所述第二金属材料层进行图形化处理，嵌入所述第一通孔的部分形成所述第二嵌入部，接触所述第一扩散阻挡层，位于所述第一通孔上方的部分形成所述第二电连接部。
可选的，还包括：在所述第一介质层及所述第二金属部上形成第二介质层，位于所述第一侧，所述第二介质层覆盖所述第一介质层并露出所述第二金属部；形成第二扩散阻挡层，位于所述第一侧，所述第二扩散阻挡层嵌入并贯穿所述第二介质层，接触露出的所述第二金属部；形成第三金属部，位于所述第一侧，所述第三金属部的材料包括铜，所述第三金属部嵌入并贯穿所述第二介质层，接触所述第二扩散阻挡层，所述第三金属部与露出的所述第二金属部电性连接；其中，所述第二金属部与所述第三金属部在所述第一方向上位于所述第二扩散阻挡层的两侧，所述第二介质层与所述第三金属部在所述第二方向上位于所述第二扩散阻挡层的两侧；所述钝化层位于所述第二介质层上方，还覆盖所述第二金属部、所述第二介质层及所述第二扩散阻挡层。
可选的，所述第三金属部包括：第三嵌入部，嵌入并贯穿所述第二介质层，用于电性连接所述第二金属部；以及位于所述第三嵌入部上的第三电连接部。
可选的，所述第三嵌入部和所述第三电连接部的材料包括：铜。
可选的，还包括：形成所述第二扩散阻挡层前，形成第二通孔，贯穿所述第二介质层，露出所述第二金属部；在所述第二金属部表面及所述第二通孔的侧壁表面形成所述第二扩散阻挡层。
可选的，所述第三金属部的形成方法包括：在所述第二扩散阻挡层上和所述第二介质层上形成第三金属材料层，所述第三金属材料层嵌入所述第二通孔；对所述第三金属材料层进行图形化处理，嵌入所述第二通孔的部分形成所述第三嵌入部，接触所述第二扩散阻挡层，位于所述第二通孔上方的部分形成所述第三电连接部。
可选的，所述器件结构包括：异质结双极晶体管。
可选的，所述器件结构包括：电容；其中，所述电容包括：第一电极层、位于所述第一电极层上的第三介质层、位于所述第三介质层上的第二电极层、位于所述第二电极层上的第四介质层、以及位于所述第四介质层上的第三电极层；其中，所述第一电极层、所述第二电极层和所述第三电极层的材料包括：金。
相应的，本发明技术方案中还提供一种半导体结构，包括：基底，所述基底包括相对的第一侧和第二侧；位于所述基底上的器件结构，位于所述第一侧；第一金属部，位于所述第一侧，所述第一金属部的材料包括金，所述第一金属部与所述器件结构电性连接；位于所述器件结构及所述第一金属部上的第一介质层，位于所述第一侧，所述第一介质层覆盖所述器件结构并露出所述第一金属部；第一扩散阻挡层，位于所述第一侧，所述第一扩散阻挡层嵌入并贯穿所述第一介质层，接触露出的所述第一金属部；第二金属部，位于所述第一侧，所述第二金属部的材料包括铜，所述第二金属部嵌入并贯穿所述第一介质层，接触所述第一扩散阻挡层，所述第二金属部与露出的所述第一金属部电性连接；其中，所述第一金属部与所述第二金属部在第一方向上位于所述第一扩散阻挡层的两侧，所述第一介质层与所述第二金属部在第二方向上位于所述第一扩散阻挡层的两侧，所述第一方向与所述第二方向垂直；位于所述第一介质层上方的钝化层，位于所述第一侧，所述钝化层覆盖所述第一金属部、所述第一介质层及所述第一扩散阻挡层。
可选的，所述钝化层的材料包括：氮化硅。
可选的，所述第一金属部包括：第一嵌入部，嵌入所述器件结构，用于电性连接所述器件结构；以及位于所述第一嵌入部上的第一电连接部。
可选的，所述第一嵌入部和所述第一电连接部的材料包括：金。
可选的，所述第一扩散阻挡层的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
可选的，所述第二金属部包括：第二嵌入部，嵌入并贯穿所述第一介质层，用于电性连接所述第一金属部；以及位于所述第二嵌入部上的第二电连接部。
可选的，所述第二嵌入部和所述第二电连接部的材料包括：铜。
可选的，还包括：位于所述第一介质层及所述第二金属部上的第二介质层，位于所述第一侧，所述第二介质层覆盖所述第一介质层并露出所述第二金属部；第二扩散阻挡层，位于所述第一侧，所述第二扩散阻挡层嵌入并贯穿所述第二介质层，接触露出的所述第二金属部；第三金属部，位于所述第一侧，所述第三金属部的材料包括铜，所述第三金属部嵌入并贯穿所述第二介质层，接触所述第二扩散阻挡层，所述第三金属部与露出的所述第二金属部电性连接；其中，所述第二金属部与所述第三金属部在所述第一方向上位于所述第二扩散阻挡层的两侧，所述第二介质层与所述第三金属部在所述第二方向上位于所述第二扩散阻挡层的两侧；所述钝化层位于所述第二介质层上方，还覆盖所述第二金属部、所述第二介质层及所述第二扩散阻挡层。
可选的，所述第三金属部包括：第三嵌入部，嵌入并贯穿所述第二介质层，用于电性连接所述第二金属部；以及位于所述第三嵌入部上的第三电连接部。
可选的，所述第三嵌入部和所述第三电连接部的材料包括：铜。
可选的，所述器件结构包括：异质结双极晶体管。
可选的，所述器件结构包括：电容，所述电容包括：第一电极层、位于所述第一电极层上的第三介质层、位于所述第三介质层上的第二电极层、位于所述第二电极层上的第四介质层、以及位于所述第四介质层上的第三电极层；其中，所述第一电极层、所述第二电极层和所述第三电极层的材料包括：金。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的半导体结构的形成方法中，在最上层介质层上形成钝化层，所述钝化层覆盖所述最上层介质层及所述最上层介质层以下的结构，用于保护所述半导体结构中的器件及连接线。另外，所述形成方法省略了在器件与连接线之间形成用于保护所述器件的钝化层，从而简化半导体制程，提高生产效率。
进一步，所述半导体结构包括电容时，所述电容电极层的材料包括金，能够有效避免位于所述电容中最上层的电极层采用不同金属而引起的金属污染的问题。
本发明的技术方案的半导体结构中，包括：位于最上层介质层上的钝化层，所述钝化层覆盖所述最上层介质层及所述最上层介质层以下的结构，用于保护所述半导体结构中的器件及连接线。
进一步，所述半导体结构包括电容时，所述电容电极层的材料包括金，能够有效避免位于所述电容中最上层的电极层采用不同金属而引起的金属污染的问题。
附图说明
图1是一种半导体结构的结构示意图；
图2至图12是本发明实施例中半导体结构的形成方法各步骤结构示意图；
图13是本发明另一实施例中半导体结构的形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，使用铜连接线的化合物半导体结构仍有待改善。
图1是一种半导体结构的结构示意图。
请参考图1，一种半导体结，包括：基底300，所述基底300包括相对的第一侧300a和第二侧300b；位于所述基底300上的若干器件结构301，位于所述第一侧300a；位于所述基底300上的钝化层302，位于所述第一侧300a，所述钝化层302覆盖若干所述器件结构301，且露出与若干所述器件结构301分别电性连接的若干第一金属部303；位于所述钝化层302上方的若干第二金属部304，位于所述第一侧300a，所述第一金属部303的材料包括铜，若干所述第二金属部304分别与若干所述第一金属部303电性连接；位于所述钝化层302上的第一介质层305，位于所述第一侧300a，所述第一介质层305覆盖所述第一金属部303及钝化层302，且露出若干所述第二金属部304；若干第三金属部306，位于所述第一侧300a，所述第三金属部306的材料包括铜，所述第三金属部306嵌入并贯穿所述第一介质层305，若干所述第三金属部306分别与露出的若干所述第二金属部304电性连接；位于所述第一介质层305上的第二介质层307，所述第二介质层307覆盖所述第二金属部304及所述第一介质层305，且露出若干所述第三金属部306。
在本实施例中，所述钝化层302仅覆盖若干所述器件结构301及其用于电性连接外部电路的若干所述第一金属部303，主要仅对所述器件结构301提供保护，无法为位于所述器件结构301上方的外部连接线，如所述第二金属部304和所述第三金属部306提供保护，因此后续还需要在所述第二金属部304和所述第三金属部306上方再形成第二个钝化层，使得工艺制程增加，影响生产效率。
在此基础上，本发明提供一种半导体结构及其形成方法，在最上层介质层上形成钝化层，所述钝化层覆盖所述最上层介质层及所述最上层介质层以下的结构，用于保护所述半导体结构中的器件及连接线。另外，所述形成方法省略了在器件与连接线之间形成用于保护所述器件的钝化层，从而简化半导体制程，提高生产效率。
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图2至图12是本发明实施例的半导体结构的形成方法的各步骤结构示意图。
请参考图2，提供基底100，所述基底100包括相对的第一侧100a和第二侧100b。
在本实施例中，所述基底100的材料由半绝缘性的半导体材料构成，所述基底100的材料包括：砷化镓（GaAs）、炭化硅（SiC）或蓝宝石（sapphire）。
请参考图3，在所述基底100上形成若干器件结构101，位于所述第一侧100a。
在本实施例中，所述器件结构101包括：以砷化镓（GaAs）材料为基础所构成的异质结双极性电晶体管（HBT）、赝调制掺杂异质结场效应晶体管（pHEMT）。
在本实施例中，所述器件结构101还可以包括：电容；所述电容包括：第一电极层101a、位于所述第一电极层101a上的第三介质层101b、位于所述第三介质层101b上的第二电极层101c、位于所述第二电极层101c上的第四介质层101d、以及位于所述第四介质层101d上的第三电极层101e。需要说明的是，所述电容为堆叠电容，由两个平板电容（Metal-Insulator-Metal capacitor，MIM capacitor）在垂直方向上堆叠形成，从而可以在不增加占用面积的情况下，增大电容的容量。
在一些实施例中，所述电容的第三电极层与铜连接线基于同一层材料层形成，与所述电容的第一电极层和第二电极层的材料不同，所述第一电极层和所述第二电极层的材料包括金。
在本实施例中，所述第一电极层101a、所述第二电极层101c和所述第三电极层101e的材料包括金，能够有效避免位于所述电容中最上层的电极层采用不同金属而引起的金属污染的问题。
在其他实施例中，所述器件结构还可以包括电感或电阻。
请参考图4，形成第一金属部102，位于所述第一侧100a，所述第一金属部102的材料包括金，所述第一金属部102与所述器件结构101电性连接。
在本实施例中，所述第一金属部102包括：若干第一嵌入部102a，嵌入所述器件结构101，电性连接所述器件结构101；以及位于每个所述第一嵌入部102a上的第一电连接部102b。
在本实施例中，所述第一嵌入部102a和所述第一电连接部102b的材料包括：金。
请参考图5，在所述器件结构101及所述第一金属部102上形成第一介质层103，位于所述第一侧100a，所述第一介质层103覆盖若干所述器件结构101并露出所述第一金属部102。
在本实施例中，所述第一介质层103的材料包括：聚苯恶唑（Polybenzoxazole，PBO）、或聚亚酰胺（polyimide）、或苯并环丁烯（Benzocyclobutene，BCB）。其中，由于聚苯恶唑介电材料即使在固化之后仍可达较厚的涂布厚度，且其耐湿性（humidity resistance）及薄膜抗应力性（film stress resistance）亦较传统介电材料如聚亚酰胺及苯并环丁烯为佳，因此所述第一介质层103的材料以聚苯恶唑为较佳。
在本实施例中，所述第一介质层103的形成方法包括：在所述器件结构101及所述第一金属部102上形成第一介质材料层（未图示）；对所述第一介质材料层进行图形化处理，形成所述第一介质层103，其中，在所述第一介质层103内形成若干第一通孔104，嵌入并贯穿所述第一介质层103，露出至少部分所述第一金属部102。
请参考图6，形成第一扩散阻挡层105，位于所述第一侧100a，所述第一扩散阻挡层105嵌入并贯穿所述第一介质层103，接触露出的所述第一金属部102。
在本实施例中，所述第一扩散阻挡层105的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
在本实施例中，在露出的所述第一金属部102表面及所述第一通孔104的侧壁表面形成所述第一扩散阻挡层105，以使得所述第一扩散阻挡层105嵌入并贯穿所述第一介质层103，接触露出的所述第一金属部102。
请参考图7，形成第二金属部106，位于所述第一侧100a，所述第二金属部106的材料包括铜，所述第二金属部106嵌入并贯穿所述第一介质层103，接触所述第一扩散阻挡层105，所述第二金属部106与所述第一金属部102电性连接；其中，所述第一金属部102与所述第二金属部106在第一方向Y上位于所述第一扩散阻挡层105的两侧，所述第一介质层103与所述第二金属部106在第二方向X上位于所述第一扩散阻挡层105的两侧，所述第一方向Y与所述第二方向X垂直。
在本实施例中，所述第二金属部106包括：第二嵌入部106a，嵌入并贯穿所述第一介质层103，用于电性连接所述第一金属部102；以及位于所述第二嵌入部106a上的第二电连接部106b。
在本实施例中，所述第二嵌入部106a和所述第二电连接部106b的材料包括：铜。
在本实施例中，所述第二金属部106的形成方法包括：在所述第一扩散阻挡层105上和所述第一介质层103上形成第二金属材料层（未图示），所述第二金属材料层嵌入所述第一通孔104；对所述第二金属材料层进行图形化处理，嵌入所述第一通孔104的部分形成所述第二嵌入部106a，接触所述第一扩散阻挡层105，位于所述第一通孔104上方的部分形成所述第二电连接部106b。
在本实施例中，在所述第二电连接部106b露出的表面上形成第二金属部保护层（未标记），覆盖所述第二电连接部106b，所述第二金属部保护层的材料包括：钛或金。
在本实施例中，所述第二金属部106还包括所述第二金属部保护层。
在本实施例中，部分所述第二嵌入部106a也具有露出的表面，在所述第二嵌入部106a露出的表面上也形成所述第二金属部保护层，覆盖所述第二嵌入部106a露出的表面。
请参考图8，在所述第一介质层103及所述第二金属部106及所述第二金属部保护层上形成第二介质层107，位于所述第一侧100a，所述第二介质层107覆盖所述第一介质层103并露出部分所述第二金属部106。
在本实施例中，所述第二介质层107的材料包括：聚苯恶唑、或聚亚酰胺、或苯并环丁烯。其中，由于聚苯恶唑介电材料即使在固化之后仍可达较厚的涂布厚度，且其耐湿性及薄膜抗应力性亦较传统介电材料如聚亚酰胺及苯并环丁烯为佳，因此所述第二介质层107的材料以聚苯恶唑为较佳。
在本实施例中，所述第二介质层107的形成方法包括：在所述第一介质层103及所述第二金属部106上形成第二介质材料层（未图示）；对所述第二介质材料层进行图形化处理，形成所述第二介质层107，其中，在所述第二介质层107内形成若干第二通孔108，所述第二通孔108贯穿所述第二介质层107，露出部分所述第二金属部106。
请参考图9，形成第二扩散阻挡层109，位于所述第一侧100a，所述第二扩散阻挡层108嵌入并贯穿所述第二介质层107，接触露出的所述第二金属部106。
在本实施例中，所述第二扩散阻挡层109的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
在本实施例中，在露出的所述第二金属部106表面及所述第二通孔108的侧壁表面形成所述第二扩散阻挡层109，以使得所述第二扩散阻挡层109嵌入并贯穿所述第二介质层107，接触露出的所述第二金属部106。
请参考图10，形成第三金属部110，位于所述第一侧100a，所述第三金属部110的材料包括铜，所述第三金属部110嵌入并贯穿所述第二介质层107，接触所述第二扩散阻挡层109，所述第三金属部110与所述第二金属部106电性连接；其中，所述第二金属部106与所述第三金属部110在所述第一方向Y上位于所述第二扩散阻挡层109的两侧，所述第二介质层107与所述第三金属部110在所述第二方向X上位于所述第二扩散阻挡层109的两侧。
在本实施例中，所述第三金属部110包括：第三嵌入部110a，嵌入并贯穿所述第二介质层107，用于电性连接所述第二金属部106；以及位于所述第三嵌入部110a上的第三电连接部110b。
在本实施例中，所述第三嵌入部110a和所述第三电连接部110b的材料包括：铜。
在本实施例中，所述第三金属部110的形成方法包括：在所述第二扩散阻挡层109上和所述第二介质层107上形成第三金属材料层（未图示），所述第三金属材料层嵌入所述第二通孔108；对所述第三金属材料层进行图形化处理，嵌入所述第二通孔108的部分形成所述第三嵌入部110a，接触所述第二扩散阻挡层109，位于所述第二通孔108上方的部分形成所述第三电连接部110b。
在本实施例中，在所述第三电连接部110b露出的表面上形成第三金属部保护层（未标记），覆盖所述第三电连接部110b，所述第三金属部保护层的材料包括：钛或金。
在本实施例中，所述第三金属部110还包括所述第三金属部保护层。
在本实施例中，部分所述第三嵌入部110a也具有露出的表面，在所述第三嵌入部110a露出的表面上也形成所述第三金属部保护层，覆盖所述第三嵌入部110a露出的表面。
请参考图11，在所述第一介质层103上方形成钝化层111，位于所述第一侧100a，所述钝化层覆盖所述第一金属部102、所述第一介质层103及所述第一扩散阻挡层105。
在本实施例中，所述钝化层111还位于所述第二介质层107上方，还覆盖所述第二金属部106、所述第二介质层107及所述第二扩散阻挡层109。
在本实施例中，所述钝化层111的材料包括：氮化硅。
在本实施例中，在最上层介质层上形成钝化层111，所述钝化层111覆盖所述最上层介质层及所述最上层介质层以下的结构，用于保护所述半导体结构中的器件及连接线。另外，所述形成方法省略了在器件与连接线之间形成用于保护所述器件的钝化层，从而简化半导体制程，提高生产效率。
请参考图12，在形成所述钝化层111之后，形成背面金属层112，所述背面金属层112位于所述第二侧100b，所述背面金属层112自所述第二侧100b向所述第一侧100a贯穿所述基底100，且所述背面金属层112与部分所述第一金属部102部分电性连接。
相应的，本发明技术实施例中还提供一种半导体结构，请继续参考图12，包括：基底100，所述基底100包括相对的第一侧100a和第二侧100b；位于所述基底100上的若干器件结构101，位于所述第一侧100a；若干第一金属部102，位于所述第一侧100a，所述第一金属部102的材料包括金，所述第一金属部102与所述器件结构101电性连接；位于所述器件结构101及所述第一金属部102上的第一介质层103，位于所述第一侧100a，所述第一介质层103覆盖若干所述器件结构101并露出部分所述第一金属部102；第一扩散阻挡层105，位于所述第一侧100a，所述第一扩散阻挡层105嵌入并贯穿所述第一介质层103，接触露出的所述第一金属部102；若干第二金属部106，位于所述第一侧100a，所述第二金属部106的材料包括铜，所述第二金属部106嵌入并贯穿所述第一介质层103，接触所述第一扩散阻挡层105，所述第二金属部106与所述第一金属部102电性连接；其中，所述第一金属部102与所述第二金属部106在第一方向Y上位于所述第一扩散阻挡层105的两侧，所述第一介质层103与所述第二金属部106在第二方向X上位于所述第一扩散阻挡层105的两侧，所述第一方向Y与所述第二方向X垂直；位于所述第一介质层103上方的钝化层111，位于所述第一侧100a，所述钝化层111覆盖所述第一金属部102、所述第一介质层103及所述第一扩散阻挡层105。
在本实施例中，所述钝化层111位于所述器件结构101及所述第一金属部102上方，能够同时为所述器件结构101及所述第一金属部102提供保护，即保护器件。
在本实施例中，所述钝化层111的材料包括：氮化硅。
在本实施例中，所述第一金属部102包括：第一嵌入部102a，嵌入所述器件结构101，用于电性连接所述器件结构101；以及位于所述第一嵌入部102a上的第一电连接部102b。
在本实施例中，所述第一嵌入部102a和所述第一电连接部102b的材料包括：金。
在本实施例中，所述第一扩散阻挡层105的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
在本实施例中，所述第二金属部106包括：第二嵌入部106a，嵌入并贯穿所述第一介质层103，用于电性连接所述第一金属部102、以及位于所述第二嵌入部106a上的第二电连接部106b。
在本实施例中，所述第二嵌入部106a和所述第二电连接部106b的材料包括：铜。
在本实施例中，所述第二金属部106还包括：位于所述第二电连接部106b露出表面上的第二金属部保护层（未标记），所述第二金属部保护层覆盖所述第二电连接部106b，所述第二金属部保护层的材料包括：钛或金。
在本实施例中，部分所述第二嵌入部106a也具有露出的表面，所述第二金属部保护层还位于所述第二嵌入部106a露出的表面上，覆盖所述第二嵌入部106a露出的表面。
在本实施例中，还包括：位于所述第一介质层103及所述第二金属部106上的第二介质层107，位于所述第一侧100a，所述第二介质层107覆盖所述第一介质层103并露出部分所述第二金属部106；第二扩散阻挡层109，位于所述第一侧100a，所述第二扩散阻挡层109嵌入并贯穿所述第二介质层107，接触露出的所述第二金属部106；若干第三金属部110，位于所述第一侧100a，所述第三金属部110的材料包括铜，所述第三金属部110嵌入并贯穿所述第二介质层107，接触所述第二扩散阻挡层109，所述第三金属部110与所述第二金属部106电性连接；其中，所述第二金属部106与所述第三金属部110在所述第一方向Y上位于所述第二扩散阻挡层109的两侧，所述第二介质层107与所述第三金属部110在所述第二方向X上位于所述第二扩散阻挡层109的两侧；所述钝化层111还位于所述第二介质层107上方，还覆盖所述第二金属部106，第二介质层107、所述第二扩散阻挡层109及所述第三金属部110。
在本实施例中，所述第三金属部110包括：第三嵌入部110a，嵌入并贯穿所述第二介质层107，用于电性连接所述第二金属部106；以及位于所述第三嵌入部110a上的第三电连接部110b。
在本实施例中，所述第三嵌入部110a和所述第三电连接部110b的材料包括：铜。
在本实施例中，所述第三金属部110还包括：位于所述第三电连接部110b露出表面上的第三金属部保护层（未标记），所述第三金属部保护层覆盖所述第三电连接部110b，所述第三金属部保护层的材料包括：钛或金。
在本实施例中，部分所述第三嵌入部110a也具有露出的表面，所述第三金属部保护层还位于所述第三嵌入部110a露出的表面上，覆盖所述第三嵌入部110a露出的表面。
在本实施例中，所述钝化层111还位于所述第二金属部106及所述第三金属部110上方，能够为所述第二金属部106及所述第三金属部110提供保护，即保护连接线。
在本实施例中，所述器件结构101包括：异质结双极晶体管；所述器件结构101还包括：电容、或电感、或电阻；其中，所述电容包括：第一电极层101a、位于所述第一电极层101a上的第三介质层101b、位于所述第三介质层101b上的第二电极层101c、位于所述第二电极层101c上的第四介质层101d、以及位于所述第四介质层101d上的第三电极层101e。
在本实施例中，所述第一电极层100a、所述第二电极层100c和所述第三电极层100e的材料包括：金。当所述电容电极层的材料包括金，能够有效避免位于所述电容中最上层的电极层采用不同金属而引起的金属污染的问题。
在本实施例中，还包括：背面金属层112，所述背面金属层112位于所述第二侧100b，所述背面金属层112自所述第二侧100b向所述第一侧100a贯穿所述基底100，且所述背面金属层112与部分所述第一金属部102部分电性连接。
图13是本发明另一实施例中半导体结构的形成方法各步骤结构示意图。
本实施例中是在上述实施例（如图10所示）的基础上继续对半导体结构的形成方法进行说明，与上述实施例中相比不同之处在于：在形成所述钝化层111之后，还包括：形成若干正面电连接部，用于与部分所述第三金属部110电性连接。以下将结合附图进行具体说明。
请参考图12，在形成所述钝化层111之后，还包括：形成若干正面电连接部201，所述正面电连接部201位于所述第一侧100a，嵌入所述钝化层111，若干所述正面电连接部201分别与部分所述第三金属部110电性连接。
相应的，本发明技术实施例中还提供一种半导体结构，请继续参考图13，包括：基底100，所述基底100包括相对的第一侧100a和第二侧100b；位于所述基底100上的若干器件结构101，位于所述第一侧100a；若干第一金属部102，位于所述第一侧100a，所述第一金属部102的材料包括金，所述第一金属部102与所述器件结构101电性连接；位于所述器件结构101及所述第一金属部102上的第一介质层103，位于所述第一侧100a，所述第一介质层103覆盖所述器件结构101并露出部分所述第一金属部102；第一扩散阻挡层105，位于所述第一侧100a，所述第一扩散阻挡层105嵌入并贯穿所述第一介质层103，接触露出的所述第一金属部102；若干第二金属部106，位于所述第一侧100a，所述第二金属部106的材料包括铜，所述第二金属部106嵌入并贯穿所述第一介质层103，接触所述第一扩散阻挡层105，所述第二金属部106与所述第一金属部102电性连接；其中，所述第一金属部102与所述第二金属部106在第一方向Y上位于所述第一扩散阻挡层105的两侧，所述第一介质层103与所述第二金属部106在第二方向X上位于所述第一扩散阻挡层105的两侧，所述第一方向Y与所述第二方向X垂直；位于所述第一介质层103上方的钝化层111，位于所述第一侧100a，所述钝化层111覆盖所述第一金属部102、所述第一介质层103及所述第一扩散阻挡层105。
在本实施例中，所述钝化层111位于所述器件结构101及所述第一金属部102上方，能够同时为所述器件结构101及所述第一金属部102提供保护，即保护器件。
在本实施例中，所述钝化层111的材料包括：氮化硅。
在本实施例中，所述第一金属部102包括：第一嵌入部102a，嵌入所述器件结构101，用于电性连接所述器件结构101；以及位于所述第一嵌入部102a上的第一电连接部102b。
在本实施例中，所述第一嵌入部102a和所述第一电连接部102b的材料包括：金。
在本实施例中，所述第一扩散阻挡层105的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
在本实施例中，所述第二金属部106包括：第二嵌入部106a，嵌入并贯穿所述第一介质层103，用于电性连接所述第一金属部102、以及位于所述第二嵌入部106a上的第二电连接部106b。
在本实施例中，所述第二嵌入部106a和所述第二电连接部106b的材料包括：铜。
在本实施例中，所述第二金属部106还包括：位于所述第二电连接部106b露出表面上的第二金属部保护层（未标记），所述第二金属部保护层覆盖所述第二电连接部106b，所述第二金属部保护层的材料包括：钛或金。
在本实施例中，部分所述第二嵌入部106a也具有露出的表面，所述第二金属部保护层还位于所述第二嵌入部106a露出的表面上，覆盖所述第二嵌入部106a露出的表面。
在本实施例中，还包括：位于所述第一介质层103及所述第二金属部106上的第二介质层107，位于所述第一侧100a，所述第二介质层107覆盖所述第一介质层103并露出部分所述第二金属部106；第二扩散阻挡层109，位于所述第一侧100a，所述第二扩散阻挡层109嵌入并贯穿所述第二介质层107，接触露出的所述第二金属部106；若干第三金属部110，位于所述第一侧100a，所述第三金属部110的材料包括铜，所述第三金属部110嵌入并贯穿所述第二介质层107，接触所述第二扩散阻挡层109，所述第三金属部110与所述第二金属部106电性连接；其中，所述第二金属部106与所述第三金属部110在所述第一方向Y上位于所述第二扩散阻挡层109的两侧，所述第二介质层107与所述第三金属部110在所述第二方向X上位于所述第二扩散阻挡层109的两侧；所述钝化层111位于所述第二介质层107上方，还覆盖所述第二金属部、所述第二介质层107及所述第二扩散阻挡层109。
在本实施例中，所述第三金属部110包括：第三嵌入部110a，嵌入并贯穿所述第二介质层107，用于电性连接所述第二金属部106；以及位于所述第三嵌入部110a上的第三电连接部110b。
在本实施例中，所述第三嵌入部110a和所述第三电连接部110b的材料包括：铜。
在本实施例中，所述第三金属部110还包括：位于所述第三电连接部110b露出表面上的第三金属部保护层（未标记），所述第三金属部保护层覆盖所述第三电连接部110b，所述第三金属部保护层的材料包括：钛或金。
在本实施例中，部分所述第三嵌入部110a也具有露出的表面，所述第三金属部保护层还位于所述第三嵌入部110a露出的表面上，覆盖所述第三嵌入部110a露出的表面。
在本实施例中，所述钝化层111还位于所述第二金属部106及所述第三金属部110上方，能够为所述第二金属部106及所述第三金属部110提供保护，即保护连接线。
在本实施例中，所述器件结构101包括：异质结双极晶体管；所述器件结构101还包括：电容、或电感、或电阻；其中，所述电容包括：第一电极层101a、位于所述第一电极层101a上的第三介质层101b、位于所述第三介质层101b上的第二电极层101c、位于所述第二电极层101c上的第四介质层101d、以及位于所述第四介质层101d上的第三电极层101e。
在本实施例中，所述第一电极层100a、所述第二电极层100c和所述第三电极层100e的材料包括：金。当所述电容电极层的材料包括金，能够有效避免位于所述电容中最上层的电极层采用不同金属而引起的金属污染的问题。
在本实施例中，还包括：若干正面电连接部201，位于所述第一侧100a，嵌入所述钝化层111，若干所述正面电连接部201分别与部分所述第三金属部106电性连接。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (24)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括相对的第一侧和第二侧；
在所述基底上形成器件结构，位于所述第一侧；
形成第一金属部，位于所述第一侧，所述第一金属部的材料包括金，所述第一金属部与所述器件结构电性连接；
其中，所述第一金属部包括：第一嵌入部，嵌入所述器件结构，用于电性连接所述器件结构；以及位于所述第一嵌入部上的第一电连接部；
在所述器件结构及所述第一金属部上形成第一介质层，位于所述第一侧，所述第一介质层覆盖所述器件结构并露出所述第一金属部，所述第一介质层的材料包括：聚苯恶唑、聚亚酰胺或苯并环丁烯；
形成第一扩散阻挡层，位于所述第一侧，所述第一扩散阻挡层嵌入并贯穿所述第一介质层，接触露出的所述第一金属部；
形成第二金属部，位于所述第一侧，所述第二金属部的材料包括铜，所述第二金属部嵌入并贯穿所述第一介质层，接触所述第一扩散阻挡层，所述第二金属部与露出的所述第一金属部电性连接；其中，所述第一金属部与所述第二金属部在第一方向上位于所述第一扩散阻挡层的两侧，所述第一介质层与所述第二金属部在第二方向上位于所述第一扩散阻挡层的两侧，所述第一方向与所述第二方向垂直；
在所述第一介质层上方形成钝化层，位于所述第一侧，所述钝化层覆盖所述第一介质层及所述第一扩散阻挡层，所述钝化层的材料包括：氮化硅。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一嵌入部和所述第一电连接部的材料包括：金。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一扩散阻挡层的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二金属部包括：第二嵌入部，嵌入并贯穿所述第一介质层，用于电性连接所述第一金属部；以及位于所述第二嵌入部上的第二电连接部。
5.如权利要求4所述半导体结构的形成方法，其特征在于，所述第二嵌入部和所述第二电连接部的材料包括：铜。
6.如权利要求4所述半导体结构的形成方法，其特征在于，还包括：形成所述第一扩散阻挡层前，形成第一通孔，贯穿所述第一介质层，露出所述第一金属部；在露出的所述第一金属部表面及所述第一通孔的侧壁表面形成所述第一扩散阻挡层。
7.如权利要求6所述半导体结构的形成方法，其特征在于，所述第二金属部的形成方法包括：在所述第一扩散阻挡层上和所述第一介质层上形成第二金属材料层，所述第二金属材料层嵌入所述第一通孔；对所述第二金属材料层进行图形化处理，嵌入所述第一通孔的部分形成所述第二嵌入部，接触所述第一扩散阻挡层，位于所述第一通孔上方的部分形成所述第二电连接部。
8.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：
在所述第一介质层及所述第二金属部上形成第二介质层，位于所述第一侧，所述第二介质层覆盖所述第一介质层并露出所述第二金属部；
形成第二扩散阻挡层，位于所述第一侧，所述第二扩散阻挡层嵌入并贯穿所述第二介质层，接触露出的所述第二金属部；
形成第三金属部，位于所述第一侧，所述第三金属部的材料包括铜，所述第三金属部嵌入并贯穿所述第二介质层，接触所述第二扩散阻挡层，所述第三金属部与露出的所述第二金属部电性连接；其中，所述第二金属部与所述第三金属部在所述第一方向上位于所述第二扩散阻挡层的两侧，所述第二介质层与所述第三金属部在所述第二方向上位于所述第二扩散阻挡层的两侧；
所述钝化层位于所述第二介质层上方，还覆盖所述第二介质层及所述第二扩散阻挡层。
9.如权利要求8所述半导体结构的形成方法，其特征在于，所述第三金属部包括：第三嵌入部，嵌入并贯穿所述第二介质层，用于电性连接所述第二金属部；以及位于所述第三嵌入部上的第三电连接部。
10.如权利要求9所述半导体结构的形成方法，其特征在于，所述第三嵌入部和所述第三电连接部的材料包括：铜。
11.如权利要求9所述半导体结构的形成方法，其特征在于，还包括：形成所述第二扩散阻挡层前，形成第二通孔，贯穿所述第二介质层，露出所述第二金属部；在所述第二金属部表面及所述第二通孔的侧壁表面形成所述第二扩散阻挡层。
12.如权利要求11所述半导体结构的形成方法，其特征在于，所述第三金属部的形成方法包括：在所述第二扩散阻挡层上和所述第二介质层上形成第三金属材料层，所述第三金属材料层嵌入所述第二通孔；对所述第三金属材料层进行图形化处理，嵌入所述第二通孔的部分形成所述第三嵌入部，接触所述第二扩散阻挡层，位于所述第二通孔上方的部分形成所述第三电连接部。
13.如权利要求1所述半导体结构的形成方法，其特征在于，所述器件结构包括：异质结双极晶体管。
14.如权利要求1所述半导体结构的形成方法，其特征在于，所述器件结构包括：电容；其中，所述电容包括：第一电极层、位于所述第一电极层上的第三介质层、位于所述第三介质层上的第二电极层、位于所述第二电极层上的第四介质层、以及位于所述第四介质层上的第三电极层；其中，所述第一电极层、所述第二电极层和所述第三电极层的材料包括：金。
15.一种半导体结构，其特征在于，包括：
基底，所述基底包括相对的第一侧和第二侧；
位于所述基底上的器件结构，位于所述第一侧；
第一金属部，位于所述第一侧，所述第一金属部的材料包括金，所述第一金属部与所述器件结构电性连接；
其中，所述第一金属部包括：第一嵌入部，嵌入所述器件结构，用于电性连接所述器件结构；以及位于所述第一嵌入部上的第一电连接部；
位于所述器件结构及所述第一金属部上的第一介质层，位于所述第一侧，所述第一介质层覆盖所述器件结构并露出所述第一金属部，所述第一介质层的材料包括：聚苯恶唑、聚亚酰胺或苯并环丁烯；
第一扩散阻挡层，位于所述第一侧，所述第一扩散阻挡层嵌入并贯穿所述第一介质层，接触露出的所述第一金属部；
第二金属部，位于所述第一侧，所述第二金属部的材料包括铜，所述第二金属部嵌入并贯穿所述第一介质层，接触所述第一扩散阻挡层，所述第二金属部与露出的所述第一金属部电性连接；其中，所述第一金属部与所述第二金属部在第一方向上位于所述第一扩散阻挡层的两侧，所述第一介质层与所述第二金属部在第二方向上位于所述第一扩散阻挡层的两侧，所述第一方向与所述第二方向垂直；
位于所述第一介质层上方的钝化层，位于所述第一侧，所述钝化层覆盖所述第一介质层及所述第一扩散阻挡层，所述钝化层的材料包括：氮化硅。
16.如权利要求15所述半导体结构，其特征在于，所述第一嵌入部和所述第一电连接部的材料包括：金。
17.如权利要求15所述半导体结构，其特征在于，所述第一扩散阻挡层的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
18.如权利要求15所述半导体结构，其特征在于，所述第二金属部包括：第二嵌入部，嵌入并贯穿所述第一介质层，用于电性连接所述第一金属部；以及位于所述第二嵌入部上的第二电连接部。
19.如权利要求18所述半导体结构，其特征在于，所述第二嵌入部和所述第二电连接部的材料包括：铜。
20.如权利要求15所述半导体结构，其特征在于，还包括：
位于所述第一介质层及所述第二金属部上的第二介质层，位于所述第一侧，所述第二介质层覆盖所述第一介质层并露出所述第二金属部；
第二扩散阻挡层，位于所述第一侧，所述第二扩散阻挡层嵌入并贯穿所述第二介质层，接触露出的所述第二金属部；
第三金属部，位于所述第一侧，所述第三金属部的材料包括铜，所述第三金属部嵌入并贯穿所述第二介质层，接触所述第二扩散阻挡层，所述第三金属部与露出的所述第二金属部电性连接；其中，所述第二金属部与所述第三金属部在所述第一方向上位于所述第二扩散阻挡层的两侧，所述第二介质层与所述第三金属部在所述第二方向上位于所述第二扩散阻挡层的两侧；
所述钝化层位于所述第二介质层上方，还覆盖所述第二介质层及所述第二扩散阻挡层。
21.如权利要求20所述半导体结构，其特征在于，所述第三金属部包括：第三嵌入部，嵌入并贯穿所述第二介质层，用于电性连接所述第二金属部；以及位于所述第三嵌入部上的第三电连接部。
22.如权利要求21所述半导体结构，其特征在于，所述第三嵌入部和所述第三电连接部的材料包括：铜。
23.如权利要求15所述半导体结构，其特征在于，所述器件结构包括：异质结双极晶体管。
24.如权利要求15所述半导体结构，其特征在于，所述器件结构包括：电容，所述电容包括：第一电极层、位于所述第一电极层上的第三介质层、位于所述第三介质层上的第二电极层、位于所述第二电极层上的第四介质层、以及位于所述第四介质层上的第三电极层；其中，所述第一电极层、所述第二电极层和所述第三电极层的材料包括：金。
CN202211454271.5A 2022-11-21 2022-11-21 半导体结构及其形成方法 Active CN115579299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211454271.5A CN115579299B (zh) 2022-11-21 2022-11-21 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211454271.5A CN115579299B (zh) 2022-11-21 2022-11-21 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN115579299A CN115579299A (zh) 2023-01-06
CN115579299B true CN115579299B (zh) 2023-04-14

Family

ID=84589575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211454271.5A Active CN115579299B (zh) 2022-11-21 2022-11-21 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115579299B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050737A (zh) * 2022-08-12 2022-09-13 常州承芯半导体有限公司 半导体结构及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4937498B2 (ja) * 2000-06-27 2012-05-23 パナソニック株式会社 半導体デバイス
KR20020070739A (ko) * 2001-03-03 2002-09-11 삼성전자 주식회사 단일 칩 고주파 집적회로 및 그 제조 방법
JP2008235403A (ja) * 2007-03-19 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
CN101656249B (zh) * 2009-07-10 2012-01-11 中国科学院上海微系统与信息技术研究所 一种圆片级封装多层互连结构、制作方法及应用
JP2012064692A (ja) * 2010-09-15 2012-03-29 Yokogawa Electric Corp 化合物半導体デバイス
CN102110673B (zh) * 2010-10-27 2014-01-29 中国科学院上海微系统与信息技术研究所 使用光敏bcb为介质层的圆片级mmcm封装结构及方法
US9070685B2 (en) * 2012-08-24 2015-06-30 Win Semiconductors Corp. Compound semiconductor integrated circuit
JP5661707B2 (ja) * 2012-09-18 2015-01-28 ウィン セミコンダクターズ コーポレーション 化合物半導体集積回路
US9673186B2 (en) * 2013-01-28 2017-06-06 Win Semiconductors Corp. Semiconductor integrated circuit
US20140209926A1 (en) * 2013-01-28 2014-07-31 Win Semiconductors Corp. Semiconductor integrated circuit
CN107424978A (zh) * 2017-05-16 2017-12-01 杭州立昂东芯微电子有限公司 一种化合物半导体层间介电导线及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050737A (zh) * 2022-08-12 2022-09-13 常州承芯半导体有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN115579299A (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
US9263559B2 (en) Semiconductor device and radio communication device
US8344504B2 (en) Semiconductor structure comprising pillar and moisture barrier
US6411494B1 (en) Distributed capacitor
US7511315B2 (en) Semiconductor device and manufacturing method therefor
US6790694B2 (en) High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
CN103633062A (zh) 化合物半导体集成电路
JPS61111574A (ja) モノリシツク半導体構造とその製法
JP5271562B2 (ja) 半導体装置および半導体装置の製造方法
US20010045619A1 (en) Semiconductor device and method of manufacturing same
CN115579299B (zh) 半导体结构及其形成方法
CN108461467A (zh) 半导体芯片、半导体芯片安装方法、以及安装了半导体芯片的模块
SE515158C2 (sv) Halvledaranordning med jordanslutning via en ej genomgående plugg
US5683919A (en) Transistor and circuit incorporating same
US8022525B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006114732A (ja) 半導体装置及びその製造方法、並びに半導体モジュール
CN114334918A (zh) 混合单片微波集成电路及其制作方法
CN214336713U (zh) 一种半导体器件
JP5661707B2 (ja) 化合物半導体集積回路
CN212230418U (zh) 具有高散热异质结双极晶体管的半导体组件
US20060118834A1 (en) Semiconductor device and method of manufacturing the same
JP2000101067A (ja) 半導体装置および集積回路装置
JP3441104B2 (ja) 半導体装置
CN115579335A (zh) 功率放大器及其形成方法
CN115621267A (zh) 功率放大器及其形成方法
CN1426596A (zh) 半导体器件上形成导电覆层的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant