CN101656249B - 一种圆片级封装多层互连结构、制作方法及应用 - Google Patents

一种圆片级封装多层互连结构、制作方法及应用 Download PDF

Info

Publication number
CN101656249B
CN101656249B CN 200910054616 CN200910054616A CN101656249B CN 101656249 B CN101656249 B CN 101656249B CN 200910054616 CN200910054616 CN 200910054616 CN 200910054616 A CN200910054616 A CN 200910054616A CN 101656249 B CN101656249 B CN 101656249B
Authority
CN
China
Prior art keywords
interconnect structure
multilayer interconnect
wafer level
interconnection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910054616
Other languages
English (en)
Other versions
CN101656249A (zh
Inventor
丁晓云
耿菲
罗乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN 200910054616 priority Critical patent/CN101656249B/zh
Publication of CN101656249A publication Critical patent/CN101656249A/zh
Application granted granted Critical
Publication of CN101656249B publication Critical patent/CN101656249B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种用于微波多芯片模块圆片级封装的多层互连结构、制备方法及其应用。特征在于利用苯并环丁烯BCB等作为介质层，以光刻、电镀、机械抛光等圆片级加工工艺相结合实现金属/有机聚合物的多层互连结构，并可嵌入集成多种无源元器件和互连传输线。整个工艺过程与IC工艺相匹配，并在圆片级的基础上完成，具有较高的封装集成度和较低的高频传输损耗。该结构在提高封装密度和集成度，降低封装成本的同时可以有效地集成多种功能器件单元，减小各元器件间的互连损耗，提高整个模块的性能。

Description

一种圆片级封装多层互连结构、制作方法及应用
技术领域
本发明涉及一种用于微波多芯片模块(Microwave Multi Chip Module，缩写为MMCM)圆片级封装的多层互连结构、制备方法及应用。尤其涉及其中包括机械抛光等微加工技术的多层三维封装结构。 
背景技术
多芯片模块(Multi Chip Module，缩写为MCM)，是指将多个裸露或/和封装的集成电路芯片以及单个或多个无源元器件，如电阻、电容、电感等，集成到一个封装基板上形成一个系统或功能模块的一种技术，图1所示为传统MCM的示意性剖析图，芯片和元器件是贴装到基板上，并通过引线键合实现芯片与基板或芯片与其他器件的互连。微波多芯片模块(Microwave Multi ChipModule，缩写为MMCM)则是一种应用于高频领域的多芯片模块，其通常包括若干个单片微波集成电路芯片(Microwave Monolithic Integrated Circuit，缩写为MMIC)和多个无源元器件，例如无源滤波器、微型天线、电阻和电感等，所有这些通过微波传输线互连在基板上形成一个系统或功能模块。由于MMCM提高了封装密度，降低封装成本，被广泛的运用于无线通信和雷达接受、发射组件当中，是高频应用系统级封装的发展主流。同时圆片级芯片尺寸封装有利于提高封装的可靠性和稳定性，降低成本，提高生产效率，因此，圆片级封装将是MMCM的发展趋势。 
多层互连(Multilayer Interconnection Structure)技术是一种金属互连层和介质层交替出现的三维封装集成技术[1.Morgan Jikang Chen，etc.“MultilayerOrganic Multichip Module Implementing Hybrid MicroelectromechanicalSystems”，IEEE TRANSACTIONS ON MICROWAVE THEORY ANDTECHNIQUES，VOL.56，NO.4，APRIL 2008pp：952-958；2.Mekita F.Davis，etc.“Integrated RF Architectures in Fully-Organic SOP Technology”，IEEETRANSACTIONS ON ADVANCED PACKAGING，VOL.25，NO.2，MAY 2002， pp：136-142；3.Lu Haijing，etc.“Fabrication and Characterization of Multi-layerLiquid Crystal Polymer(LCP)Substrate”，2007 9th Electronics PackagingTechnology Conference，pp：514-517]，它可以将大量无源元器件制作集成到多层结构当中去，大大减小了封装面积，提高集成度。同时多层互连结构极大地缩短了元器件间的电互连，有利于减少损耗和串扰。通常介质层由低温共烧陶瓷(LTCC)、液晶聚合物(LCP)等预先制作好的硬质材料组成，在介质层上制作好金属互连和无源元器件，然后层叠在一起，介质层厚度通常大于100微米。有源电路芯片MMIC等通常是通过引线键合连接实现芯片与基板电路的电互连，引线键合连接的缺点在于引入了较大的寄生效应，在高频条件下有较大的损耗。较厚的介质层使得目前MMCM模块的封装密度和效率还有待进一步的提高。 
发明内容
为了提高封装密度和生产效率，减少寄生效应和损耗，同时减少工艺步骤和降低成本，本发明提出了一种用于MMCM圆片级封装的多层互连结构及其制备方法，采用苯并环丁烯(Benzocyclobutene，简称BCB)聚酰亚胺(PI)或Su8等有机聚合物作为介质层，有效减少了介质层厚度，提高了封装密度。同时多层互连结构采用了机械抛光等圆片级加工工艺方法，有效地提高了生产效率，降低了成本。 
本发明所采取的制备方法是：首先在P型或N型硅晶片基板上利用光刻电镀圆片级工艺形成第一层金属层，其二是形成垂直通孔互连金凸点，然后涂覆BCB等有机介质层，经过静置和后烘固化，因为BCB有机聚合物和金属的硬度相差很大，机械抛光工艺对聚合物和金凸点具有不同的抛光速率，其对聚合物的抛光速率要远远大于对金属的抛光速率，利用此原理可以实现表面平坦化，去除金凸点上方的BCB聚合物，显露出金凸点，从而实现层间垂直互连和多层互连结构，同时也完成了镶嵌于多层结构中的各类无源元器件。在多层互连结构的最上层还可以制作微型天线或者通过表面安装工艺SMT集成一些分立元器件或者通过倒装焊工艺集成有源电路芯片。 
由此可见本发明提供的一种适用于微波多芯片模块圆片级封装的多层互连结构，其特征包括： 
(1)一种用于微波多芯片模块的金属层和介质层交替出现形成的多层互连结构； 
(2)至少有一个无源器件嵌入到多层互连结构中； 
(3)利用电镀和机械抛光相结合的方法制作多层互连结构以及镶嵌其中的无源元器件和层间垂直互连，属于圆片级封装技术； 
所述的金属层由电镀形成，介质层通过涂覆，固化和机械抛光的工艺形成； 
所述的聚合物介质层是在垂直互连金凸点形成之后涂覆固化实现的，多层互连结构中的介质层通常为有机聚合物苯并环丁稀BCB，聚酰亚胺PI或SU8；介质层厚度为10-40μm； 
所述的多层互连结构中的金属层通常为金、铜或者铝，其厚度通常为1-5μm； 
所述的嵌入多层互连结构的无源元器件包括电容器、电阻器、电感器、传输线、微型天线、滤波器或功分器，其中电阻器材料通常为铬或氮化钽等。 
理论上本发明所述的多层互连结构的金属层和介质层的交替层数可以无限，但考虑到工艺上可行性，层数一般在10层以下。多层互连结构内嵌入起互连作用的传输线、接地层以及各类无源元器件，各无源元器件嵌入时，当距离很近时，应考虑它们之间的屏蔽。 
本发明的多层互连结构具体工艺步骤如下： 
(1)在P型或N型溅射金属黏附层，同时也作为电镀种子层；通常粘附层为TiW或Cr，这是因为基板的膨胀系数与金属层之间相差较大，所以一般先溅射粘附层再电镀； 
(2)光刻胶涂覆，后烘，曝光，显影，形成所需图形； 
(3)电镀一定厚度的金属层形成所需的第一层互连图形； 
(4)再次光刻胶涂覆，后烘，曝光，显影，形成所需图形； 
(5)电镀一定的厚度形成所需的垂直通孔互连金凸点； 
(6)涂覆苯并环丁稀BCB、PI或SU8介质层，静置使其平坦化，后烘； 
(7)利用机械抛光技术使金凸点上方突起部位平坦化并使金凸点显露，并控制BCB介质层在一定的厚度； 
(8)至此以完成一层金属/BCB互连结构，重复1-7步骤可以实现所需的多层互连结构并集成内嵌式无源元器件。
根据本发明的多层互连结构以低介电常数聚合物为介质层，可以集成多种无源元器件，最上层可以SMT或倒装焊集成器件和有源电路芯片，有效提高集成度。层间厚度较薄，有效缩短互连长度，减少封装尺寸和寄生效应，降低损耗。以硅晶片作为基板可以很好的实现散热功能，并且与传统IC工艺相兼容。 
附图说明
图1是传统的MCM示意性剖视图 
图2是根据本发明的一个实施例：基于多层互连结构的微波多芯片模块示意性剖视图。 
图3利用机械抛光实现芯片与外界以及层与层之间互连的工艺流程图。 
其中：图3-1光刻电镀形成第一层金属层； 
图3-2光刻电镀形成垂直互连金凸点； 
图3-3低介电常数的介质层涂覆以及机械抛光； 
图3-4沉积金属黏附种子层用于第二层金属层制备。 
具体实施方式
下面将结合参考附图对本发明的实施例进行进一步具体描述以充分体现本发明的优点和积极效果。本发明的范围不局限于下面的实施例。 
如图2所示为根据本发明的一个实施例的微波多芯片模块圆片级封装结构。基于硅基板101上的多层互连结构120内嵌入了起互连作用的传输线104，接地层102以及各类无源元器件，例如电容103，电阻105，电感106、微型天线107等。多层互连结构内的金属互连(例如传输线104和垂直互连通孔108)，和无源元器件均由低成本的电镀工艺实现。金属厚度一般为1～5微米，可按照需求而定；每层介质层厚度也可按需求而定，一般为10微米到40微米。多层互连结构的最上层还可以集成表面贴装元器件(SMT)110。 
图3是利用机械抛光实现多层垂直互连的示意图。 
1：形成第一层金属层，如图3-1所示， 
(a)首先在硅基板300上沉积一层金属黏附层，同时也是用于金属电镀的 种子层301； 
(b)光刻胶302曝光显影形成所需要的图形； 
(c)电镀形成所需要的金属互连层和无源器件303，去胶； 
2：形成垂直通孔互连金凸点，如图3-2所示， 
(d)同时进行第二次光刻胶302涂覆、曝光显影，形成垂直通孔互连图形； 
(e)电镀形成一定直径和高度的金凸点304用于实现垂直互连； 
(f)去胶，去粘附种子层； 
3：涂覆介质层以及机械抛光工艺实现垂直电互连， 
(g)BCB涂覆305，并静置使其平坦化，后烘； 
(h)进行机械抛光，使金凸点304上方突起部分平坦化，实现垂直互连； 
4：形成第二层金属层， 
(i)然后第二层金属黏附层306沉积； 
(j)光刻电镀实现第二层金属互连； 
从而完成不同层之间的电互连和内嵌式无源器件。重复a-h步骤可以实现多层三维封装。 

Claims (9)

1.一种圆片级封装的多层互连结构的制作方法，其特征在于步骤是：
(a)在P型或N型硅基板上形成第一金属层；
(b)在第一金属层上形成垂直通过互连金凸点；
(c)涂覆有机聚合物和机械抛光工艺实现垂直互连；
(d)形成第二金属层，完成不同层之间的电互连和内嵌式无源器件，重复(a)～(c)步骤实现多层三维封装。
2.按权利要求1所述的圆片级封装的多层互连结构的制作方法，其特征在于具体步骤是：
(a)在P型或N型硅基板上溅射金属黏附层，同时也作为电镀种子层；
(b)光刻胶涂覆，后烘，曝光，显影，形成所需图形；
(c)电镀一定厚度的金属层形成所需的第一层互连图形；
(d)再次光刻胶涂覆，后烘，曝光，显影，形成所需图形；
(e)电镀一定的厚度形成所需的垂直通孔互连金凸点；
(f)涂覆苯并环丁烯、聚酰亚胺或Su8介质层，静置使其平坦化，后烘；
(g)利用机械抛光技术使金凸点上方突起部位平坦化并使金凸点显露，并控制等介质层在一定的厚度；
(h)至此以完成一层金属和介质层的互连结构，重复a-g步骤实现所需的多层互连结构并集成内嵌式无源元器件。
3.按权利要求1所述的圆片级封装的多层互连结构的制作方法，其特征在于：
a)金属层的厚度为1-5微米；
b)介质层的厚度为10-40微米。
4.由权利要求1-3中任一项所制作的一种圆片级封装的多层互连结构，其特征在于：
(1)多层互连结构是由金属层和介质层交替出现形成的；
(2)至少有一个无源器件镶嵌到多层互连结构中；
(3)镶嵌其中的无源器件和层间垂直互连。
5.按权利要求4所述的圆片级封装的多层互连结构，其特征在于所述的金属层由电镀方式形成的；所述的介质层则通过涂覆、固化和机械抛光工艺形成的。
6.按权利要求4或5所述的圆片级封装的多层互连结构，其特征在于所述的金属层为金、铜或铝。
7.按权利要求4或5所述的圆片级封装的多层互连结构，其特征在于所述的介质层为苯并环丁烯、聚酰亚胺或Su8。
8.按权利要求4或5所述的圆片级封装的多层互连结构，其特征在于所述的介质层是在垂直互连金凸点形成之后涂覆固化实现的。
9.按权利要求4所述的圆片级封装的多层互连结构，其特征在于在所述的多层互连结构最上层集成表面贴装元器件SMT。
CN 200910054616 2009-07-10 2009-07-10 一种圆片级封装多层互连结构、制作方法及应用 Expired - Fee Related CN101656249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910054616 CN101656249B (zh) 2009-07-10 2009-07-10 一种圆片级封装多层互连结构、制作方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910054616 CN101656249B (zh) 2009-07-10 2009-07-10 一种圆片级封装多层互连结构、制作方法及应用

Publications (2)

Publication Number Publication Date
CN101656249A CN101656249A (zh) 2010-02-24
CN101656249B true CN101656249B (zh) 2012-01-11

Family

ID=41710449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910054616 Expired - Fee Related CN101656249B (zh) 2009-07-10 2009-07-10 一种圆片级封装多层互连结构、制作方法及应用

Country Status (1)

Country Link
CN (1) CN101656249B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097672B (zh) * 2010-10-27 2015-04-22 中国科学院上海微系统与信息技术研究所 一种用于微波频段的穿硅同轴线的制造方法
US8912581B2 (en) * 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
CN102623443B (zh) * 2012-04-20 2015-10-14 日月光半导体制造股份有限公司 半导体封装件
CN102789967B (zh) * 2012-08-16 2014-09-24 中国电子科技集团公司第五十五研究所 一种软磁磁芯螺旋微电感的制作方法
CN103258791B (zh) * 2013-05-16 2016-06-01 华进半导体封装先导技术研发中心有限公司 通过制备超细间距微凸点实现金属互连的方法及相应器件
MY193261A (en) 2015-07-01 2022-09-28 Qdos Interconnect Sdn Bhd Integrated circuit package
CN106935517B (zh) * 2015-12-31 2019-07-09 深圳市中兴微电子技术有限公司 集成无源器件的框架封装结构及其制备方法
CN105826275B (zh) * 2016-03-21 2018-10-26 中国电子科技集团公司第五十五研究所 硅基多通道tr组件及设计方法
CN109687065B (zh) * 2018-12-24 2020-11-06 瑞声精密制造科技(常州)有限公司 Ltcc滤波器
TWI681537B (zh) * 2019-05-30 2020-01-01 旺宏電子股份有限公司 半導體結構與連線結構的製作方法
CN115579299B (zh) * 2022-11-21 2023-04-14 常州承芯半导体有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN101656249A (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
CN101656249B (zh) 一种圆片级封装多层互连结构、制作方法及应用
CN101656244B (zh) 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
US10672713B2 (en) High density organic bridge device and method
KR100888195B1 (ko) 능동소자가 내장된 유기기판 제조방법
US7666711B2 (en) Semiconductor device and method of forming double-sided through vias in saw streets
US9035457B2 (en) Substrate with integrated passive devices and method of manufacturing the same
KR101690549B1 (ko) 내장 칩 패키지
US7397117B2 (en) Chip package with die and substrate
US7790503B2 (en) Semiconductor device and method of forming integrated passive device module
US20130299975A1 (en) Semiconductor Device and Method of Forming Through Vias with Reflowed Conductive Material
CN111564414B (zh) 部件承载件及制造部件承载件的方法
TW201222755A (en) Electrical interconnect for an integrated circuit package and method of making same
CN111952193A (zh) 具有嵌入层压叠置件中的表面可接触部件的部件承载件
CN112599499B (zh) 天线封装结构及封装方法
CN212084995U (zh) 晶圆级封装结构
US11862587B2 (en) Semiconductor package structure and method of manufacturing the same
TW201240044A (en) Packaging substrate with well structure filled with insulator and manufacturing method
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
CN109935522B (zh) 一种圆片级异质射频集成的封装制作方法
CN110047797A (zh) 线路基板、其叠层式半导体组体及其制作方法
US12014934B2 (en) Semiconductor substrate structure and manufacturing method thereof
US11876291B2 (en) Millimeter-wave antenna module package structure and manufacturing method thereof
TWI820992B (zh) 毫米波天線模組封裝結構及其製造方法
US11258162B1 (en) Antenna package and method of formation thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20190710

CF01 Termination of patent right due to non-payment of annual fee