JP2016532321A - 半導体デバイス及びその製造方法 - Google Patents
半導体デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2016532321A JP2016532321A JP2016546134A JP2016546134A JP2016532321A JP 2016532321 A JP2016532321 A JP 2016532321A JP 2016546134 A JP2016546134 A JP 2016546134A JP 2016546134 A JP2016546134 A JP 2016546134A JP 2016532321 A JP2016532321 A JP 2016532321A
- Authority
- JP
- Japan
- Prior art keywords
- source electrode
- active region
- electrode
- semiconductor device
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 230000001788 irregular Effects 0.000 claims description 11
- 229910002601 GaN Inorganic materials 0.000 claims description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 3
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009826 distribution Methods 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 25
- 238000005530 etching Methods 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012053 enzymatic serum creatinine assay Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
背面に接地電極が設けられる基板と、
前記基板の正面に位置し、閉鎖式の活性領域と活性領域以外の領域である不活性領域とを含む半導体層と、
前記活性領域に位置するソース電極及びドレイン電極、並びに、前記不活性領域に位置するドレイン電極と、
前記活性領域に位置し、ソース電極とドレイン電極との間に櫛歯状に分布するゲート電極、及び、前記不活性領域に位置し、活性領域内のゲート電極の相互接続金属であるゲート電極と、
前記不活性領域に位置し、活性領域内のソース電極と直接に電気的に接続され、前記ゲート電極の間に或いは両側に対称的に分布するソース電極パッドと、
接地電極とソース電極パッドとの間に位置し、基板及び半導体層をソース電極パッドまで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビアと、を含み、
活性領域内のソース電極及びドレイン電極はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する2つごとの前記オーミック接触電極間の間隔が等しく、不活性領域内のドレイン電極は活性領域内のドレイン電極の相互接続金属であり、
活性領域内の各ソース電極それぞれは、該ソース電極と直接に接続されているソース電極パッド及びビアを介して単独に接地する。
基板を提供し、前記基板の背面に接地電極を形成する工程S1と、
前記基板の正面に、閉鎖式の活性領域と活性領域以外の領域である不活性領域とを含む半導体層を堆積する工程S2と、
前記活性領域にソース電極を形成し、前記活性領域及び前記不活性領域にドレイン電極を形成する工程S3と、
前記活性領域において、ソース電極とドレイン電極との間に櫛歯状に分布するゲート電極を形成し、前記不活性領域において、活性領域内のゲート電極の相互接続金属であるゲート電極を形成する工程S4と、
前記不活性領域において、活性領域内のソース電極と直接に電気的に接続され、前記ゲート電極の間に或いは両側に対称的に分布するソース電極パッドを形成する工程S5と、
接地電極とソース電極パッドとの間に、基板及び半導体層をソース電極パッドまで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビアを形成する工程S6と、を含み、
活性領域内のソース電極及びドレイン電極はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する2つごとの前記オーミック接触電極間の間隔が等しく、不活性領域内のドレイン電極は活性領域内のドレイン電極の相互接続金属であり、
活性領域内の各ソース電極それぞれは、該ソース電極と直接に接続されているソース電極パッド及びビアを介して単独に接地する。
図2に示すように、本発明の第一実施形態において、該半導体デバイスは、
背面に接地電極が設けられる基板と、
基板の正面に位置し、閉鎖式の活性領域5と活性領域5以外の領域である不活性領域とを含む半導体層と、
前記活性領域に位置するソース電極11及びドレイン電極21、並びに、前記不活性領域に位置するドレイン電極22と、
活性領域5に位置し、ソース電極11とドレイン電極21との間に櫛歯状に分布するゲート電極3、及び、不活性領域に位置し、活性領域内のゲート電極の相互接続金属であるゲート電極3と、
前記不活性領域に位置し、前記活性領域5におけるソース電極11と直接に電気的に接続され、前記ゲート電極3の間に或いは両側に対称的に分布するソース電極パッド13と、
接地電極とソース電極パッド13との間に位置し、基板及び半導体層をソース電極パッド13まで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビア4と、を含み、
活性領域内のソース電極11及びドレイン電極21はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する2つごとの前記オーミック接触電極間の間隔が等しく、不活性領域内のドレイン電極22は活性領域内のドレイン電極21の相互接続金属であり、
活性領域5内の各ソース電極11それぞれは、該ソース電極と直接に接続されているソース電極パッド13及びビア4を介して単独に接地する。
工程S1で、基板を提供し、基板の背面に接地電極を形成する。
図3は本発明の第二実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態におけるソース電極パッド13が活性領域5の両側に位置し、その中では一つのソース電極パッド13が活性領域5の一側に位置し、もう一つのソース電極パッド13が前記活性領域5の他側に位置することにある。しかしながら、活性領域のどちら側に位置しても、前記ソース電極パッド13は前記ゲート電極の間にあるいは両側に対称的に分布し、そして、ソース電極パッド13は活性領域5におけるソース電極と直接に電気的に接続する。
図4は本発明の第三実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、各ソース電極パッド13それぞれと接続しているビア4が三つあり、ビアの断面形状が円形あるいはほかの形状であることにある。当然、ほかの実施形態では、ビアは3個以外の他の個数であってもよい。このように設置することにより、ビアの断面面積を向上させ、接地インダクタンスを減少させることにさらに有利である。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
図5は本発明の第四実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、ソース電極パッド13が二つの子ソース電極パッドを含むことにある。この方式のメリットは、合理的に不活性領域の面積を利用して、できるだけデバイス全体のサイズを減少させることが可能になることにある。説明すべきものとして、ソース電極パッド13は、二つのみの子ソース電極パッドを含むことに限らなくて、複数の子ソース電極パッドを含むことができる。同様に、各ソース電極パッド13それぞれと接続しているビア4も1つに限らず、第三実施形態と同じく、複数のビアを設置することが可能である。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
図6は本発明の第五実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、活性領域内の各ソース電極それぞれと接続しているソース電極パッド13の形状が違っており、これに応じて、ビア4の形状も違っていることにある。この方式のメリットは、ゲート電極相互接続器の構造に応じて、合理的に不活性領域の面積を利用して、できるだけデバイス全体のサイズを減少させることが可能になることにある。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
図7は本発明の第六実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、ソース電極パッド13の断面形状がいずれも円形あるいは楕円形であり、ビア4の断面形状もいずれも円形あるいは楕円形であることにある。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
図8は本発明の第七実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、ソース電極パッド13の断面形状がいずれも円形あるいは楕円形であり、ビア4の断面形状が長方形であることにある。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
図9は本発明の第八実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、ソース電極パッド13の断面形状が不規則的な形状であり、ビア4の断面形状も任意の不規則的な形状であることにある。この不規則的な形状のメリットは、ソース電極パッドと接続しているビアの断面面積をできるだけ大きくすることができ、ビアの断面面積を増加させ、接地インダクタンスを減少させることにさらに有利であることにある。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
第三に、オーミック金属をエッチングストッパ層とすることによる問題が解決され、相互接続金属は、活性領域外にあり、選択範囲がもっと広くなり、ビアのエッチングプロセスにさらに有利であり、ソース電極のオーミック接触の性能に影響を与えることなく、デバイスのトランスコンダクタンスとパワーなどの性能を向上させる。
次に、ソース電極相互接続器12を使わず、ソース電極がゲート電極に跨る必要がなくなり、ゲート電極に跨るエアブリッジが必要ではないため、プロセスの難しさを低減させ、デバイスの信頼性及び高周波性能を向上させる。
Claims (9)
- 背面に接地電極が設けられる基板と、
前記基板の正面に位置し、閉鎖式の活性領域と活性領域以外の領域である不活性領域とを含む半導体層と、
前記活性領域に位置するソース電極及びドレイン電極、並びに、前記不活性領域に位置するドレイン電極と、
前記活性領域に位置し、ソース電極とドレイン電極との間に櫛歯状に分布するゲート電極、及び、前記不活性領域に位置し、活性領域内のゲート電極の相互接続金属であるゲート電極と、
前記不活性領域に位置し、活性領域内のソース電極と直接に電気的に接続され、前記ゲート電極の間に或いは両側に対称的に分布するソース電極パッドと、
接地電極とソース電極パッドとの間に位置し、基板及び半導体層をソース電極パッドまで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビアと、を含み、
活性領域内のソース電極及びドレイン電極はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する2つごとの前記オーミック接触電極の間の間隔が等しく、不活性領域内のドレイン電極は活性領域内のドレイン電極の相互接続金属であり、
活性領域内の各ソース電極それぞれは、該ソース電極と直接に接続されているソース電極パッド及びビアを介して単独に接地する、
ことを特徴とする半導体デバイス。 - 前記ソース電極パッドが少なくとも一つの子ソース電極パッドを含む、ことを特徴とする請求項1に記載の半導体デバイス。
- 前記ソース電極パッドが前記活性領域の同一側に位置し、及び/又は、前記ソース電極パッドが前記活性領域の異なる側に位置する、ことを特徴とする請求項1に記載の半導体デバイス。
- 各前記子ソース電極パッドそれぞれが1つ又は複数のビアと接続される、ことを特徴とする請求項2に記載の半導体デバイス。
- 前記活性領域内のソース電極に対応するソース電極パッドの断面は、同じ形状であり、あるいは異なる形状である、ことを特徴とする請求項1に記載の半導体デバイス。
- 前記ソース電極パッドの断面が、規則的な形状であり、あるいは不規則的な形状である、ことを特徴とする請求項1に記載の半導体デバイス。
- 前記ビアの断面が、規則的な形状であり、あるいは不規則的な形状である、ことを特徴とする請求項1に記載の半導体デバイス。
- 前記半導体層は、窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、窒化アルミニウムインジウムガリウム(AlInGaN)、ヒ化ガリウム(GaAs)、リン化インジウム(InP)の中の1つ又は複数の組み合わせを含む、ことを特徴とする請求項1に記載の半導体デバイス。
- 基板を提供し、前記基板の背面に接地電極を形成する工程S1と、
前記基板の正面に、閉鎖式の活性領域と活性領域以外の領域である不活性領域とを含む半導体層を堆積する工程S2と、
前記活性領域にソース電極を形成し、前記活性領域及び前記不活性領域にドレイン電極を形成する工程S3と、
前記活性領域において、ソース電極とドレイン電極との間に櫛歯状に分布するゲート電極を形成し、前記不活性領域において、活性領域内のゲート電極の相互接続金属であるゲート電極を形成する工程S4と、
前記不活性領域において、活性領域内のソース電極と直接に電気的に接続され、前記ゲート電極の間に或いは両側に対称的に分布するソース電極パッドを形成する工程S5と、
接地電極とソース電極パッドとの間に、基板及び半導体層をソース電極パッドまで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビアを形成する工程S6と、を含み、
活性領域内のソース電極及びドレイン電極はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する2つごとの前記オーミック接触電極間の間隔が等しく、不活性領域内のドレイン電極は活性領域内のドレイン電極の相互接続金属であり、
活性領域内の各ソース電極それぞれは、該ソース電極と直接に接続されているソース電極パッド及びビアを介して単独に接地する、
ことを特徴とする請求項1〜8の何れか一項に記載の半導体デバイスの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310682785.0A CN103633046B (zh) | 2013-12-13 | 2013-12-13 | 半导体器件及其制造方法 |
CN201310682785.0 | 2013-12-13 | ||
PCT/CN2014/090443 WO2015085841A1 (zh) | 2013-12-13 | 2014-11-06 | 半导体器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016532321A true JP2016532321A (ja) | 2016-10-13 |
JP6338679B2 JP6338679B2 (ja) | 2018-06-06 |
Family
ID=50213915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016546134A Active JP6338679B2 (ja) | 2013-12-13 | 2014-11-06 | 半導体デバイス及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9941400B2 (ja) |
EP (1) | EP3082160A4 (ja) |
JP (1) | JP6338679B2 (ja) |
CN (1) | CN103633046B (ja) |
WO (1) | WO2015085841A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021125528A (ja) * | 2020-02-04 | 2021-08-30 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2022533082A (ja) * | 2019-05-30 | 2022-07-21 | 蘇州捷芯威半導体有限公司 | 半導体デバイス、その製造方法、及び半導体パッケージ構造 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103633046B (zh) * | 2013-12-13 | 2017-03-15 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
CN104201253B (zh) * | 2014-07-10 | 2017-08-25 | 中航(重庆)微电子有限公司 | 一种氮化镓器件及其制造方法 |
CN104617092B (zh) * | 2014-11-06 | 2018-06-22 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制作方法 |
CN105321993B (zh) * | 2015-05-27 | 2019-03-29 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制备方法 |
US9786660B1 (en) * | 2016-03-17 | 2017-10-10 | Cree, Inc. | Transistor with bypassed gate structure field |
US10128365B2 (en) | 2016-03-17 | 2018-11-13 | Cree, Inc. | Bypassed gate transistors having improved stability |
US9960127B2 (en) | 2016-05-18 | 2018-05-01 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
CN106252310B (zh) * | 2016-06-02 | 2020-05-05 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
US10134658B2 (en) * | 2016-08-10 | 2018-11-20 | Macom Technology Solutions Holdings, Inc. | High power transistors |
JP6812764B2 (ja) * | 2016-11-29 | 2021-01-13 | 日亜化学工業株式会社 | 電界効果トランジスタ |
CN107980171B (zh) * | 2016-12-23 | 2022-06-24 | 苏州能讯高能半导体有限公司 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
CN108630677B (zh) * | 2017-03-17 | 2022-03-08 | 智瑞佳(苏州)半导体科技有限公司 | 一种功率器件版图结构及制作方法 |
CN107195673A (zh) * | 2017-05-19 | 2017-09-22 | 北京华进创威电子有限公司 | 一种非均匀栅长GaNHEMT栅极结构及器件 |
CN107369708B (zh) * | 2017-08-29 | 2020-04-07 | 成都海威华芯科技有限公司 | 一种氮化镓高电子迁移率晶体管及其制备和使用方法 |
CN109671773B (zh) * | 2017-10-16 | 2020-05-05 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
CN109817605A (zh) * | 2018-05-29 | 2019-05-28 | 苏州能讯高能半导体有限公司 | 半导体器件及其制备方法 |
US10629526B1 (en) * | 2018-10-11 | 2020-04-21 | Nxp Usa, Inc. | Transistor with non-circular via connections in two orientations |
CN111354640B (zh) * | 2018-12-21 | 2022-08-12 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制备方法 |
CN111384163A (zh) * | 2018-12-28 | 2020-07-07 | 中国科学院半导体研究所 | 改善GaN HEMT器件散热性能的结构及布局 |
US11791388B2 (en) * | 2020-02-27 | 2023-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source leakage current suppression by source surrounding gate structure |
CN112331653B (zh) * | 2020-10-29 | 2021-11-05 | 长江存储科技有限责任公司 | 半导体器件、三维存储器及半导体器件制备方法 |
CN114664725A (zh) * | 2020-12-23 | 2022-06-24 | 华润微电子(重庆)有限公司 | GaN器件互联结构及其制备方法 |
WO2023015496A1 (en) * | 2021-08-11 | 2023-02-16 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN113437051B (zh) * | 2021-08-26 | 2021-11-19 | 深圳市时代速信科技有限公司 | 一种半导体器件 |
CN115346948B (zh) * | 2022-10-14 | 2023-04-07 | 吉光半导体(绍兴)有限公司 | 一种半桥模块 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274116A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | 電界効果トランジスタ |
JP2008177527A (ja) * | 2006-12-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置 |
WO2009145111A1 (ja) * | 2008-05-29 | 2009-12-03 | ユーディナデバイス株式会社 | 半導体装置 |
JP2010177550A (ja) * | 2009-01-30 | 2010-08-12 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
JP2012023212A (ja) * | 2010-07-14 | 2012-02-02 | Sumitomo Electric Ind Ltd | 半導体装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0821595B2 (ja) * | 1987-07-28 | 1996-03-04 | 三菱電機株式会社 | 半導体装置 |
JP3156896B2 (ja) * | 1994-01-28 | 2001-04-16 | 富士通株式会社 | 半導体装置の製造方法およびかかる製造方法により製造された半導体装置 |
DE19522364C1 (de) * | 1995-06-20 | 1996-07-04 | Siemens Ag | Halbleiter-Bauelement |
JP3235476B2 (ja) * | 1996-06-28 | 2001-12-04 | 株式会社村田製作所 | 高周波半導体デバイス |
US6166436A (en) * | 1997-04-16 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | High frequency semiconductor device |
JP3758876B2 (ja) * | 1999-02-02 | 2006-03-22 | Necマイクロシステム株式会社 | 半導体装置のレイアウト方法 |
KR20090004978A (ko) * | 2006-11-02 | 2009-01-12 | 가부시끼가이샤 도시바 | 반도체 장치 |
KR100898474B1 (ko) * | 2007-08-29 | 2009-05-21 | 주식회사 동부하이텍 | 반도체 소자 |
CN102013437B (zh) * | 2009-09-07 | 2014-11-05 | 苏州捷芯威半导体有限公司 | 半导体器件及其制造方法 |
JP5604855B2 (ja) * | 2009-11-17 | 2014-10-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
US9166009B2 (en) * | 2011-04-25 | 2015-10-20 | Renesas Electronics Corporation | Semiconductor apparatus and method for making semiconductor apparatus |
JP2013183062A (ja) * | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置 |
JP2013183060A (ja) * | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置 |
KR101928814B1 (ko) * | 2012-05-04 | 2018-12-14 | 한국전자통신연구원 | 질화물계 화합물 전력반도체 장치 및 그 제조 방법 |
US20130313718A1 (en) * | 2012-05-24 | 2013-11-28 | Micron Technology, Inc. | Substrates Comprising Integrated Circuitry, Methods Of Processing A Substrate Comprising Integrated Circuitry, And Methods Of Back-Side Thinning A Substrate Comprising Integrated Circuitry |
US8872190B1 (en) * | 2012-09-14 | 2014-10-28 | M/A-Com Technology Solutions Holdings, Inc. | Multi-finger HEMT layout providing improved third order intercept point and saturated output power performance |
CN103633046B (zh) * | 2013-12-13 | 2017-03-15 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
-
2013
- 2013-12-13 CN CN201310682785.0A patent/CN103633046B/zh active Active
-
2014
- 2014-11-06 EP EP14868920.1A patent/EP3082160A4/en not_active Ceased
- 2014-11-06 WO PCT/CN2014/090443 patent/WO2015085841A1/zh active Application Filing
- 2014-11-06 JP JP2016546134A patent/JP6338679B2/ja active Active
-
2015
- 2015-06-17 US US14/741,767 patent/US9941400B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274116A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | 電界効果トランジスタ |
JP2008177527A (ja) * | 2006-12-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置 |
WO2009145111A1 (ja) * | 2008-05-29 | 2009-12-03 | ユーディナデバイス株式会社 | 半導体装置 |
JP2010177550A (ja) * | 2009-01-30 | 2010-08-12 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
JP2012023212A (ja) * | 2010-07-14 | 2012-02-02 | Sumitomo Electric Ind Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022533082A (ja) * | 2019-05-30 | 2022-07-21 | 蘇州捷芯威半導体有限公司 | 半導体デバイス、その製造方法、及び半導体パッケージ構造 |
JP7436514B2 (ja) | 2019-05-30 | 2024-02-21 | 蘇州捷芯威半導体有限公司 | 半導体デバイス、その製造方法、及び半導体パッケージ構造 |
JP2021125528A (ja) * | 2020-02-04 | 2021-08-30 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6338679B2 (ja) | 2018-06-06 |
WO2015085841A1 (zh) | 2015-06-18 |
EP3082160A1 (en) | 2016-10-19 |
US9941400B2 (en) | 2018-04-10 |
CN103633046A (zh) | 2014-03-12 |
EP3082160A4 (en) | 2017-05-10 |
CN103633046B (zh) | 2017-03-15 |
US20150311332A1 (en) | 2015-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6338679B2 (ja) | 半導体デバイス及びその製造方法 | |
JP6240898B2 (ja) | 半導体装置 | |
CN106252310B (zh) | 半导体器件及其制造方法 | |
US8816388B2 (en) | Semiconductor device with gate protection diode | |
US10361271B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5728258B2 (ja) | 半導体装置 | |
CN104347579A (zh) | 半导体装置 | |
KR102163725B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2014175368A (ja) | 電界効果トランジスタおよび半導体装置 | |
JP6299665B2 (ja) | 電界効果トランジスタ | |
US20190214330A1 (en) | High power transistors | |
US11728419B2 (en) | High electron mobility transistor | |
US9478653B2 (en) | Field effect transistor and semiconductor device | |
KR20150127925A (ko) | 게이트 올 어라운드 구조를 이용한 질화물 반도체 및 그 제조방법 | |
US9515033B2 (en) | Monolithic microwave integrated circuit | |
KR102456658B1 (ko) | 열 특성의 향상을 위한 여분의 소스 핑거를 갖춘 질화 갈륨 기반 반도체 소자 | |
KR20240070819A (ko) | 선택 가능한 입출력 포트를 구비한 복수개의 전력 결합 증폭기를 포함하는 반도체 소자 | |
CN105895684A (zh) | 一种半导体器件及其制造方法 | |
JP6222609B2 (ja) | モノリシックマイクロ波集積回路 | |
JP2007123304A (ja) | 電界効果トランジスタ | |
JP2016207784A (ja) | モノリシックマイクロ波集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180209 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6338679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |