KR20150127925A - 게이트 올 어라운드 구조를 이용한 질화물 반도체 및 그 제조방법 - Google Patents
게이트 올 어라운드 구조를 이용한 질화물 반도체 및 그 제조방법 Download PDFInfo
- Publication number
- KR20150127925A KR20150127925A KR1020140054322A KR20140054322A KR20150127925A KR 20150127925 A KR20150127925 A KR 20150127925A KR 1020140054322 A KR1020140054322 A KR 1020140054322A KR 20140054322 A KR20140054322 A KR 20140054322A KR 20150127925 A KR20150127925 A KR 20150127925A
- Authority
- KR
- South Korea
- Prior art keywords
- around
- gate
- nitride semiconductor
- nanowire
- fin
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000002070 nanowire Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000002105 nanoparticle Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 2
- 229910002704 AlGaN Inorganic materials 0.000 claims 1
- 230000001172 regenerating effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법에 관한 것으로서, 제 1 질화물 반도체 박막 상에 나노 크기의 핀(fin)을 형성하는 단계, 상기 핀 상에 절연막을 증착한 후 상기 절연막의 상부와 가장자리 부분을 식각하여 상기 핀 둘레에 보호 절연막을 형성하는 단계, 상기 핀 주변의 제 1 질화물 반도체 박막을 식각하여 상기 보호 절연막이 형성되지 않은 핀의 하부가 외부로 노출되도록 하는 단계, 상기 노출된 핀의 하부를 습식 식각하여 기판과 격리된 나노 와이어를 형성하는 단계 및 상기 나노 와이어 둘레에 게이트 전극을 형성하는 단계를 포함하는 을 특징으로 한다.
본 발명에 따르면 게이트 올 어라운드 구조는 채널 영역이 입체이기 때문에 우수한 소자 특성을 가지고, 질화물 반도체에서 노말리 오프 특성을 구현할 수 있어 고주파 소자 및 고출력 파워소자에 적용이 가능한 효과가 있다.
본 발명에 따르면 게이트 올 어라운드 구조는 채널 영역이 입체이기 때문에 우수한 소자 특성을 가지고, 질화물 반도체에서 노말리 오프 특성을 구현할 수 있어 고주파 소자 및 고출력 파워소자에 적용이 가능한 효과가 있다.
Description
본 발명은 질화물 반도체 및 그 제조방법에 관한 것으로서, 보다 상세하게는 스위칭 속도가 우수한 소자 특성을 가지면서도 상시 오프 특성을 구현이 가능한 게이트 올 어라운드 구조를 갖는 질화물 반도체 트랜지스터를 제조할 수 있는 기술에 관한 것이다.
최근 정보통신산업이 급격히 발달함에 따라, 무선통신기술과 관련된 개인 이동통신기, 위성통신기, 방송 통신기, 통신용 중계기, 군사용 레이더 등의 수요가 점차 확대되고 있다. 따라서, 마이크로파(㎛) 또는 밀리미터파(㎜) 대역의 초고속 정보 통신 시스템에 필요한 고속, 고전력의 전자소자가 요구된다. 또한, 고전력의 파워소자와, 파워소자의 에너지 손실을 감소시키기 위한 연구 및 개발이 요구된다.
갈륨질화물(GaN)계의 반도체 물질은 에너지 갭이 넓으며, 높은 열적/화학적 안정도, 높은 전자포화속도(~3×107㎝/sec) 등 뛰어난 물성을 가지기 때문에, 광소자, 고주파 또는 고출력 전자소자에 적용될 수 있다. 또한, 갈륨질화물(GaN)계 반도체 물질을 이용한 전자소자는 고항복 전계(~3×106V/㎝), 고전류 밀도, 고온에서의 안정된 동작, 고열전도도 등의 장점을 갖는다.
알루미늄 갈륨질화물(AlGaN)/갈륨 질화물(GaN)의 이종접합 구조를 이용한 HFET(Heterostructure Field Effect Transistor)는 접합 계면에서 밴드 불연속이 발생하며, 그 발생 정도가 크기 때문에 접합 계면에 전자가 높은 농도로 유기될 수 있다. 따라서, HFET는 높은 전자 이동도를 가질 수 있다. 이 같은 특징에 의해 HFET를 고파워 소자로 응용할 수 있다.
일반적으로, 파워 소자는 큰 전류 밀도가 필요하다. 그러나, HFET는 높은 전자 이동도를 갖기 때문에, 신호 미인가 상태에서도 전류 흐름이 발생되어 전력이 소모되는 단점이 있다. 이러한 노말리 온(Normally on) 타입의 반도체 소자는 이 전류 흐름으로 인해 전력 손실이 크고 정상적인 스우칭 동작을 수행할 수 없는 단점이 있으며, 이를 보완하기 위하여, 게이트 영역에 해당하는 알루미늄 갈륨질화물(AlGaN)층을 일부 제거하는 등의 여러가지 기술이 개발되고 있다.
한편, 반도체 장치가 고 집적화됨에 따라, 소자 형성 영역 특히 액티브 영역의 크기가 감소하고, 액티브 영역에 형성되는 MOS 트랜지스터의 채널 길이가 줄어들게 되었다. MOS 트랜지스터의 채널 길이가 작아지면, 소스/드레인 영역이 채널 영역의 전계에 미치는 영향이 현저해지고 게이트 전극에 의한 채널 구동 능력이 열화되는 단채널 효과(short channel effect)가 나타나게 된다. 뿐만 아니라, 상기 소스/드레인과 상기 게이트 전극이 서로 인접하여 위치함으로써 상기 소스/드레인과 상기 게이트 전극 간에 강한 전계가 발생하게 되고, 이로 인해 게이트 유도 드레인 누설(Gate-Induced Drain Leakage; 이하 GIDL이라 한다)이 증가하게 된다. 이에 더하여, 상기 게이트 전극 자체에 의한 영향으로 인해 소스/드레인에 전류가 흐르게 되는 게이트 누설 전류도 증가하게 된다.
이러한 문제점들을 고려하여, 채널 영역을 게이트 전극으로 감싸는 구조의 게이트 올 어라운드(Gate All Around; GAA)형 MOS 트랜지스터가 개발되었다. 상기 GAA형 MOS 트랜지스터는, 상기 게이트 전극이 상기 채널 영역을 감싸도록 형성됨에 따라 소스/드레인이 상기 채널 영역의 전계에 미치는 영향이 줄어들게 되어 단채널 효과를 감소시킬 수 있다.
한국등록특허 제10-0618831호, 제10-0801063호 등에는 실리콘 반도체에서 게이트 올 어라운드형 트랜지스터를 제조하기 위한 방법이 제시되어 있다. 그러나, 상기 선행기술들은 실리콘 반도체에서만 적용될 수 있는 기술로서 실리콘 반도체와는 전혀 다른 특성을 갖는 질화물 반도체에서는 적용될 수 없는 기술이므로 질화물 반도체에서 게이트 올 어라운드형 트랜지스터를 제조할 수 있는 방법에 대한 요구가 높아지고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로서, 본 발명의 목적은 스위칭 속도가 우수한 소자특성을 가지면서도 노말리 오프(Normally Off) 특성을 구현할 수 있는 게이트 올 어라운드형 질화물 반도체 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 일 측면에 따르면, 제 1 질화물 반도체 박막 상에 나노 크기의 핀(fin)을 형성하는 단계, 상기 핀 상에 절연막을 증착한 후 상기 절연막의 상부와 가장자리 부분을 식각하여 상기 핀 둘레에 보호막을 형성하는 단계, 상기 핀 주변의 제 1 질화물 반도체 박막을 식각하여 상기 보호막이 형성되지 않은 핀의 하부가 외부로 노출되도록 하는 단계, 상기 노출된 핀의 하부를 습식 식각하여 기판과 격리된 나노 와이어를 형성하는 단계 및 상기 나노 와이어의 둘레에 게이트 단자를 형성하는 단계를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법이 제공된다.
여기서, 상기 제 1 질화물 반도체 물질은 GaN일 수 있다.
그리고, 상기 절연막은 상기 제 1 질화물 반도체 물질과는 다른 식각 특성을 갖는 물질로서, 그 일례로 SiO2, SiN, HfO 중 어느 하나가 사용될 수 있다.
그리고, 상기 나노 와이어 둘레에 게이트 단자를 형성하는 단계 이전에, 상기 나노 와이어 둘레에 AlGaN 또는 AIN 중에서 선택되는 제 2 질화물 반도체 물질로 이루어지는 이종접합층을 재성장시키는 단계가 선행할 수도 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 다른 일 측면에 따르면, 제 1 질화물 반도체 물질로 이루어지고, 중앙에 하부가 식각되어 기판 하부로부터 이격된 나노 와이어가 형성되는 기판과, 상기 기판의 상부 일측에 형성된 소스전극 및 드레인 전극과, 상기 나노 와이어를 둘러싸도록 형성되는 게이트 단자를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체가 제공된다.
여기서, 상기 기판에는 복수 개의 나노 와이어가 상호 이격형성되고, 게이트 금속층은 게이트 유전체층이 형성된 모든 나노 와이어 전체를 둘러싸도록 형성되는 것이 바람직하다.
그리고, 상기 나노 와이어의 둘레에는 제 2 질화물 반도체 물질을 재성장시켜 이루어지는 이종접합층이 더 형성되는 것이 가능하다.
본 발명에 따른 게이트 올 어라운드 구조는 채널 영역이 입체이기 때문에 우수한 소자 특성을 가지고, 질화물 반도체에서 노말리 오프 특성을 구현할 수 있어 고주파 소자 및 고출력 파워소자에 적용이 가능한 효과가 있다.
도 1은 본 발명에 따른 게이트 올 어라운드 구조를 이용한 질화물 반도체의 구조를 도시한 사시도이다.
도 2는 도 1의 A-A' 방면에서 바라본 정단면도이다.
도 3은 도 1의 B-B' 방면에서 바라본 측단면도이다.
도 4A ~ 4I는 본 발명에 따른 게이트 올 어라운드 구조를 이용한 질화물 반도체 제조방법을 순서적으로 나타낸 것이다.
도 5는 본 발명의 다른 일 실시예에 따른 게이트 올 어라운드 구조를 이용한 질화물 반도체의 구조에 대한 측단면도이다.
도 2는 도 1의 A-A' 방면에서 바라본 정단면도이다.
도 3은 도 1의 B-B' 방면에서 바라본 측단면도이다.
도 4A ~ 4I는 본 발명에 따른 게이트 올 어라운드 구조를 이용한 질화물 반도체 제조방법을 순서적으로 나타낸 것이다.
도 5는 본 발명의 다른 일 실시예에 따른 게이트 올 어라운드 구조를 이용한 질화물 반도체의 구조에 대한 측단면도이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1은 본 발명에 따른 게이트 올 어라운드 구조를 이용한 질화물 반도체의 구조를 도시한 사시도이고, 도 2는 도 1의 A-A' 방면에서 바라본 정단면도, 도 3은 도 1의 B-B' 방면에서 바라본 측단면도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 게이트 올 어라운드 구조를 이용한 질화물 반도체는 제 1 질화물 반도체 박막으로 이루어지고, 중앙에 하부가 식각되어 캐비티(6)가 형성되며, 캐비티(6)에 의해 기판의 하부(8)로부터 이격된 나노 와이어(7)가 형성되는 기판(1)과, 기판(1)의 상부 일측에 형성된 소스전극(2) 및 드레인 전극(3)과, 나노 와이어 구조의 핀을 둘러싸도록 형성되는 게이트 전극(9)을 포함하여 구성된다.
기판(1)을 구성하는 제 1 질화물 반도체는 질화갈륨(GaN)일 수 있다. 상술한 바와 같이, 갈륨질화물(GaN)계의 반도체 물질은 에너지 갭이 넓으며, 높은 열적/화학적 안정도, 높은 전자포화속도(~3×107㎝/sec) 등 뛰어난 물성을 가지기 때문에, 광소자, 고주파 또는 고출력 전자소자에 적용될 수 있고, 고항복 전계(~3×106V/㎝), 고전류 밀도, 고온에서의 안정된 동작, 고열전도도 등의 장점을 갖는다.
게이트 단자는 나노 와이어(7)를 둘러싸도록 형성되는 게이트 올 어라운드 구조로서, 나노 와이어(7)를 둘러싸도록 형성되는 게이트 유전체층(4)과 게이트 유전체층(4)을 둘러싸도록 형성되는 게이트 금속층(5)을 포함하여 구성된다.
기판(1)에는 복수 개의 나노 와이어(7)가 다수개 상호 이격형성되고, 게이트 금속층(5)은 게이트 유전체층(4)이 형성된 모든 나노 와이어(7) 전체를 둘러싸도록 형성되는 것이 바람직하다. 이러한 구조에서 게이트 금속층(5)은 모든 모든 나노 와이어(7) 전체를 연결하도록 연장형성되고, 그 종단이 게이트 전극(9)에 연결된다.
본 발명에 따른 질화물 반도체에서는 게이트 금속층(5)이 전자채널로서 동작하는 나노 와이어(7)를 둘러싸도록 형성되므로 채널이 2차원 평면을 갖는 일반적인 질화물 반도체 트랜지스터와는 달리 전자채널이 핀 전체에 형성되므로 소자의 동작 시에 이용 가능한 전자의 수가 상대적으로 많아지는 반면 전자 채널이 기판의 하부(8)와 격리되어 누설전류가 크게 감소되는 장점이 있다.
또한, 각 나노 와이어(7)가 나노 크기로 형성되어 핀의 단면이 작아짐에 따라 노말리 오프(Normally-off) 특성 구현이 가능하고, 다수 개의 나노 와이어(7)를 병렬적으로 형성함으로써 작은 단면으로 인한 채널 폭의 감소를 상계시킬 수 있도록 되어 있다.
그리고, 소스전극(2)과 드레인 전극(3)은 나노 와이어(7)가 모두 연결될 수 있도록 나노 와이어(7)의 배열방향을 따라 바 형태로 형성되는 것이 바람직하다.
도 4A ~ 4I는 본 발명에 따른 게이트 올 어라운드 구조를 이용한 질화물 반도체 제조방법을 순서적으로 나타낸 것이다.
도 4A와 같이 GaN 재질의 질화물 반도체 박막 기판(1) 상에 핀(7' : fin)을 형성한 후, 도 4B와 같이 TMAH(TetraMethyl Ammounium Hydroxide) 용액을 이용하여 핀(7')을 습식 식각하여 수직한 측면을 갖는 나노 크기의 핀(7')을 형성한다. TMAH 용액은 질화물 반도체 물질의 식각시 식각 방향성을 갖는 특성이 있다. 즉, TMAH 용액은 핀(7')의 형성방향의 직교방향으로는 식각이 잘 이루어지나 핀(7') 형성방향과 나란한 방향으로는 식각이 거의 되지않는 특성이 있다. 따라서, 도 4A에서 TMAH 용액으로 핀(7')을 식각하면 상면은 식각이 되지 않고 측면만 식각되어 수직한 측면을 갖는 핀(7')을 형성할 수 있게 된다. 본 단계에서 TMAH 용액 외에 KOH 용액 등의 다른 에칭 용액이 사용될 수도 가능하다.
수직 측면을 갖는 나노 크기의 핀(7')이 형성되면, 도 4C와 같이 핀(7')의 상부에 절연막(10)을 증착시킨다. 절연막(10)은 질화물 반도체 물질과는 다른 식각 특성을 갖는 물질이 사용되는 것이 바람직하며, 그 예로서 SiO2, SiN, HfO 등의 유전 물질이 사용될 수 있다. 즉, 이러한 유전 물질들은 질화물 반도체의 식각에 사용되는 가스나 용액에 반응하지 않고, 반대로 질화물 반도체는 SiO2 등의 유전 물질의 식각에 사용되는 가스나 용액에 반응하지 않는 특성을 이용하여 게이트 올 어라운드 구조를 갖는 질화물 반도체를 용이하게 제조할 수 있게 된다.
절연막 증착 후, 도 4D와 같이 건식 식각으로 핀(7')의 측벽을 둘러싸고 있는 부분을 제외한 다른 영역에 있는 절연막(10)을 제거하여 핀(7') 둘레에 보호막이 형성되도록 한다. 여기서, 절연막의 건식 식각시에는 CF4 가스를 비롯한 F 계열의 가스가 사용될 수 있다.
보호막을 갖는 측벽이 형성되면, 도 4E와 같이 질화물 반도체에 반응하는 가스를 이용하여 핀(7')의 상부면과 핀(7') 주변의 기판(1) 영역을 식각하여 보호막이 형성되어 있지 않은 핀(7')의 일부가 외부로 노출되도록 한다. 여기서, 기판(1)의 건식 식각시에는 BCl3/Cl2 mixture 를 비롯한 Cl 계열의 가스가 사용될 수 있다.
그 다음, 도 4F와 같이 TMAH(TetraMethyl Ammounium Hydroxide) 또는 KOH 용액을 이용하여 보호막에 의해 보호받지 못하는 핀(7')의 하단 부분을 습식 식각하여 핀(7')이 기판의 하부(8)와 격리된 구조의 나노 와이어(7)를 형성한다. 상술한 바와 같이, TMAH 또는 KOH 용액의 식각 방향성 특성을 이용하면 핀(7')의 측면으로는 식각이 잘되어 절연막(7)으로 둘러싸이지 않고 외부로 노출된 핀(7')의 하단부는 측면방향으로 식각이 이루어져 핀(7)의 하단부가 완전히 식각되어 핀(7')이 기판 하부(8)와 격리된 구조가 형성되나, 핀(7')의 상면은 식각이 되지 않아 원래의 형태를 유지하게 된다.
습식 식각이 완료되면, 도 4G와 같이 나노 와이어(7) 둘레에 있는 절연막(11)을 제거하고, 도 4H, 4I와 같이 게이트 유전체층(4)과 게이트 금속층(5)을 차례로 증착시켜 올 어라운드 게이트 구조의 게이트 단자를 완성한다.
도 5는 본 발명의 다른 일 실시예에 따른 게이트 올 어라운드 구조를 이용한 질화물 반도체의 구조에 대한 측단면도이다.
도 5의 실시예는 기본적인 구조는 도 1의 실시예와 동일하나 기판 하부(8)와 이격된 핀(7)의 둘레에 기판 재질과 다른 이종의 질화물 반도체 물질로 이루어지는 이종접합층(14)을 재성장시키는 것만이 상이하다.
여기서, 이종의 질화물 반도체 물질은 AlGaN, AIN 등일 수 있다. 이러한 이종의 질화물 반도체 물질의 접합에 의해 질화물 반도체들 간의 계면에는 높은 전자밀도를 갖는 2차원 전자가스(2-DEG)층이 형성되므로 높은 전자 이동도 특성을 갖게 되어 고주파 소자에 보다 적합하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 : 기판
2 : 소스 전극
3 : 드레인 전극 4 : 게이트 유전체층
5 : 게이트 금속층 6 : 캐비티
7 : 핀 8 : 기판 하부
9 : 게이트 전극 10 : 절연막
11 : 보호막 12 : 이종접합층
3 : 드레인 전극 4 : 게이트 유전체층
5 : 게이트 금속층 6 : 캐비티
7 : 핀 8 : 기판 하부
9 : 게이트 전극 10 : 절연막
11 : 보호막 12 : 이종접합층
Claims (14)
- 제 1 질화물 반도체 박막 상에 나노 크기의 핀(fin)을 형성하는 단계;
상기 핀 상에 절연막을 증착한 후 상기 절연막의 가장자리 부분을 식각하여 상기 핀 둘레에 보호막을 형성하는 단계;
상기 핀 주변의 제 1 질화물 반도체 박막을 식각하여 상기 보호막이 형성되지 않은 핀의 하부가 외부로 노출되도록 하는 단계;
상기 노출된 핀의 하부를 습식 식각하여 기판과 격리된 나노 와이어를 형성하는 단계; 및
상기 나노 와이어의 둘레에 게이트 단자를 형성하는 단계를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법.
- 제 1 항에 있어서,
상기 제 1 질화물 반도체 물질은 GaN인 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법.
- 제1항에 있어서,
상기 절연막은 상기 제 1 질화물 반도체 물질과는 다른 식각 특성을 갖는 물질이 사용되는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법.
- 제3항에 있어서,
상기 절연막은 SiO2, SiN, HfO 중 어느 하나가 사용되는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법.
- 제1항에 있어서,
상기 제 1 질화물 반도체 박막 상에 나노 크기의 핀(fin)을 형성하는 단계는
상기 제 1 질화물 반도체 박막 상에 핀 구조를 형성하는 단계; 및
상기 핀구조를 습식 식각하여 수직한 측면을 갖는 나노 크기의 핀을 형성하는 단계를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법.
- 제 1 항에 있어서,
상기 나노 와이어 둘레에 게이트 단자를 형성하는 단계는
상기 나노 와이어 둘레에 게이트 유전체층을 증착하는 단계; 및
상기 게이트 유전체층 둘레에 게이트 금속층을 증착하는 단계를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법.
- 제2항에 있어서,
상기 나노 와이어 둘레에 게이트 단자를 형성하는 단계 이전에, 상기 나노 와이어 둘레에 제 2 질화물 반도체 물질로 이루어지는 이종접합층을 재성장시키는 단계가 선행하는 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법.
- 제7항에 있어서,
상기 제 2 질화물 반도체 물질은 AlGaN 또는 AIN인 올 어라운드 게이트 구조를 갖는 질화물 반도체 제조방법.
- 제 1 질화물 반도체 물질로 이루어지고, 중앙에 하부가 식각되어 기판 하부로부터 이격된 나노 와이어가 형성되는 기판과;
상기 기판의 상부 일측에 형성된 소스전극 및 드레인 전극과;
상기 나노 와이어를 둘러싸도록 형성되는 게이트 단자를 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체.
- 제 9 항에 있어서,
상기 게이트 단자는 상기 나노 와이어를 둘러싸도록 형성되는 게이트 유전체층과 상기 게이트 유전체층을 둘러싸도록 형성되는 게이트 금속층을 포함하는 올 어라운드 게이트 구조를 갖는 질화물 반도체.
- 제 10 항에 있어서,
상기 기판에는 복수 개의 나노 와이어가 상호 이격형성되는 올 어라운드 게이트 구조를 갖는 질화물 반도체.
- 제 11 항에 있어서,
상기 게이트 금속층은 게이트 유전체층이 형성된 모든 나노 와이어 전체를 둘러싸도록 형성되는 올 어라운드 게이트 구조를 갖는 질화물 반도체.
- 제 11 항에 있어서,
상기 소스전극과 드레인 전극은 상기 나노 와이어의 배열방향을 따라 바 형태로 형성되는 올 어라운드 게이트 구조를 갖는 질화물 반도체.
- 제 9 항에 있어서,
상기 나노 와이어의 둘레에는 제 2 질화물 반도체 물질을 재성장시켜 이루어지는 이종접합층이 더 형성되는 올 어라운드 게이트 구조를 갖는 질화물 반도체.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140054322A KR20150127925A (ko) | 2014-05-07 | 2014-05-07 | 게이트 올 어라운드 구조를 이용한 질화물 반도체 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140054322A KR20150127925A (ko) | 2014-05-07 | 2014-05-07 | 게이트 올 어라운드 구조를 이용한 질화물 반도체 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150127925A true KR20150127925A (ko) | 2015-11-18 |
Family
ID=54838621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140054322A KR20150127925A (ko) | 2014-05-07 | 2014-05-07 | 게이트 올 어라운드 구조를 이용한 질화물 반도체 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20150127925A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101700244B1 (ko) | 2016-03-22 | 2017-01-26 | 한국생산기술연구원 | 코어-쉘 구조의 탄소나노튜브 채널 구조체의 제조방법 및 이에 의해 제조된 코어-쉘 구조의 탄소나노튜브 채널 구조제 및 이를 포함하는 탄소나노튜브 트랜지스터 |
| KR20180044794A (ko) * | 2016-10-24 | 2018-05-03 | 삼성전자주식회사 | 나노와이어 형 채널 영역이 적층된 전계 효과 트랜지스터 및 그 제조 방법 |
| KR20180050817A (ko) * | 2016-11-07 | 2018-05-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
-
2014
- 2014-05-07 KR KR1020140054322A patent/KR20150127925A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101700244B1 (ko) | 2016-03-22 | 2017-01-26 | 한국생산기술연구원 | 코어-쉘 구조의 탄소나노튜브 채널 구조체의 제조방법 및 이에 의해 제조된 코어-쉘 구조의 탄소나노튜브 채널 구조제 및 이를 포함하는 탄소나노튜브 트랜지스터 |
| KR20180044794A (ko) * | 2016-10-24 | 2018-05-03 | 삼성전자주식회사 | 나노와이어 형 채널 영역이 적층된 전계 효과 트랜지스터 및 그 제조 방법 |
| KR20180050817A (ko) * | 2016-11-07 | 2018-05-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9812540B2 (en) | Enhanced switch device and manufacturing method therefor | |
| US8431963B2 (en) | Field-effect transistor | |
| JP5668085B2 (ja) | セグメント化ゲートを有するパワートランジスタ | |
| EP2955755B1 (en) | Nitride high-voltage component and manufacturing method therefor | |
| US9112010B2 (en) | Nitride-based semiconductor device | |
| JP6321082B2 (ja) | ＧａＮ系ＨＥＭＴアクティブデバイスのためのリークバリヤ | |
| JP2006253559A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP7368535B2 (ja) | 窒化ガリウムデバイス、スイッチングパワートランジスタ、駆動回路、及び窒化ガリウムデバイス製造方法 | |
| JP2015122361A (ja) | 電界効果トランジスタ | |
| CN102201442B (zh) | 基于沟道阵列结构的异质结场效应晶体管 | |
| WO2019176434A1 (ja) | 半導体装置および半導体装置の製造方法、並びに電子機器 | |
| KR20150127925A (ko) | 게이트 올 어라운드 구조를 이용한 질화물 반도체 및 그 제조방법 | |
| US11682720B2 (en) | Switching transistor and semiconductor module to suppress signal distortion | |
| JP4843651B2 (ja) | 半導体装置 | |
| KR20190027700A (ko) | 전계효과 트랜지스터 | |
| US9450071B2 (en) | Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices | |
| JP2013016786A (ja) | パワー素子およびその製造方法 | |
| KR20160102792A (ko) | 반도체 소자 및 그의 제조방법 | |
| JP5629977B2 (ja) | 半導体装置及びその製造方法 | |
| CN109817711B (zh) | 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法 | |
| KR20130007051A (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| KR101745553B1 (ko) | 쇼트 채널 구조를 갖는 질화물 반도체 소자의 제조방법 | |
| KR101645228B1 (ko) | 나노와이어 구조의 질화물 반도체 소자 및 그 제조방법 | |
| TW201545346A (zh) | 半導體功率元件 | |
| KR101623381B1 (ko) | 질화물 반도체 소자 및 질화물 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |