KR101623381B1 - 질화물 반도체 소자 및 질화물 반도체 소자 제조 방법 - Google Patents

질화물 반도체 소자 및 질화물 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR101623381B1
KR101623381B1 KR1020140041583A KR20140041583A KR101623381B1 KR 101623381 B1 KR101623381 B1 KR 101623381B1 KR 1020140041583 A KR1020140041583 A KR 1020140041583A KR 20140041583 A KR20140041583 A KR 20140041583A KR 101623381 B1 KR101623381 B1 KR 101623381B1
Authority
KR
South Korea
Prior art keywords
layer
nitride layer
nitride
doping concentration
drain region
Prior art date
Application number
KR1020140041583A
Other languages
English (en)
Other versions
KR20150116568A (ko
Inventor
임기식
이정희
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020140041583A priority Critical patent/KR101623381B1/ko
Publication of KR20150116568A publication Critical patent/KR20150116568A/ko
Application granted granted Critical
Publication of KR101623381B1 publication Critical patent/KR101623381B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

질화물 반도체 소자 및 그의 제조 방법이 제공된다. 본 질화물 반도체 소자의 제조 방법은 기판상에 질화갈륨층을 성장시키고, 질화갈륨층상에 기설정된 도핑 농도를 갖는 제1 질화물층을 성장시키며, 제1 질화물층을 식각하여 질화갈륨층상에 소스 영역, 드레인 영역 및 소스 영역과 드레인 영역 사이를 연결하는 핀 모양 채널층을 형성하고, 소스 영역 및 드레인 영역의 도핑 농도를 높이며, 채널층을 감싸는 절연층을 형성하고, 소스 영역 및 드레인 영역에 제1 전극 및 제2 전극을 형성하고, 절연층을 감싸는 제3 전극을 형성한다.

Description

질화물 반도체 소자 및 질화물 반도체 소자 제조 방법{NITRIDE SEMICONDUCTOR AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 질화물 반도체 소자 및 질화물 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는 소스 및 드레인 영역에서 채널층에 비해 높은 도핑 농도를 갖는 질화물 반도체 소자 및 그의 제조 방법에 관한 것이다.
일반적으로 실리콘(Si) 및 비소화갈륨(GaAs)이 산화물 반도체로서 저전력 및 저주파수에 적용하기 위한 반도체 소자에 사용된다. 그러나 위의 반도체 재료는 좁은 밴드갭(bandgap) 및 낮은 항복 전압 때문에 고전력, 고주파 소자로는 이용되지 못하였다. 최근 정보통신기술의 급격한 발달로 인하여 초고속, 대용량의 신호 전송을 위한 통신 기술이 급속도로 발전되고 있다. 특히 무선통신기술에서 스마트폰, 위성통신, 통신용 중계기 등의 수요가 확대됨에 따라 고전력, 고주파 소자에 대한 요구가 증가하고 있다.
이에 따라 3족 질화물과 같은 넓은 밴드갭을 갖는 반도체 재료가 주목받고 있다. 특히, 질화갈륨(GaN)계 질화물 반도체는 실리콘(Si) 및 비소화갈륨(GaAs)에 비하여 밴드갭이 넓고, 높은 전계 항복전압 강도(electric field breakdown strength) 및 전자 포화 속도(electron saturation velocity)를 갖는다.
반도체 소자에서는 게이트 전압이 걸리지 않은 상태에서 전류가 흐르지 않는 노말리 오프(normally off) 특성이 요구된다. 채널층이 완전 공핍(fully-depletion)되어야 반도체 소자가 노말리 오프(normally off) 특성을 갖게 된다. 질화물 반도체 소자에서 채널층의 농도를 높게 하면, 채널층이 완전 공핍(fully-depletion)하기 위한 핀의 크기는 50nm 이하로 작아진다. 따라서, 반도체 제조 공정이 매우 어려워진다. 반대로, 채널층의 농도를 낮게 하면, 소스 영역 및 드레인 영역의 저항이 높아져서 소자의 특성이 나빠지는 문제점이 있었다.
또한, 평면 트랜지스터 구조를 갖고 있는 반도체 소자가 점점 축소되면서, 채널의 전위가 게이트뿐만 아니라 드레인에 의해서도 제어되어 소자가 꺼진 상태에서도 소스와 드레인 사이로 누설전류가 크게 흐르는 현상인 단채널 효과(short channel effect)가 증가하게 되었다. 따라서, 트랜지스터의 온-전류(on-current), 오프-전류(off-current), 서브문턱전압 스윙(subthreshold swing), 드레인 기인 배리어 강하(DIBL, drain-induced barrier lowering) 등의 특성에서 한계를 들어내고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 채널층의 도핑 농도는 낮게 하고 소스 및 드레인 영역에서의 도핑 농도는 높게 하여, 핀 두께를 충분히 두껍게 하면서도, 노말리 오프(normally off) 특성을 갖고, 소스 및 드레인 영역에서 저항이 낮은 질화물 반도체 소자 및 그의 제조 방법을 제공함에 있다. 또한, 본 발명의 목적은 채널층을 핀 모양으로 구성하여 평면 트랜지스터 구조의 한계를 극복하는 질화물 반도체 소자 및 그의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른, 질화물 반도체 소자의 제조 방법은, 기판상에 질화갈륨층을 성장시키는 단계; 상기 질화갈륨층상에 기설정된 도핑 농도를 갖는 제1 질화물층을 성장시키는 단계; 상기 제1 질화물층을 식각하여 상기 질화갈륨층상에 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이를 연결하는 핀 모양 채널층을 형성하는 단계; 상기 소스 영역 및 드레인 영역의 도핑 농도를 높이는 단계; 상기 채널층을 감싸는 절연층을 형성하는 단계; 및 상기 소스 영역 및 드레인 영역에 제1 전극 및 제2 전극을 형성하고, 상기 절연층을 감싸는 제3 전극을 형성하는 단계;를 포함한다.
그리고, 상기 도핑 농도를 높이는 단계는, 상기 소스 영역 및 드레인 영역에 존재하는 상기 제1 질화물층을 모두 식각하고, 상기 기설정된 도핑 농도보다 고농도로 도핑된 제2 질화물층을 성장시켜 상기 소스 영역 및 드레인 영역을 형성할 수 있다.
또한, 상기 도핑 농도를 높이는 단계는, 상기 소스 영역 및 드레인 영역에 존재하는 상기 제1 질화물층에 실리콘 임플렌테이션(Si-implantation)을 할 수 있다.
그리고, 상기 질화물층은 GaN, AlGaN, InGaN 중 어느 하나로 형성할 수 있다.
또한, 상기 질화갈륨층은 상기 질화물층보다 고저항이고, 상기 기설정된 도핑 농도는 5×1016 atom/cm3 내지 5×1017atom/cm3 사이의 값으로 할 수 있다.
한편, 상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른, 질화물 반도체 소자의 제조 방법은, 기판상에 질화갈륨층을 성장시키는 단계; 상기 질화갈륨층상에 기설정된 도핑 농도를 갖는 제1 질화물층을 성장시키는 단계; 상기 제1 질화물층상에 상기 기설정된 도핑 농도보다 고농도로 도핑된 제2 질화물층을 성장시키는 단계; 상기 제1 및 제2 질화물층을 식각하여 상기 질화갈륨층상에 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이를 연결하는 핀 모양 채널층을 형성하는 단계; 상기 채널층을 감싸는 절연층을 형성하는 단계; 및 상기 소스 영역 및 드레인 영역에 제1 전극 및 제2 전극을 형성하고, 상기 절연층을 감싸는 제3 전극을 형성하는 단계;를 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른, 질화물 반도체 소자는, 기판상에 형성된 질화갈륨층; 상기 질화갈륨층상에 기설정된 도핑 농도를 갖는 제1 질화물로 형성된 핀 모양의 채널층; 상기 질화갈륨층상에 기설정된 도핑 농도보다 고농도인 제2 질화물로 형성되고, 상기 채널층으로 연결된 소스 영역 및 드레인 영역; 상기 채널층을 감싸는 절연층; 상기 소스 영역 및 상기 드레인 영역에 형성된 제1 전극 및 제2 전극; 및 상기 절연층을 감싸는 제3 전극;을 포함한다.
또한, 상기 질화물층은 GaN, AlGaN, InGaN 중 어느 하나로 형성될 수 있다.
그리고, 상기 질화갈륨층은 상기 질화물층보다 고저항이고, 상기 기설정된 도핑 농도는 5×1016 atom/cm3 내지 5×1017atom/cm3 사이의 값으로 할 수 있다.
도 1은 본 발명의 일 실시 예에 따른, 기판, 질화갈륨층 및 제1 질화물층이 형성된 것을 설명하기 위한 도면,
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른, 소스 영역 및 드레인 영역의 식각 및 재성장을 통한 질화물 반도체 제조 방법을 설명하기 위한 도면,
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따른, 실리콘 임플렌테이션(Si-implantation)을 이용한 질화물 반도체 제조 방법을 설명하기 위한 도면,
도 4a 내지 도 4c는 본 발명의 일 실시 예에 따른, 제2 질화물층을 추가로 성장시키는 것을 통한 질화물 반도체 제조 방법을 설명하기 위한 도면,
도 5 및 도 6은 본 발명의 다양한 실시 예에 따른, 질화물 반도체 제조 방법을 설명하기 위한 흐름도이다.
이하에서는 도면을 참조하여 본 발명에 대해 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시 예에 따른, 기판(100), 질화갈륨층(200) 및 제1 질화물층(300)이 형성된 것을 설명하기 위한 도면이다. 도 1을 참조하면, 기판(100) 위에서 질화갈륨층(200)이 성장되고, 제1 질화물층(300)이 질화갈륨층(200) 위에서 성장된다.
기판(100)은 실리콘, 사파이어, SiC 및 질화갈륨(Gallium Nitride) 중 하나일 수 있다. 기판(100)에 이용되는 물질은 벌크 형태로 기판(100)으로 구현될 수 있다.
기판(100)이 마련되면, 기판(100) 위에 질화갈륨층(200)이 형성될 수 있다. 기판(100)상에 제1 질화물층(300)을 곧바로 성장할 수 없기 때문에, 버퍼층으로 질화갈륨층(200)을 형성하는 것이 필요하다. 질화갈륨층(200)의 성장은 CVD(Chemical Vapor Deposition), MOCVD(Metal Organic Chemical Vapor Deposition) 등을 통하여 이루어질 수 있다. 질화갈륨층(200)은 제1 질화물층(300)에 비하여 저항 값이 높은 것을 특징으로 한다. 고저항 질화갈륨층(200)은 일반적으로 1010Ω 정도의 저항 값을 갖는다. 질화물층에서 구현되는 전자소자에서 전류가 기판(100) 쪽으로 누설되는 현상이 leakage pass이다. 질화갈륨층(200)은 고저항 특성을 통해 누설 전류가 흐르지 못하도록 하여 leakage pass를 방지하는 기능을 수행한다. 특별히, 질화갈륨층(200)을 사용하는 이유는 같은 질화물계의 물질을 사용할 경우 발생하는 이점 때문이다. 같은 질화물계의 물질을 버퍼층으로 사용할 경우, 버퍼층 위에서 성장되는 질화물층이 적은 결함을 가질 수 있게 된다. 질화물층에 존재하는 결함이 적을수록, 반도체 소자를 제작하는데 유리해진다. 본 발명의 일 실시 예에서는 질화갈륨층(200)을 버퍼층으로 상정하여 설명하였으나, 버퍼층이 반드시 질화갈륨으로만 형성되어야 하는 것은 아니며, AlGaN(Aluminium Gallium Nitride), InGaN(Indium Gallium Nitride) 등 다른 종류의 질화물이 버퍼층의 재료가 될 수 있다.
제1 질화물층(300)은 질화갈륨층(200) 위에서 성장된다. 제1 질화물층(300)은 식각되어 반도체 소자의 채널층 등을 형성하게 되는 부분이다. 본 발명의 일 실시 예에 따르면, 제1 질화물층(300)은 기설정된 도핑 농도를 갖는다. 예를 들어, 제1 질화물층(300)에 도핑을 하지 않을 경우, 제1 질화물층(300)의 도핑 농도는 5×1016 atom/cm3이 된다. 다른 예로, 제1 질화물층(300)을 저농도로 도핑하여, 제1 질화물층(300)의 도핑 농도가 5×1017 atom/cm3이 될 수 있다. 채널층의 도핑 농도를 낮게 하면, 완전 공핍(fully-depletion)되는 핀의 두께가 넓어진다. 반도체 소자에서는 게이트 전압이 걸리지 않은 상태에서 전류가 흐르지 않는 노말리 오프(normally off) 특성이 요구된다. 채널층이 완전 공핍(fully-depletion)되어야 반도체 소자가 노말리 오프(normally off) 특성을 갖게 된다. 따라서, 채널층의 도핑 농도를 낮춤으로써, 채널층의 핀의 두께를 넓게 하면서도 반도체 소자가 노말리 오프(normally off) 특성을 갖도록 할 수 있다. 제1 질화물층(300)은 GaN(Gallium Nitride), AlGaN, InGaN 등 3족 질화물로 이루어질 수 있다.
제1 질화물층(300)을 식각하여 핀 모양의 채널층, 소스 영역 및 드레인 영역이 형성된다. 채널층을 핀 모양으로 만드는 것은 finFET 소자로도 제조될 수 있기 때문이며, 물고기의 지느러미 모양이라 하여 핀(fin)이라고 불린다. 포토 레지스트 방식에 의한 식각을 위하여, 포토 레지스트 막이 제1 질화물층(300)상에 형성될 수 있다. 형성된 포토 레지스트 막의 일 영역에 대응하는 부분 상에 마스크를 형성시킨 후, 제1 질화물층(300)이 노광 된다. 노광에 의하여 제1 질화물층(300)의 일 영역 외의 나머지 부분이 노출되면, 노출된 제1 질화물층(300)은 건식 또는 습식 식각을 통하여 식각된다. 반드시 포토 레지스트 방식에 의한 식각이 이루어질 필요성은 없으며, E-beam 리소그래피 공정 등 다른 식각 방법이 사용될 수 있다. 다만, E-beam 리소그래피 공정의 경우에 50nm 이하로도 얇게 식각할 수 있다는 장점이 있으나, 비용이 비싸고, 대량생산에 적용하기 어렵다는 단점이 존재한다. 본 발명의 효과 중 하나인 채널층의 핀의 두께를 두껍게 할 수 있다는 점은 고비용의 E-beam 리소그래피 공정을 사용하지 않고도 반도체 소자를 제조할 수 있다는 장점을 제공한다.
일반적으로, 채널층의 핀의 두께가 얇아야 게이트 전압에 의해 완전 공핍(fully-depletion) 상태가 되어 전류가 흐르지 않고, 높은 게이트 전압을 걸어야 전류가 누적되어 흐르는 노말리 오프(normally off) 상태가 된다. 채널층의 핀의 두께를 넓게 형성하여도 노말리 오프(normally off) 특성을 갖을 수 있다면, 공정이 보다 단순하고 저렴한 포토 레지스트 방식으로 채널층이 형성될 수 있다. 예를 들어, 채널층의 도핑 농도가 5×1018 atom/cm3인 경우에는 완전 공핍(fully-depletion)되는 핀의 두께는 50nm인데 비하여, 미도핑 상태인 5×1016 atom/cm3인 경우에는 핀의 두께를 100nm이상으로 형성하여도 완전 공핍(fully-depletion) 조건이 만족 된다. 따라서, 반도체 소자 제조에 있어 보다 저렴하고 편리하게 노말리 오프(normally off) 특성을 갖는 반도체 소자가 제조될 수 있다.
제1 질화물층(300)이 식각된 다음에는 소스 영역 및 드레인 영역의 도핑 농도를 높이기 위한 제조 단계가 진행된다. 상기 설명한 바와 같이 채널층의 도핑 농도를 낮출 경우에는, 소스 영역 및 드레인 영역의 저항이 높아져서 소자의 특성이 나빠지게 된다. 소자의 특성이 나빠지는 단점을 극복하기 위하여, 소스 영역 및 드레인 영역에만 선택적으로 도핑 농도를 높이는 방법이 추가로 제공되어야 한다. 본 발명의 다양한 실시 예로는, 소스 및 드레인 영역의 제1 질화물층(300)을 식각하고 제2 질화물층(400)을 재성장 시키는 방법, 소스 및 드레인 영역의 제1 질화물층(300)에 실리콘 임플렌테이션(Si-implantation)을 하여 제2 질화물층(400)과 같이 만드는 방법, 제1 질화물층(300) 상에 제2 질화물층(400)을 전체적으로 성장시키고 소스 및 드레인 영역 부분에만 제2 질화물층(400)을 남기는 방법이 제공된다. 각 실시 예의 구체적인 방법에 대하여는 아래에서 설명하기로 한다.
채널층을 감싸는 절연층이 형성된다. 절연층은 옥사이드를 증착하는 방식으로 형성된다. 이때 옥사이드는 Al2O3, SiO2, Si3N4, HfO2 등의 절연체 물질이 될 수 있으며, 증착되는 옥사이드의 두께는 20nm가 적정하나 경우에 따라서 높은 문턱 전압을 얻는 등의 다른 특성을 가지기 위하여 다른 두께로 증착할 수도 있다.
소스 영역 및 드레인 영역에 금속 물질을 가지고 열처리하는 방식 등으로 제1 전극 및 제2 전극이 형성된다. 또한, 절연층을 감싸는 제3 전극(500)이 형성된다. 이와 같은 제3 전극(500)은 게이트 전극으로써, 소스 및 드레인 영역에 형성된 제1 및 제2 전극과 함께 FET(Field Effect Transistor) 소자를 형성하게 된다. 채널층이 핀 모양을 갖는 경우에는 finFET으로 구현될 수 있다. finFET은 평면형 트랜지스터를 대체할 차세대 입체형 트랜지스터이다. finFET은 그 형태가 물고기 지느러미 모양으로 핀(fin)이라는 접두사에 FET(Field Effect Transistor)가 붙어 명명된 것이다. finFET은 기존 평면형 트랜지스터가 한 면만을 통하여 전류를 통과시켰다면, 기본적으로 3면을 통하여 전류를 통과시킨다. 또한 4면을 모두 사용하는 finFET 구조도 만들 수 있으며, 이러한 경우를 gate all-around라고 한다. 이와 같은 특성에 의하여, finFET은 기존의 평면형 FET에 비하여 더 낮은 전력 소모에서 더 좋은 성능을 구현할 수 있게 된다.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른, 소스 영역 및 드레인 영역의 식각 및 재성장을 통한 질화물 반도체 제조 방법을 설명하기 위한 도면이다.
본 발명의 일 실시 예에 따를 때, 질화물 반도체는 제1 질화물층(300)을 식각하여 핀 모양의 채널층을 형성하고, 소스 및 드레인 영역에 제1 질화물층(300)에 비해 고농도로 도핑된 제2 질화물층(400)을 성장시키며, 채널층을 감싸는 절연층을 형성하고, 소스 및 드레인 영역에 제1 및 제2 전극을 형성하며, 채널층을 감싼 절연층 상에 제3 전극(500)을 형성하는 방법으로 제조된다.
구체적으로, 도 2a에 도시된 바에 따라, 제1 질화물층(300)을 식각하여 핀 모양의 채널층이 형성된다. 이때, 소스 및 드레인 영역에 해당하는 제1 질화물층(300) 부분은 전부 식각된다. 따라서, 채널층에만 미도핑 또는 저농도로 도핑된 제1 질화물층(300)이 남게 된다. 그 후, 도 2b에 도시된 바와 같이, 소스 및 드레인 영역에 고농도로 도핑된 제2 질화물층(400)을 성장시킴으로써, 소스 및 드레인 영역의 도핑 농도가 제1 질화물층(300)의 도핑 농도에 비하여 높게 된다. 그런 후, 도 2c에 도시된 바와 같이, 제1 질화물층(300)에 형성된 채널층을 감싸는 절연층을 형성하고, 제2 질화물층(400)에 형성된 소스 및 드레인 영역에 제1 및 제2 전극을 형성하며, 채널층을 감싼 절연층 상에 제3 전극(500)을 형성하여 반도체 소자를 제조할 수 있다. 따라서, 채널층에서는 도핑 농도가 낮고 소스 및 드레인 영역에서는 도핑 농도가 높은 반도체 소자를 제조할 수 있게 된다.
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따른, 실리콘 임플렌테이션(Si-implantation)을 이용한 질화물 반도체 제조 방법을 설명하기 위한 도면이다.
본 발명의 일 실시 예에 따를 때, 질화물 반도체는 제1 질화물층(300)을 식각하여 핀 모양의 채널층을 형성하고, 소스 및 드레인 영역에 실리콘 임플렌테이션(Si-implantation)을 통하여 제1 질화물층(300)의 다른 영역에 비해 도핑 농도를 높여 제2 질화물층(400)과 같게 만들며, 채널층을 감싸는 절연층을 형성하고, 소스 및 드레인 영역에 제1 및 제2 전극을 형성하며, 채널층을 감싼 절연층 상에 제3 전극(500)을 형성하는 방법으로 제조된다.
구체적으로, 도 3a에 도시된 바에 따라, 제1 질화물층(300)을 식각하여 핀 모양의 채널층이 형성되고, 소스 및 드레인 영역도 제1 질화물층(300)으로 이루어진다. 이후 도 3b에 도시된 바와 같이, 소스 및 드레인 영역의 도핑 농도를 제1 질화물층(300)의 다른 영역의 도핑 농도보다 높이기 위하여, 실리콘 임플렌테이션(Si-implantation) 공정이 수행된다. 실리콘 임플렌테이션(Si-implantation) 공정이란 질화물의 n-type 도펀트(dopant)인 실리콘 이온을 주입한 후 열처리하는 공정을 말한다. n-type 도펀트(dopant)가 추가로 공급되기 때문에 도핑 농도가 달라져서, 실리콘 임플렌테이션(Si-implantation)을 수행한 영역은 더 이상 제1 질화물층(300)이라고 볼 수 없다. 이 공정을 통하여 제1 질화물층(300)의 특정 영역의 도핑 농도를 높여 제2 질화물층(400)과 같도록 한다. 이후, 도 3c에 도시된 것과 같이, 제1 질화물층(300)에 형성된 채널층을 감싸는 절연층을 형성하고, 실리콘 임플렌테이션 처리를 한 소스 및 드레인 영역에 제1 및 제2 전극을 형성하며, 채널층을 감싼 절연층 상에 제3 전극(500)을 형성하여 반도체 소자를 제조할 수 있다. 이러한 제조 방법을 통하여, 채널층에서는 도핑 농도가 낮고 소스 및 드레인 영역에서는 도핑 농도가 높은 반도체 소자를 제조할 수 있게 된다.
도 4a 내지 도 4c는 본 발명의 일 실시 예에 따른, 제2 질화물층(400)을 추가로 성장시키는 것을 통한 질화물 반도체 제조 방법을 설명하기 위한 도면이다.
본 발명의 일 실시 예에 따를 때, 질화물 반도체는 기판(100)상에 질화갈륨층(200)을 성장시키고, 질화갈륨층(200)상에 기설정된 도핑 농도를 갖는 제1 질화물층(300)을 성장시키며, 제1 질화물층(300)상에 기설정된 도핑 농도보다 고농도로 도핑된 제2 질화물층(400)을 성장시키고, 제1 질화물층(300) 및 제2 질화물층(400)을 식각하여 질화갈륨층(200)상에 소스 영역, 드레인 영역 및 소스 영역과 드레인 영역 사이를 연결하는 핀 모양 채널층을 형성하며, 채널층을 감싸는 절연층을 형성하고, 소스 영역 및 드레인 영역에 제1 전극 및 제2 전극을 형성하고, 절연층을 감싸는 제3 전극(500)을 형성하는 방법으로 제조된다.
구체적으로, 도 4a에 도시된 바에 따라, 제1 질화물층(300) 상에 제1 질화물층(300)에 비하여 높은 도핑 농도를 갖는 제2 질화물층(400)이 성장된다. 따라서, 소스 및 드레인 영역에는 도핑 농도가 높은 제2 질화물층(400)이 존재하게 된다. 그 후, 도 4b에 도시된 바와 같이, 채널층 영역에서는 제2 질화물층(400) 전 영역과 제1 질화물층(300)의 일부 영역을 식각시켜 핀 모양의 채널층이 형성되도록 한다. 이후, 도 4c에 도시된 것과 같이, 제1 질화물층(300)에 형성된 채널층을 감싸는 절연층을 형성하고, 제2 질화물층(400)에 형성된 소스 및 드레인 영역에 제1 및 제2 전극을 형성하며, 채널층을 감싼 절연층 상에 제3 전극(500)을 형성하여 반도체 소자를 제조할 수 있다. 이와 같은 방법을 통하여, 채널층의 도핑 농도는 낮고, 소스 및 드레인 영역의 도핑 농도는 높은 반도체 소자가 제작될 수 있다.
본 발명의 일 실시 예에 따르면, 질화물 반도체 소자는 기판(100)상에 형성된 질화갈륨층(200), 질화갈륨층(200)상에 기설정된 도핑 농도를 갖는 제1 질화물(300)로 형성된 핀 모양의 채널층, 질화갈륨층(200)상에 기설정된 도핑 농도보다 고농도인 제2 질화물(400)로 형성되고 채널층으로 연결된 소스 영역 및 드레인 영역, 채널층을 감싸는 절연층, 소스 및 드레인 영역에 형성된 제1 전극 및 제2 전극 및 절연층을 감싸는 제3 전극(500)을 포함할 수 있다. 이러한 반도체 소자는 상기 제조 방법들에 의하여 도 2c, 도 3c 및 도 4c와 같은 형태로 구성될 수 있다. 하지만, 이는 본 발명의 다양한 실시 예에 불과할 뿐 이와 같은 제조 방법을 통하여 제조된 질화물 반도체에 한정되는 것은 아니다. 또한, 질화물 반도체 소자의 질화물층은 GaN, AlGaN, InGaN 중 어느 하나로 형성될 수 있다. 다른 예에서, 질화물 반도체 소자의 질화갈륨층(200)은 질화물층보다 고저항이고, 기설정된 도핑 농도는 5×1016 atom/cm3 내지 5×1017atom/cm3 사이의 값을 가질 수 있다.
도 5는 본 발명의 일 실시 예에 따른, 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다. 우선, 기판상에 질화갈륨층을 성장시킨다(S510). 질화갈륨층은 고저항 특성을 갖는 것을 사용하여 절연 효과를 갖도록 할 수 있다. 이는 기판 쪽으로 누설 전류가 생기는 것을 방지하기 위함이다. 그리고, 질화갈륨층상에 기설정된 도핑 농도를 갖는 제1 질화물층을 성장시킨다(S520). 제1 질화물층은 충분히 넓은 두께의 핀 모양 채널층을 형성하기 위하여 미도핑 또는 저농도의 도핑 처리가 된 것일 수 있다. 또한, 제1 질화물층을 식각하여 질화갈륨층상에 소스 영역, 드레인 영역 및 소스 영역과 드레인 영역 사이를 연결하는 핀 모양 채널층을 형성한다(S530). 그리고, 소스 영역 및 드레인 영역의 도핑 농도를 높이는 공정을 수행한다(S540). 소스 및 드레인 영역의 도핑 농도가 채널층과 같이 낮은 경우, 저항 값이 높아져 소자 특성에 문제가 생길 수 있다. 따라서, 소스 및 드레인 영역의 도핑 농도를 높여주는 공정을 수행하게 된다. 예를 들어, 소스 영역 및 드레인 영역의 도핑 농도를 높이기 위하여, 소스 및 드레인 영역에 존재하는 제1 질화물층을 모두 식각하고, 도핑 농도가 제1 질화물층에 비해 높은 제2 질화물층을 재성장 시키는 방법이 있다. 다른 예로, 소스 영역 및 드레인 영역의 일 부분에 실리콘 임플렌테이션(Si-implantation) 공정을 수행하여 도핑 농도를 높이는 방법이 있을 수 있다. 이후, 채널층을 감싸는 절연층을 형성하고(S550), 소스 영역 및 드레인 영역에 제1 전극 및 제2 전극을 형성하며(S560), 절연층을 감싸는 제3 전극을 형성하여(S570) 반도체 소자를 제조한다.
도 6은 본 발명의 다른 실시 예에 따른, 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다. 우선, 기판상에 질화갈륨층을 성장시킨다(S610). 질화갈륨층은 기판 쪽으로 흐르는 누설전류를 방지하기 위하여 고저항 특성을 갖을 수 있다. 그리고, 질화갈륨층상에 기설정된 도핑 농도를 갖는 제1 질화물층을 성장시킨다(S620). 또한, 제1 질화물층상에 기설정된 도핑 농도보다 고농도로 도핑된 제2 질화물층을 성장시킨다(S630). 채널층의 도핑 농도와 소스 및 드레인 영역의 도핑 농도를 다르게 하기 위하여, 서로 도핑 농도가 다른 제1 및 제2 질화물층을 차례로 성장시킨다. 제1 및 제2 질화물층을 식각하여 상기 질화갈륨층상에 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이를 연결하는 핀 모양 채널층을 형성한다(S640). 채널층 영역에서는 제2 질화물층은 모두 식각되고, 제1 질화물층은 핀 모양의 채널층을 남기고 식각된다. 소스 및 드레인 영역에서는 제2 질화물층을 식각하지 않고 남겨두어 고농도의 도핑 특성을 갖도록 한다. 이후, 채널층을 감싸는 절연층을 형성하고(S650), 소스 영역 및 드레인 영역에 제1 전극 및 제2 전극을 형성하며(S660), 절연층을 감싸는 제3 전극을 형성하여(S670) 반도체 소자를 제조한다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.
100: 기판 200: 질화갈륨층
300: 제1 질화물층 400: 제2 질화물층
500: 제3 전극

Claims (9)

  1. 질화물 반도체 소자의 제조 방법에 있어서,
    기판상에 질화갈륨층을 성장시키는 단계;
    상기 질화갈륨층상에 기설정된 도핑 농도를 갖는 제1 질화물층을 성장시키는 단계;
    상기 제1 질화물층을 식각하여 상기 질화갈륨층상에 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이를 연결하는 핀 모양 채널층을 형성하는 단계;
    상기 소스 영역 및 드레인 영역의 도핑 농도를 높이는 단계;
    상기 채널층을 감싸는 절연층을 형성하는 단계; 및
    상기 소스 영역 및 드레인 영역에 제1 전극 및 제2 전극을 형성하고, 상기 절연층을 감싸는 제3 전극을 형성하는 단계;를 포함하고,
    상기 도핑 농도를 높이는 단계는,
    상기 소스 영역 및 드레인 영역에 존재하는 상기 제1 질화물층을 모두 식각하고, 상기 기설정된 도핑 농도보다 고농도로 도핑된 제2 질화물층을 성장시켜 상기 소스 영역 및 드레인 영역을 형성하는 것을 특징으로 하는 제조 방법.
  2. 삭제
  3. 질화물 반도체 소자의 제조 방법에 있어서,
    기판상에 질화갈륨층을 성장시키는 단계;
    상기 질화갈륨층상에 기설정된 도핑 농도를 갖는 제1 질화물층을 성장시키는 단계;
    상기 제1 질화물층을 식각하여 상기 질화갈륨층상에 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이를 연결하는 핀 모양 채널층을 형성하는 단계;
    상기 소스 영역 및 드레인 영역의 도핑 농도를 높이는 단계;
    상기 채널층을 감싸는 절연층을 형성하는 단계; 및
    상기 소스 영역 및 드레인 영역에 제1 전극 및 제2 전극을 형성하고, 상기 절연층을 감싸는 제3 전극을 형성하는 단계;를 포함하고,
    상기 도핑 농도를 높이는 단계는,
    식각 및 재성장 과정 없이 상기 소스 영역 및 드레인 영역에 존재하는 상기 제1 질화물층에 실리콘 임플렌테이션(Si-implantation)을 하여 도핑 농도를 높이는 것을 특징으로 하는 제조 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 제1 질화물층은 GaN, AlGaN, InGaN 중 어느 하나로 형성된 것을 특징으로 하는 제조 방법.
  5. 제1항 또는 제3항에 있어서,
    상기 질화갈륨층은 상기 제1 질화물층보다 고저항이고,
    상기 기설정된 도핑 농도는 5×1016 atom/cm3 내지 5×1017atom/cm3 사이의 값인 것을 특징으로 하는 제조 방법.
  6. 삭제
  7. 질화물 반도체 소자에 있어서,
    기판상에 형성된 질화갈륨층;
    상기 질화갈륨층상에 기설정된 도핑 농도를 갖는 제1 질화물로 형성된 핀 모양의 채널층;
    상기 질화갈륨층상에 기설정된 도핑 농도보다 고농도인 제2 질화물로 형성되고, 상기 채널층으로 연결된 소스 영역 및 드레인 영역;
    상기 채널층을 감싸는 절연층;
    상기 소스 영역 및 상기 드레인 영역에 형성된 제1 전극 및 제2 전극; 및
    상기 절연층을 감싸는 제3 전극;을 포함하고,
    상기 소스 영역 및 드레인 영역은,
    상기 제1 질화물로 형성되었다가, 상기 소스 영역 및 드레인 영역에 존재하는 상기 제1 질화물을 모두 식각하고, 상기 제2 질화물을 성장시켜 상기 소스 영역 및 드레인 영역을 형성하는 반도체 소자.
  8. 제7항에 있어서,
    상기 제1 및 제2 질화물은 GaN, AlGaN, InGaN 중 어느 하나인 것을 특징으로 하는 반도체 소자.
  9. 제7항에 있어서,
    상기 질화갈륨층은 상기 제1 및 제2 질화물보다 고저항이고,
    상기 기설정된 도핑 농도는 5×1016 atom/cm3 내지 5×1017atom/cm3 사이의 값인 것을 특징으로 하는 반도체 소자.
KR1020140041583A 2014-04-08 2014-04-08 질화물 반도체 소자 및 질화물 반도체 소자 제조 방법 KR101623381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140041583A KR101623381B1 (ko) 2014-04-08 2014-04-08 질화물 반도체 소자 및 질화물 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140041583A KR101623381B1 (ko) 2014-04-08 2014-04-08 질화물 반도체 소자 및 질화물 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20150116568A KR20150116568A (ko) 2015-10-16
KR101623381B1 true KR101623381B1 (ko) 2016-05-23

Family

ID=54365569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140041583A KR101623381B1 (ko) 2014-04-08 2014-04-08 질화물 반도체 소자 및 질화물 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR101623381B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10944006B2 (en) 2016-03-30 2021-03-09 Intel Corporation Geometry tuning of fin based transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197129A1 (en) * 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
JP2009212291A (ja) * 2008-03-04 2009-09-17 Toyota Motor Corp 半導体装置とその製造方法
US20110223735A1 (en) * 2007-10-16 2011-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing Resistance in Source and Drain Regions of FinFETs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197129A1 (en) * 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
US20110223735A1 (en) * 2007-10-16 2011-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing Resistance in Source and Drain Regions of FinFETs
JP2009212291A (ja) * 2008-03-04 2009-09-17 Toyota Motor Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
KR20150116568A (ko) 2015-10-16

Similar Documents

Publication Publication Date Title
US11715774B2 (en) Vertical gallium oxide (GA2O3) power FETs
TWI695507B (zh) 結晶多奈米片iii-v族通道場效電晶體及其製造方法
US9590085B2 (en) Method and structure for III-V FinFET
TWI642181B (zh) Iii-v族環繞式閘極半導體元件及其製造方法
US9698262B2 (en) Vertical fin field-effect semiconductor device
KR100696197B1 (ko) 실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법
US9293324B2 (en) Methods of forming semiconductor devices including an electrically-decoupled fin
US10096711B2 (en) Silicon-containing, tunneling field-effect transistor including III-N source
TWI501354B (zh) 半導體基板、絕緣閘極型場效電晶體及半導體基板之製造方法
JP2007123880A (ja) 電界効果トランジスタ（ｆｅｔ）およびその製造方法（高性能および低リーク電界効果トランジスタを製造するための構造および方法）
US9190328B2 (en) Formation of fins having different heights in fin field effect transistors
KR101623381B1 (ko) 질화물 반도체 소자 및 질화물 반도체 소자 제조 방법
CN112216741A (zh) 高电子迁移率晶体管的绝缘结构以及其制作方法
JP7450719B2 (ja) Ｉｉｉ族窒化物半導体集積回路構造、その製造方法および使用
JP2008235465A (ja) 電界効果型トランジスタ
US20230103393A1 (en) Semiconductor Device and Manufacturing Method Thereof
CN109888009B (zh) 具有AlGaN/GaN异质结的横向晶体管及其制作方法
KR101668442B1 (ko) 반도체 소자 제조방법
CN110808212B (zh) 氧化镓场效应晶体管及其制备方法
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
KR20120031604A (ko) 반도체 소자 및 그 제작 방법
KR101678874B1 (ko) 반도체 소자 제조방법
CN111048586B (zh) 半导体器件及其制备方法
JP5505697B2 (ja) 半導体装置およびその作製法
CN117855266A (zh) 一种具有低欧姆接触电阻率的GaN基HEMT器件及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4