CN113451396B - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN113451396B
CN113451396B CN202010218154.3A CN202010218154A CN113451396B CN 113451396 B CN113451396 B CN 113451396B CN 202010218154 A CN202010218154 A CN 202010218154A CN 113451396 B CN113451396 B CN 113451396B
Authority
CN
China
Prior art keywords
curve
semiconductor device
source
electrode
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010218154.3A
Other languages
English (en)
Other versions
CN113451396A (zh
Inventor
张乃千
裴轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN202010218154.3A priority Critical patent/CN113451396B/zh
Priority to JP2022537247A priority patent/JP2023506525A/ja
Priority to US17/912,796 priority patent/US20230178616A1/en
Priority to PCT/CN2021/082675 priority patent/WO2021190548A1/zh
Publication of CN113451396A publication Critical patent/CN113451396A/zh
Application granted granted Critical
Publication of CN113451396B publication Critical patent/CN113451396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种半导体器件及其制备方法，半导体器件包括有源区和无源区；半导体器件还包括衬底、多层半导体层、源极、栅极和漏极，栅极位于源极和漏极之间；沿第一方向，栅极依次包括第一端部、中间部和第二端部，中间部、源极和漏极均位于有源区，第一端部和/或第二端部延伸至无源区；沿第二方向，至少位于无源区的第一端部和/或第二端部的延伸宽度大于中间部的延伸宽度。采用上述技术方案，通过设置至少位于无源区的第一端部和/或第二端部的延伸宽度较大，保证源漏两端拐角之间的栅极因光的衍射畸变较小或者不发生畸变，保证栅极结构稳定，性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定。

Description

一种半导体器件及其制备方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
半导体材料氮化镓(GaN)由于具有禁带宽度大、电子迁移率高、击穿场强高、导热性能好等特点，且具有很强的自发和压电极化效应，相较于第一代半导体材料和第二代半导体材料更适合于制造高频、高压和耐高温的大功率电子器件，尤其是在射频和电源领域优势明显。
目前5G通信对于半导体器件的带宽和高频要求很高，而栅极结构设计和工艺流程与半导体器件的频率特性有密切的关系，栅极的尺寸直接影响半导体器件的工作频率。因此，在半导体器件的设计和制备过程中，栅极的设计尤为重要，对半导体器件的可靠性和工作性能的稳定性，起到关键作用。
因此，如何进一步提高半导体栅极可靠性，实现半导体器件性能稳定的栅极设计，并可用于实现大规模商业生产制备，成为目前急需解决的问题。
发明内容
有鉴于此，本发明实施例提供一种半导体器件及其制备方法，以提供一种栅极可靠性高、半导体器件性能稳定的半导体器件，可以用于射频微波、电源电子等领域。
第一方面，本发明实施例提供了一种半导体器件，包括有源区以及围绕所述有源区的无源区；所述半导体器件还包括：
衬底；
位于所述衬底一侧的多层半导体层；
位于所述多层半导体层远离所述衬底一侧的源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
沿第一方向，所述栅极依次包括第一端部、中间部和第二端部，所述中间部、所述源极和所述漏极均位于所述有源区，所述第一端部和/或所述第二端部延伸至所述无源区；所述第一方向与所述源极、所述栅极和所述漏极的延伸方向平行；
沿第二方向，至少位于所述无源区的所述第一端部和/或所述第二端部的延伸宽度大于所述中间部的延伸宽度；所述第二方向与所述源极指向所述漏极方向平行。
可选的，延伸至所述无源区的所述第一端部和/或所述第二端部向所述源极一侧弯曲。
可选的，延伸至所述无源区的所述第一端部和/或所述第二端部靠近所述源极或所述漏极至少一侧的边缘轮廓线包括第一曲线，所述第一曲线中任意两点所在的圆弧对应的圆心位于所述第一曲线的同一侧。
可选的，所述第一曲线包括第一点和第二点，所述第二点位于所述第一点靠近所述无源区的一侧；
所述第二点对应的曲率半径大于所述第一点对应的曲率半径。
可选地，所述第一曲线包括第一曲线起始点和第一曲线终止点；
所述源极包括位于靠近所述栅极一侧的第一源极拐角和第二源极拐角，所述第一源极拐角和/或所述第二源极拐角为倒角；所述倒角包括倒角起始点和倒角终止点；
所述第一曲线起始点与所述倒角起始点的连线与所述第二方向平行；
所述第一曲线终止点位于所述倒角终止点远离所述漏极的一侧，或者，所述第一曲线终止点与所述倒角终止点的连线与所述第一方向平行。
可选的，所述边缘轮廓线还包括与所述第一曲线平滑连接的第二曲线，所述第二曲线位于所述第一曲线靠近所述无源区的一侧；
所述第一曲线中任意两点和所述第二曲线中任意两点所在的圆弧对应的圆心分别位于所述边缘轮廓线的不同侧。
可选的，所述第一曲线中任意一点对应的曲率半径大于所述中间部在所述第二方向上的延伸宽度；
其中，所述第一曲线中任意一点对应的曲率半径为R，所述中间部在所述第二方向上的延伸宽度为D，1.5*D≤R≤20*D。
可选的，所述半导体器件还包括位于所述栅极远离所述多层半导体层一侧的场板结构，所述场板结构与所述栅极形成平板电容。
可选的，延伸至所述无源区的所述第一端部和/或所述第二端部的形状包括锤头状、圆形、半圆形、灯泡形、矩形和L形中的至少一种。
可选的，延伸至所述无源区的所述第一端部和/或所述第二端部的延伸宽度为L，所述中间部的延伸宽度为D，其中，1.2*D≤L≤30*D。
第二方面，本发明实施例还提供了一种半导体器件的制备方法，用于制备半导体器件，所述制备方法包括：
提供衬底；
在所述衬底一侧制备多层半导体层；
在所述多层半导体层远离所述衬底的一侧制备源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
沿第一方向，所述栅极依次包括第一端部、中间部和第二端部，所述中间部、所述源极和所述漏极均位于所述有源区，所述第一端部和/或所述第二端部延伸至所述无源区；所述第一方向与所述源极、所述栅极和所述漏极的延伸方向平行；
沿第二方向，延伸至所述无源区的所述第一端部和/或所述第二端部的延伸宽度大于所述中间部的延伸宽度；所述第二方向与所述源极指向所述漏极方向平行。
本发明实施例提供的半导体器件及其制备方法，通过设置栅极的第一端部和/或第二端部延伸至无源区，且沿源极指向漏极的方向，至少位于无源区的第一端部和/或第二端部的延伸宽度大于中间部的延伸宽度。如此至少位于无源区的第一端部和/或第二端部的延伸宽度较大，延伸宽度较大的栅极的第一端部和 /或第二端部有利于显影液从至少一个端部向中间部渗透，可以修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，显著降低显影难度，保证源漏两端拐角位置处对应的栅极形状与中间部的形状相同或者相差较小，保证栅极结构稳定，性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定。
附图说明
图1是现有技术中一种半导体器件的结构示意图；
图2是本发明实施例提供的一种半导体器件的结构示意图；
图3是本发明实施例提供的一种半导体器件的俯视结构示意图；
图4是图3中cc区域的放大结构示意图；
图5是本发明实施例提供的一种栅极的俯视结构示意图；
图6是本发明实施例提供的另一种栅极的俯视结构示意图；
图7是本发明实施例提供的一种半导体器件的剖面结构示意图；
图8是本发明实施例提供的一种半导体器件的制备方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是现有技术中一种半导体器件的结构示意图，如图1所示，半导体器件包括源极10、栅极11和漏极12，栅极11位于源极10和漏极12之间。由于现有的半导体器件中栅极11一般通过光刻工艺制备，且栅极11的宽度很小，在光刻时由于源极10和漏极12的存在，在显影时显影液进入难度较大，源漏两端拐角处之间的栅极11容易因为光的衍射发生畸变，造成源漏两端拐角位置处的栅极11的宽度与其他位置的栅极宽度不一致，造成栅极性能不稳定，进而影响半导体器件的性能。
基于上述问题，本发明实施例提供一种半导体器件，包括有源区以及围绕有源区的无源区；半导体器件还包括：衬底；位于衬底一侧的多层半导体层；
位于多层半导体层远离衬底一侧的源极、栅极和漏极，栅极位于源极和漏极之间；沿第一方向，栅极依次包括第一端部、中间部和第二端部，中间部、源极和漏极均位于有源区，第一端部和/或第二端部延伸至无源区；第一方向与源极、栅极和漏极的延伸方向平行；沿第二方向，至少位于无源区的第一端部和/或第二端部的延伸宽度大于中间部的延伸宽度；第二方向与源极指向漏极方向平行。采用上述技术方案，通过设置至少位于无源区的第一端部和/或第二端部的延伸宽度较大，延伸宽度较大的栅极的第一端部和/或第二端部有利于显影液从至少一个端部向中间渗透，降低显影难度，可以修订因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，显著降低显影难度，保证源漏两端拐角位置处对应的栅极形状与中间部的形状相同或者相差较小，保证栅极结构稳定，性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定。
以上是发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图2是本发明实施例提供的一种半导体器件的结构示意图，如图2所示，本发明实施例提供的半导体器件20包括有源区aa以及围绕有源区aa的无源区bb；半导体器件20还包括：
衬底21；
位于衬底21一侧的多层半导体层22；
位于多层半导体层22远离衬底21一侧的源极23、栅极24和漏极25，栅极24位于源极23和漏极25之间；
沿第一方向(如图中所示的X方向)，栅极24依次包括第一端部241、中间部242和第二端部243，中间部242、源极23和漏极25均位于有源区aa，第一端部241和/或第二端部243延伸至无源区bb；第一方向与源极23、栅极24 和漏极25的延伸方向平行；
沿第二方向(如图中所示的Y方向)，至少位于无源区bb的第一端部241 和/或第二端部243的延伸宽度大于中间部的延伸宽度；第二方向与源极23指向漏极25方向平行。
示例性的，如图2所示，源极23、栅极24和漏极25沿第一方向延伸，沿第二方向排列。其中，源极23和漏极25均位于有源区aa内，栅极24包括有源区aa内的部分以及位于无源区bb内的部分。具体的，沿第一方向，栅极24 依次包括第一端部241、中间部242和第二端部243，其中，中间部242位于有源区aa内，第一端部241和/或第二端部243位于无源区bb内，图2仅以第二端部243位于无源区bb内为例进行说明。如图2所示，设置至少位于无源区 bb内的第二端部243在第二方向上的延伸宽度大于中间部242在第二方向上的延伸宽度，如此，至少位于无源区bb的第二端部243的延伸宽度较大，延伸宽度较大的栅极的第二端部243有利于显影液从第二端部243向中间部242渗透，降低栅极24的显影难度，可以修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，显著降低显影难度，保证源漏两端拐角位置处对应的栅极形状与中间部242的形状相同或者相差较小，保证栅极24结构稳定，性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定。
可选的，衬底基板21的材料可由硅、蓝宝石、碳化硅、砷化镓、氮化镓、金刚石等中的其中一种材料或多种材料形成，还可以是其他适合生长氮化镓的材料。
多层半导体层22位于衬底基板21一侧，多层半导体层22具体可以为III-V 族化合物的半导体材料，例如可由砷化镓、铝镓砷、氮化镓、铝镓氮或铟镓氮中的一种或者一种以上的材料形成。
可以理解的是，沿第二方向(如图中所示的Y方向)，至少位于无源区bb 的第一端部241和/或第二端部243的延伸宽度大于中间部242的延伸宽度，其中，延伸至无源区bb的第一端部241和/或第二端部243，其可以向源极23方向延伸，如图2所示；也可以向漏极25方向延伸(图中未示出)；还可以同时向源极23方向和漏极25方向延伸(图中未示出)。本发明实施例对如何增加延伸至无源区bb的第一端部241和/或第二端部243的宽度不进行限定，只需保证至少位于无源区bb的第一端部241和/或第二端部243的延伸宽度大于中间部242的延伸宽度，可以对源漏两端拐角位置处对应的栅极进行修正即可。
需要说明的是，本发明实施例仅以第二端部243延伸至无源区bb为例进行说明，可以理解的是，也可以设置第一端部241延伸至无源区bb，还可以设置第一端部241和第二端部243同时延伸至无源区bb，本发明实施例对此不进行限定。进一步的，当第一端部241和第二端部243同时延伸至无源区bb时，第一端部241和第二端部243的形状可以相同也可以不同，本发明实施例对此同样不进行限定。只需保证栅极24中的至少一个端部延伸至无源区bb，通过延伸至无源区bb的栅极端部对源漏两端拐角位置处对应的栅极的宽度进行调整，修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，提升栅极稳定性，避免因栅极形变影响半导体器件的功率和频率，提升半导体器件稳定性即可。
还需要说明的是，本发明实施例对第一端部241与中间部242的分界位置以及第二端部243与中间部242的分界位置不进行限定，对于延伸至无源区bb 的端部来说，且端部的起点可以位于有源区aa，也可以位于无源区bb，本发明实施例对此不进行限定。举例来说，以图2为例，对于延伸至无源区bb的第二端部243来说，可以理解为第二端部243延伸宽度与中间部242的延伸宽度发生变化的位置作为第二端部243的起始位置，由于第一端部241同样位于有源区aa，且第一端部241的延伸宽度与中间部242的延伸宽度相同，因此在不同情况下，第一端部241的与中间部242的分界位置可以不同，仅需保证第一端部241位于中间部242靠近无源区bb的一侧即可。
综上所述，本发明实施例提供的半导体器件，通过设置栅极的第一端部和/ 或第二端部延伸至无源区，且沿源极指向漏极的方向，至少位于无源区的第一端部和/或第二端部的延伸宽度大于中间部的延伸宽度。如此至少位于无源区的第一端部和/或第二端部的延伸宽度较大，延伸宽度较大的栅极的第一端部和/ 或第二端部有利于显影液从至少一个端部向中间渗透，降低显影难度，可以修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，显著降低显影难度，保证源漏两端拐角位置处对应的栅极形状与中间部的形状相同或者相差较小，保证栅极结构稳定，性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定。
可选的，继续参考图2所示，沿第二方向(如图中所示的Y方向)，延伸至无源bb区的第一端部241和/或第二端部243的延伸宽度为L，中间部242 的延伸宽度为D，其中，1.2*D≤L≤30*D。
示例性的，图2以第二端部243延伸至无源区bb为例进行说明。合理设置位于延伸至无源区bb的第二端部243的延伸宽度，可以保证延伸至无源区bb 的第二端部243对源漏两端拐角位置处对应的栅极24进行适度修正，弥补或者完全消除因光的衍射造成的栅极宽度减小的问题；同时还不会造成过度修正，不会产生因过度修正造成源漏两端拐角位置处对应的栅极24宽度加宽的问题，保证位于有源区aa内的栅极24的栅宽一致或者基本一致，保证栅极24结构稳定，栅极24的性能稳定，进一步保证半导体器件的性能稳定。
进一步的，经过研究发现，设置延伸至无源bb区的第一端部241和/或第二端部243的延伸宽度大于L与中间部242的延伸宽度D满足1.2*D≤L≤30*D，可以保证对源漏两端拐角位置处对应的栅极24进行适度修正，其中，L可以等于1.2*D、1.5*D、2*D、3*D、3.5*D、5*D、10*D、15*D或者30*D，本发明实施例对具体数值不再枚举，且对延伸至无源bb区的第一端部241和/或第二端部243的延伸宽度大于L与中间部242的延伸宽度D的具体对应关系不进行限定，只需保证1.2*D≤L≤30*D，保证可以对源漏两端拐角位置处对应的栅极 24进行适度修正即可。
可选的，延伸至无源区bb的第一端部241和/或第二端部243的形状可以包括锤头状、圆形、半圆形、灯泡形、矩形和L形中的至少一种，本发明实施例对此不进行限定，只需保证沿第二方向(如图中所示的Y方向)，至少位于无源区bb的第一端部241和/或第二端部243的延伸宽度大于中间部的延伸宽度即可，保证可以对对源漏两端拐角位置处对应的栅极24进行修正，保证栅极 24结构稳定、性能稳定。本发明中延伸至所述无源区bb的所述第一端部241 和/或所述第二端部243在靠近所述源极23或所述漏极25的至少一侧具有边缘轮廓线，该边缘轮廓线包括第一曲线，所述第一曲线中任意两点所在的圆弧对应的圆心位于所述第一曲线的同一侧。
在上述实施例的基础上，本发明实施例提供的半导体器件20中，源极23 包括位于靠近栅极24一侧的第一源极拐角231和第二源极拐角232，第一源极拐角231和/或第二源极拐角232为倒角；漏极25包括靠近栅极24一侧的第一漏极拐角251和第二漏极拐角252，第一漏极拐角251和/或第二漏极拐角252 为倒角。
示例性的，图3是本发明实施例提供的一种半导体器件的俯视结构示意图，如图3所示，在半导体器件20中，以第一源极拐角231、第二源极拐角232、第一漏极拐角251和第二漏极拐角252均为圆弧形倒角为例进行说明。设置第一源极拐角231、第二源极拐角232、第一漏极拐角251和第二漏极拐角252为圆弧形倒角，保证第一源极拐角231、第二源极拐角232、第一漏极拐角251和第二漏极拐角252在拐角位置处平滑过渡，圆弧形倒角相比直角不仅可以降低光在第一源极拐角231、第二源极拐角232、第一漏极拐角251和第二漏极拐角252处的衍射强度，减弱因光的衍射问题造成的对栅极栅宽的影响，降低栅极在源漏两端拐角位置处对应的栅极形状畸变，还可以避免应力集中，保证栅极结构稳定，性能稳定，进一步保证半导体器件性能稳定。
进一步的，当第一源极拐角231和/或第二源极拐角232为圆弧形倒角，第一漏极拐角251和/或第二漏极拐角252为圆弧形倒角时，圆弧形倒角的曲率半径可以为0.2-2μm。合理设置圆弧形倒角的曲率半径，一方面保证对现有源极 23和漏极25的结构改动较小，对非拐角位置影响较小；另一方面还可以保证与现有源极23和漏极25的尺寸匹配，保证倒角制备工艺简单。
可选的，继续参考图3所示，延伸至无源区bb的第一端部241和/或第二端部243向源极23一侧弯曲。
示例性的，图3以第二端部243延伸至无源区bb，且第二端部243向源极 23一侧弯曲，如此可以降低栅源之间的电场尖峰。
进一步的，图4是图3中cc区域的放大结构示意图，结合图3和图4所示，延伸至无源区bb的第一端部241和/或第二端部243靠近源极23一侧的边缘轮廓线包括第一曲线，第一曲线中任意两点所在的圆弧对应的圆心位于第一曲线的同一侧；第一曲线包括第一曲线起始点和第一曲线终止点；源极23包括位于靠近栅极24一侧的第一源极拐角231和第二源极拐角232，第一源极拐角231 和/或第二源极拐角232为倒角；倒角包括倒角起始点和倒角终止点；第一曲线起始点与倒角起始点的连线与第二方向平行；第一曲线终止点位于倒角终止点远离漏极的一侧，或者，第一曲线终止点与倒角终止点的连线与第一方向平行。
示例性的，图3和图4仅以第二端部243延伸至无源区bb，且第二端部243 向源极23一侧弯曲，且第二端部243靠近源极23一侧的边缘轮廓线包括第一曲线2431为例进行说明。首先，将第一源极拐角231和第二源极拐角232设计为倒角，倒角相比直角可以降低光在第一源极拐角231和第二源极拐角232处的衍射强度，减弱因光的衍射问题造成的对栅极栅宽的影响。进一步的，设置第二端部243包括第一曲线2431，且第一曲线2431中任意两点所在的圆弧对应的圆心位于第一曲线的同一侧，并且第一曲线2431的第一曲线起始点A与倒角起始点C对应，第一曲线2431的第一曲线终止点B与倒角终止点D对应，如此，第二端部243的第一曲线边缘与源极拐角的倒角相对，第二端部243从源极倒角弯曲起始处对应位置开始向源极侧弯曲(即第二端部243从源极倒角弯曲起始弯曲)，如此可以有效缓解栅源间因源极拐角导致的电场尖峰。进一步的，第一曲线2431的第一曲线起始点A与倒角起始点C对应可以理解为第一曲线起始点A与倒角起始点C之间的连线与第二方向(如图中所示的Y方向)平行；第一曲线2431的第一曲线终止点B与倒角终止点D对应可以理解为第一曲线终止点B位于倒角终止点D远离漏极25的一侧，或者，第一曲线终止点B与倒角终止点D的连线与第一方向(如图中所示的X方向)平行，如此保证第一曲线2431完全包络源极倒角，保证可以有效缓解栅源间因源极拐角导致的电场尖峰。
可选的，图5是本发明实施例提供的一种栅极的俯视结构示意图，结合图 3、图4和图5所示，第一曲线2431包括第一点和第二点，第二点位于第一点靠近无源区的一侧；第二点对应的曲率半径大于第一点对应的曲率半径。
示例性的，图5以第一点位第一曲线起始点A，第二点为第一曲线终止点 B为例进行说明。如图5所示，第二点对应的曲率R2半径大于第一点对应的曲率半径R1，如此，沿有源区aa指向无源区bb的方向，第一曲线2341与源极倒角之间的距离逐渐增加，进一步优化栅极24与源极23之间的电场。
可选的，继续参考图5所示，延伸至无源区bb的第一端部241和/或第二端部243靠近源极23一侧的边缘轮廓线包括第一曲线，第一曲线中任意两点所在的圆弧对应的圆心位于第一曲线的同一侧，且第一曲线中任意一点对应的曲率半径大于中间部在第二方向上的延伸宽度；且第一曲线中任意一点对应的曲率半径为R，中间部242在第二方向上的延伸宽度为D，1.5*D≤R≤20*D。
示例性的，图5以第二端部243延伸至无源区bb，且第二端部243靠近源极23一侧的边缘轮廓线包括第一曲线2431，第一曲线2431中的任意两点以第一曲线起始点A和第一曲线终止点B为例进行说明。如图5所示，第一曲线起始点A和第一曲线终止点B对应的圆心均位于第一曲线2431靠近源极23的一侧，且第一曲线2431中任意一点对应的曲率半径大于中间部242在第二方向上的延伸宽度D，降低显影液从栅极的端部向中间不的渗透难度，降低显示难度，保证可以对源漏两端拐角位置处对应的栅极24进行适度补偿，弥补或者完全消除因光的衍射造成的栅极宽度减小的问题。
进一步的，经过发明人大量验证，设置第一曲线2431中任意一点对应的曲率半径R(例如R1或者R2)与中间部242在第二方向上的延伸宽度为D满足 1.5*D≤R≤20*D，合理设置向源极23一侧延伸的栅极24的端部的形状，如此可以适度增加显影液从栅极24的端部向栅极24的中间部242渗透的程度，适度降低显示难度，保证可以对源漏两端拐角位置处对应的栅极24进行适度修正，其中，R可以等于1.5*D、2*D、5*D、10*D、15*D或者20*D，本发明实施例对具体数值不再枚举，且对第一曲线2431中任意一点对应的曲率半径RL与中间部242的延伸宽度D的具体对应关系不进行限定，只需保证1.5*D≤R≤20*D，保证可以对源漏两端拐角位置处对应的栅极24进行适度修正即可。
图6是本发明实施例提供的另一种栅极的俯视结构示意图，如图6所示，延伸至无源区bb的第一端部241和/或第二端部243靠近所述源极23或者漏极 25至少一侧的边缘轮廓线还包括与第一曲线平滑连接的第二曲线，第二曲线位于第一曲线靠近无源区bb的一侧；所述第一曲线中任意两点和所述第二曲线中任意两点所在的圆弧对应的圆心分别位于所述边缘轮廓线的不同侧。
示例性的，图6仅以第二端部243延伸至无源区bb，且第二端部243向源极23一侧弯曲，且第二端部243靠近源极23一侧的边缘轮廓线包括平滑连接的第一曲线2431和第二曲线2432为例进行说明。如图6所示，设置第二端部 243靠近源极23一侧的边缘轮廓线包括平滑连接的第一曲线2431和第二曲线2432，保证第二端部243靠近源极23一侧的边缘轮廓线为平滑曲线，在第二端部243靠近源极23一侧不会因尖角产生电场尖峰，保证半导体性电学性能稳定；同时还可以避免应力集中，保证半导体器件力学性能稳定。
图7是本发明实施例提供的一种半导体器件的剖面结构示意图，如图7所示，在上述实施例的基础上，本发明实施例提供的半导体器件20还可以包括场板结构。具体的，如图7所示，半导体器件20还可以包括位于栅极24远离衬底21一侧的场板结构26，场板结构26与栅极24形成平板电容。
示例性的，由于至少位于无源区bb内的第一端部241和/或第二端部243 在第二方向上的延伸宽度大于中间部242在第二方向上的延伸宽度，如此增大了栅极24的整体面积，由于栅极24与位于栅极24之上的场板结构26形成平板电容，栅极24作为平板电容的一个电容基板，增加栅极24的面积可以增大平板电容的容值，可以增大对栅源电容的调控范围，进一步优化半导体器件的性能。
进一步的，继续参考图7所示，本发明实施例提供的半导体器件20还可以包括保护层27，保护层27位于场板结构26远离衬底21的一侧，用于对半导体器件20进行封装保护。
可选的，继续参考图7所示，本发明实施例提供的多层半导体层22具体可以包括位于衬底10上的成核层221；位于成核层221远离衬底21一侧的缓冲层222；位于缓冲层222远离成核层221一侧的沟道层223；位于沟道层223远离缓冲层222一侧的势垒层224，势垒层224和沟道层223形成异质结结构，在异质结界面处形成2DEG。
示例性的，成核层221和缓冲层222的材料可以为氮化物，具体可以为GaN 或AlN或其他氮化物，成核层221和缓冲层222可以用于匹配衬底基板10的材料和外延沟道层223。沟道层223的材料可以为GaN或者其他半导体材料，例如InAlN。势垒层224位于沟道层223上方，势垒层224的材料可以是能够与沟道层223形成异质结结构的任何半导体材料，包括镓类化合物半导体材料或氮类化物半导体材料，例如InxAlyGazN1-x-y-z，其中，0≤x≤1，0≤y≤1， 0≤z≤1。可选的，沟道层223和势垒层224组成半导体异质结结构，在沟道层 223和势垒层224的界面处形成高浓度二维电子气。
利用本发明的半导体器件结构形成的氮化镓射频器件，可以在保持半导体器件性能稳定的前提下，提高氮化镓射频器件的功率和频率，从而更适用高频 5G通信领域。
应该理解，本发明实施例是从半导体器件结构设计的角度来改善半导体器件的输出功率。所述半导体器件包括但不限制于：工作在高电压大电流环境下的大功率氮化镓高电子迁移率晶体管(High Electron Mobility Transistor，简称 HEMT)、绝缘衬底上的硅(Silicon-On-Insulator，简称SOI)结构的晶体管、砷化镓(GaAs)基的晶体管以及金属氧化层半导体场效应晶体管 (Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)、金属绝缘层半导体场效应晶体管(Metal-Semiconductor Field-EffectTransistor，简称 MISFET)、双异质结场效应晶体管(Double Heterojunction Field-Effect Transistor，简称DHFET)、结型场效应晶体管(Junction Field-EffectTransistor，简称JFET)，金属半导体场效应晶体管(Metal-Semiconductor Field-EffectTransistor，简称 MESFET)，金属绝缘层半导体异质结场效应晶体管(Metal-Semiconductor Heterojunction Field-Effect Transistor，简称MISHFET)或者其他场效应晶体管。
基于同一发明构思，本发明实施例还提供了一种半导体器件的制备方法，图8是本发明实施例提供的一种半导体器件制备方法的流程示意图，如图8所示，本发明实施例提供的半导体器件的制备方法可以包括：
S110、提供衬底。
示例性的，衬底的材料可以为Si、SiC、氮化镓或者蓝宝石，还可以是其他适合生长氮化镓的材料。衬底的制备方法可以是常压化学气相沉积法、亚常压化学气相沉积法、金属有机化合物气相沉淀法、低压力化学气相沉积法、高密度等离子体化学气相沉积法、超高真空化学气相沉积法、等离子体增强化学气相沉积法、触媒化学气相沉积法、混合物理化学气相沉积法、快速热化学气相沉积法、气相外延法、脉冲激光沉积法、原子层外延法、分子束外延法、溅射法或蒸发法。
S120、在所述衬底一侧制备多层半导体层。
示例性的，多层半导体层位于衬底一侧，多层半导体层具体可以为III-V族化合物的半导体材料，多层半导体层中形成有2DEG。
S130、在所述多层半导体层远离所述衬底的一侧制备源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；沿第一方向，所述栅极依次包括第一端部、中间部和第二端部，所述第一端部和/或所述第二端部延伸至所述无源区；沿第二方向，延伸至所述无源区的所述第一端部和/或所述第二端部的延伸宽度大于所述中间部的延伸宽度。
示例性的，第一方向与源极、栅极和漏极的延伸方向平行，第二方向与源极指向所述漏极方向平行。沿第一方向，栅极依次包括第一端部、中间部和第二端部，中间部、源极和漏极均位于半导体器件的有源区，第一端部和第二端部中的至少一个端部延伸至无源区，且至少位于无源区的第一端部和/或第二端部在第二方向上的延伸宽度大于中间部在第二方向上的延伸宽度，如此，延伸宽度较大的栅极的第一端部和/或第二端部有利于显影液从至少一个端部向中间部渗透，可以修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，显著降低显影难度，保证源漏两端拐角位置处对应的栅极形状与中间部的形状相同或者相差较小，保证栅极结构稳定，性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定。
综上，本发明实施例提供的半导体器件的制备方法，通过制备栅极的第一端部和/或第二端部延伸至无源区，且沿源极指向漏极的方向，至少位于无源区的第一端部和/或第二端部的延伸宽度大于中间部的延伸宽度。如此至少位于无源区的第一端部和/或第二端部的延伸宽度较大，延伸宽度较大的栅极的第一端部和/或第二端部有利于显影液从至少一个端部向中间部渗透，可以修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，显著降低显影难度，保证源漏两端拐角位置处对应的栅极形状与中间部的形状相同或者相差较小，保证栅极结构稳定，性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种半导体器件，其特征在于，包括有源区以及围绕所述有源区的无源区；所述半导体器件还包括：
衬底；
位于所述衬底一侧的多层半导体层；
位于所述多层半导体层远离所述衬底一侧的源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
沿第一方向，所述栅极依次包括第一端部、中间部和第二端部，所述中间部、所述源极和所述漏极均位于所述有源区，所述第一端部和/或所述第二端部延伸至所述无源区；所述第一方向与所述源极、所述栅极和所述漏极的延伸方向平行；
沿第二方向，至少位于所述无源区的所述第一端部和/或所述第二端部的延伸宽度大于所述中间部的延伸宽度；所述第二方向与所述源极指向所述漏极方向平行；
延伸至所述无源区的所述第一端部和/或所述第二端部靠近所述源极或所述漏极至少一侧的边缘轮廓线包括第一曲线，所述第一曲线中任意两点所在的圆弧对应的圆心位于所述第一曲线的同一侧；
所述第一曲线包括第一曲线起始点和第一曲线终止点；
所述源极包括位于靠近所述栅极一侧的第一源极拐角和第二源极拐角，所述第一源极拐角和/或所述第二源极拐角为倒角；所述倒角包括倒角起始点和倒角终止点；
所述第一曲线起始点与所述倒角起始点的连线与所述第二方向平行；
所述第一曲线终止点位于所述倒角终止点远离所述漏极的一侧，或者，所述第一曲线终止点与所述倒角终止点的连线与所述第一方向平行。
2.根据权利要求1所述的半导体器件，其特征在于，延伸至所述无源区的所述第一端部和/或所述第二端部向所述源极一侧弯曲。
3.根据权利要求1所述的半导体器件，其特征在于，所述第一曲线包括第一点和第二点，所述第二点位于所述第一点靠近所述无源区的一侧；
所述第二点对应的曲率半径大于所述第一点对应的曲率半径。
4.根据权利要求1所述的半导体器件，其特征在于，所述边缘轮廓线还包括与所述第一曲线平滑连接的第二曲线，所述第二曲线位于所述第一曲线靠近所述无源区的一侧；
所述第一曲线中任意两点和所述第二曲线中任意两点所在的圆弧对应的圆心分别位于所述边缘轮廓线的不同侧。
5.根据权利要求1所述的半导体器件，其特征在于，所述第一曲线中任意一点对应的曲率半径大于所述中间部在所述第二方向上的延伸宽度；
其中，所述第一曲线中任意一点对应的曲率半径为R，所述中间部在所述第二方向上的延伸宽度为D，1.5*D≤R≤20*D。
6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述栅极远离所述多层半导体层一侧的场板结构，所述场板结构与所述栅极形成平板电容。
7.根据权利要求1所述的半导体器件，其特征在于，延伸至所述无源区的所述第一端部和/或所述第二端部的形状包括锤头状、圆形、半圆形、灯泡形、矩形和L形中的至少一种。
8.根据权利要求1-7任一项所述的半导体器件，其特征在于，沿所述第二方向，延伸至所述无源区的所述第一端部和/或所述第二端部的延伸宽度为L，所述中间部的延伸宽度为D，其中，1.2*D≤L≤30*D。
9.一种半导体器件的制备方法，用于制备权利要求1-8任一项所述的半导体器件，其特征在于，包括：
提供衬底；
在所述衬底一侧制备多层半导体层；
在所述多层半导体层远离所述衬底的一侧制备源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
沿第一方向，所述栅极依次包括第一端部、中间部和第二端部，所述中间部、所述源极和所述漏极均位于所述有源区，所述第一端部和/或所述第二端部延伸至所述无源区；所述第一方向与所述源极、所述栅极和所述漏极的延伸方向平行；
沿第二方向，延伸至所述无源区的所述第一端部和/或所述第二端部的延伸宽度大于所述中间部的延伸宽度；所述第二方向与所述源极指向所述漏极方向平行。
CN202010218154.3A 2020-03-25 2020-03-25 一种半导体器件及其制备方法 Active CN113451396B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010218154.3A CN113451396B (zh) 2020-03-25 2020-03-25 一种半导体器件及其制备方法
JP2022537247A JP2023506525A (ja) 2020-03-25 2021-03-24 半導体デバイス及びその製造方法
US17/912,796 US20230178616A1 (en) 2020-03-25 2021-03-24 Semiconductor device and method for manufacturing the same
PCT/CN2021/082675 WO2021190548A1 (zh) 2020-03-25 2021-03-24 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010218154.3A CN113451396B (zh) 2020-03-25 2020-03-25 一种半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113451396A CN113451396A (zh) 2021-09-28
CN113451396B true CN113451396B (zh) 2022-08-23

Family

ID=77807525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010218154.3A Active CN113451396B (zh) 2020-03-25 2020-03-25 一种半导体器件及其制备方法

Country Status (4)

Country Link
US (1) US20230178616A1 (zh)
JP (1) JP2023506525A (zh)
CN (1) CN113451396B (zh)
WO (1) WO2021190548A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695532A (zh) * 2020-12-29 2022-07-01 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US20230102787A1 (en) * 2021-09-28 2023-03-30 Globalfoundries U.S. Inc. Semiconductor device having a gate contact over an active region
CN116417503A (zh) * 2021-12-31 2023-07-11 苏州能讯高能半导体有限公司 一种半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321993A (zh) * 2015-05-27 2016-02-10 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US20190386126A1 (en) * 2017-10-16 2019-12-19 Dynax Semiconductor, Inc. Semiconductor device and method for manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203366B2 (ja) * 1989-06-13 2001-08-27 松下電子工業株式会社 電界効果トランジスタ
JPH11307552A (ja) * 1998-04-17 1999-11-05 Sanken Electric Co Ltd 半導体素子
JP2001015526A (ja) * 1999-06-28 2001-01-19 Nec Kansai Ltd 電界効果トランジスタ
JP4598483B2 (ja) * 2004-11-10 2010-12-15 パナソニック株式会社 半導体装置およびその製造方法
JP4851718B2 (ja) * 2005-01-28 2012-01-11 株式会社東芝 半導体装置
JP2006269586A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 半導体素子
JP2011129550A (ja) * 2009-12-15 2011-06-30 Renesas Electronics Corp 半導体集積回路装置
JP5364015B2 (ja) * 2010-03-05 2013-12-11 パナソニック株式会社 半導体装置
US10468490B2 (en) * 2017-11-09 2019-11-05 Nanya Technology Corporation Transistor device and semiconductor layout structure
KR102450329B1 (ko) * 2017-11-27 2022-10-04 삼성전자주식회사 마스크 설계 방법 및 이를 이용한 반도체 장치 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321993A (zh) * 2015-05-27 2016-02-10 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US20190386126A1 (en) * 2017-10-16 2019-12-19 Dynax Semiconductor, Inc. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20230178616A1 (en) 2023-06-08
WO2021190548A1 (zh) 2021-09-30
CN113451396A (zh) 2021-09-28
JP2023506525A (ja) 2023-02-16

Similar Documents

Publication Publication Date Title
CN113451396B (zh) 一种半导体器件及其制备方法
US10439059B2 (en) High-linearity transistors
US7566918B2 (en) Nitride based transistors for millimeter wave operation
EP1921669A1 (en) GaN based HEMTs with buried field plates
EP3522231A1 (en) Multi-gate transistor
CN106298882B (zh) 高电子迁移率晶体管器件及其制造方法
US20230402525A1 (en) Manufacturing method for n-polar gan transistor structure and semiconductor structure
US20230081211A1 (en) Semiconductor device and preparation method thereof
WO2019176434A1 (ja) 半導体装置および半導体装置の製造方法、並びに電子機器
US20240072141A1 (en) Semiconductor device and method for manufacturing the same
CN213212169U (zh) 一种半导体器件的外延结构及半导体器件
JP2010245351A (ja) 半導体装置
CN107591444B (zh) 增强型晶体管及其制作方法
CN114843335A (zh) 一种基于非对称欧姆再生长区域的高线性GaN HEMT器件及其制备方法
CN111627988B (zh) 一种半导体器件及其制备方法
CN113497137A (zh) 一种半导体器件及其制备方法
CN112768358A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
WO2024120124A1 (zh) 一种半导体器件及其制备方法
CN118173585A (zh) 一种半导体器件及其制备方法
CN117293166A (zh) 半导体器件及其制备方法
WO2023197213A1 (zh) 半导体器件及其工作方法、电子设备
JP2010245350A (ja) 半導体装置
US20230170214A1 (en) Epitaxial structure of semiconductor device and method of manufacturing the same
WO2023097520A1 (zh) 半导体器件及电子设备
WO2021023300A1 (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant