JPS59210668A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体装置に関する。詳しくは最小単位素子を
構成するユニットセルを複数個有してなるユニットパタ
ンを複数個有する半導体装置の放熱効果を良好にする改
良に関する。尚、ここではユニットセルをベース、エミ
ッタ、コレクタから成るバイポーラトランジスタ素子或
いはソース、ドレイン、ゲートから成る電界効果トラン
ジスタ素子等、最小単位から成る素子を定義し又ユニッ
トパターンを例えばバイポーラトランジスタ素子にあっ
てはベース、コレクタ領域を共有する複数個の前記ユニ
ットセルが配置されたものを基本単位としたパターンと
定義する。

（２）技術の背景 半導体装置特に多数の並列回路を有する高周波高出力半
導体装置にあっては、同一の形状を有するユニットパタ
ーンを多数形成し、これらのユニットパターンを並列接
続することが一般である。高電流容量を実現するために
はパターン周辺長の総和を大きくすることが有効である
という事実と、多種類のパターンを形成することは不利
益であるという半導体装置の製造方法特有の性格とによ
る。

ところで、半導体装置特に高周波高出力半導体装１δに
あっては、比較的小さな半導体チップ（数■角以下）で
、その中にユニットベースパタンを多数個配置して動作
させるので、各ユニットから発生する熱により接合の温
度上昇は非常に激しい。トランジスタは、接合温度が上
昇することにより、さらに、そこに、より大きな電流が
流れ、また、それによって温度上昇が増速されて、ある
特定のユニットや、特定の微小部分に電流が集中する、
いわゆる熱暴走におちいり易い。

この熱暴走におちいると、利得や、出力特性が、劣化す
るばかりか、焼損してしまう事故となる。この熱暴走に
おちいるのを防止するためにも、もちろんであるが、接
合温度をできるだけ低く保つことはトランジスタの利得
や、出力電力の高周波特性及び寿命を改善することにも
非常に効果がある。したがって、接合に発生する熱を効
率的に放熱しなければならず、放熱効果の確保、換言す
れば、熱抵抗の小さいことが必要である。

各ユニットから発生する熱は大部分が下方に流れ、トラ
ンジスタチップに取り付けられた放熱体（ヒートシンク
）に吸収されるが、この場合、各ユニットの接合部で発
生する熱は垂直に流れるばかりではなく、横方向すなわ
ち隣のユニットの方向にも流れる。このことは、各ユニ
ットの接合温度は自分の接合で発生する熱によってばか
りでなく、他ツユニットで発生した熱によっても上昇さ
せられることを意味する。すなわち、各ユニットは熱的
に相互作用を及ぼしている。つまり自分のユニットで発
生した熱を効率的に放散することは１）ちるんであるが
、このユニット間における熱の相互作用がないようにす
れば接合の温度を低く保て、高周波特性や信頼性を向上
できるわけである。このことを第１図に示した半導体表
面の温度分布状態と対応させて説明すれば、−ユニット
のみの動作の場合は、第１図（ａ）の如く、等混線で示
され、ユニット中央部が最も高く、周辺にゆくにつれ、
温度が、低くなるが、その分布は、たて方向、横方向、
ともに対称性のよい分布を示し、安定な動作が得られ易
い。一方他ユニットの動作の場合は、第１図（ｂ）、（
Ｃ）の如く、隣接ユニットからの放熱の影響をうけ、そ
の温度分ＩＩＪは、隣接ユニットのある側が高くなる。

このため温度分布の対称性はくずれ、ユニット内で、流
れる電流に不均一が生じ、不安定動作におちいり易く、
また局所的過熱部いわゆるホットスポットを発生して破
損や寿命の低下をまねき易くなる。

半導体装置の各ユニットパターンからの半導体チップ下
方への電熱はチップ断面図、第２図に斜線をもって示す
有効放熱領域に均一に広がる熱フラツクスを想定した場
合、実際の伝熱状態とよく近似できることが知られてい
る。この有効放熱領域は、発熱ユニットパターン２の底
面に平行な面において、熱の強さを均一になすように想
定される。そして、この熱フラツクスが第３図に示すよ
うに、重なりあうと、熱抵抗が増加することが知られて
いる。したがって、この熱フラツクスの広がりを考１ｆ
ｆｉ　して、第４図に示すように熱フラツクスが重なら
ず、さりとて、熱フラツクス相互に間隔が残らないよう
に発熱パターンが配列されていることが望ましいと考え
られていた。熱抵抗を小さくするという要請と集積度を
太きくするという二つの要請を同時に満足させるものと
考えられていたからである。尚、第１．２．３．４図に
おいて、ｌは半導体基板であり、２はベースユニットパ
ターンである。

（３）従来技術と問題点 従来技術において、同一の形状を有するユニ７トベース
パターンを複薮個有する半導体装置においては、各パタ
ーンの縁部を相互に一致させて各パターンが整然と配列
されるようになされていた。　この理由は、上記に説明
せるとおり、熱フラフクスが互いに重ならず、熱フラツ
クスの終端部が第４図に示すようにたがいに接するよう
に配置するには第５図に平面図を示すとおり、上記のと
おり、各パターンを整然と配列することが最も有効であ
ると考えられていたからである。図においてｌは半導体
基板であり、２はユニットベースパターンであり、破線
３は熱フラツクスの終端部である。

更に、半導体装置の設計にあたって考慮すべき項目は、
熱抵抗に限定されるものではなく、多くのパラメータを
同時に考慮しなければならないので、その計算は極めて
複雑である。上記せる整然としたパターン配列は、設計
計算を単純にするために有効であり、しかも上記せると
おり、このパタン配置は一見熱抵抗を最も低下するもの
の如く考えられるので、この従来技術におけるパターン
配置には、当業界において、疑問がさしはさまれなかっ
た。

しかし、一方、特に高周波高出力半導体装置においては
ユニットベースバタンの発熱量が大きいため、集積度を
減少することなく熱抵抗を小さくし、放熱効果を確保す
るための改良が望まれていた。

（４）発明の目的 本発明の目的はこの要請にこたえることにあり、ユニッ
トバタンを複数個有する半導体装置において、集積度を
減少することなく熱抵抗が小さくされるバタン配置を有
する半導体装置を提供することにある。

（５）発明の構成 本発明の上記目的は半導体素子を構成するユニットセル
を複数個有して成るユニットパターンが複数個配置され
、隣接した前記ユニットノぐターンの対向する辺が該対
向する辺のそれぞれの中心線よりも相互にズして配置さ
れてなることにより達成される。

」二記の目的を達成する手段を模索する努力において、
発熱部の温度分布を観測することにより各ユニットの放
熱状態を検討・評価した結果、案に相違して従来技術に
おいて通常使用されているパターン配置は、熱抵抗を最
も大きくするものであることが判明した。そして、熱抵
抗を最も小さくするパターン配置は第６図にその平面図
を示すように、パターンがおよそ１／２ピツチずつ、ず
れて千鳥型になっている場合であることが判明した。

第６図においても、１は半導体基板、２は発熱ユニット
−バタン（例えばユニットベースパターン）、３は熱フ
シックスの終端部である。本発明の効果を明らかにする
ためにベース部の温度分布を検討してみると、ｌユニッ
トのみの半導体の動作においては、ユニット内での発熱
があらゆる点で均一な場合、観測される温度分布は、第
１図（＆）の如く示される。つまり、ベース領域全体で
みると、中央部が最も温度が高く、また、ベースの外縁
部では、外縁部を形成する各辺の中央部が最も高い、こ
れはベース全体にあっては、中央部がまたバタン外縁部
の各辺では、その中央部が最も放熱されにくいことを示
している。したがって該中央部からの放熱を良好にする
ことが熱抵抗を改善するポイントになる。つまり多ユニ
ツトパターンよりなる高出力素子にあっては（第５．６
．７．８図参ＷＡ）各ユニットパターンの外縁部におい
て隣接バタンからの放熱の影響を最も強くうけるから、
該バタン外縁部５．５°を形成する辺の中央部からの放
熱を良好にすることにより互いに隣接するユニットから
の熱の影響を小さくすることができる。該外縁部の各辺
５．５“の中央を辺に直角に通る線を中心線６．８′と
した場合、互いに隣接する２つのベースにおいて、対向
し合っているベースの外縁部の辺５．５°の中心線同志
が一致して重なり合うような配置のときに、隣接ユニッ
トからの悪い影響を最もうけやすいことは明らかである
（第５図参照）。したがって、各々のユニットパターン
の中心線６、Ｂｏが重なり合わす離れていることが好ま
しい。このことはチップ内に縦横に複数の行列状に、一
定ピツチで配列されるユニットの配置においては、隣接
し対向し合うユニットパターン５．５゛を有する各行あ
るいは各列の配置を第６図に示すように１／２ピツチず
つずらしたときに互いに対向し合うユニットパターン５
゛の各中心線６°が最も離れ放熱上の観点から最も１１
ｆましい配置であることを意味する。上記ユニットバタ
ン配置の温度分布状態を第７図、第８図にボす。第７図
のバタン配置では、隣接バタンからの放熱の影響を強く
うけて、温度分布の対称性が犬きくくずれ、トランジス
タ動作が不安定になり易い。一方第８図のバタン配置で
は隣接バタンからの放熱の影響は最小で、温度分布のか
たよりも小さくおさえられる。

本発明の構成にもとづく、この効果は第６図、第８図に
示すように、バタンがｌ／２ピツチずれていなくても、
わずかでもずれていれば十分期待することができる。な
お、ユニットパタンの配置をずらすと、その左右末端に
おいては各列１／２ピッチ分の無駄な面積が残留して集
積度を低下させるこｋになるはずであるが半導体装置チ
ップの周囲には、周知のとおり、加工時のハンドリング
スペースやモニタスペース等の付加的スペースカ配され
ているから、半導体装置チップ面積を増大する不利益が
発生しないことが現実である。

（６）発明の実施例 以下、図面を参照しつつ本発明の一実施例について説明
する。−例として、寸法が、１５０　　［ｐｍｌｘ２５
０　　［μｍのユニットバタンよりなるシリコン（Ｓｉ
）バイポーラトランジスタが２列１２行配列されこれら
のバイポーラトランジスタが、すべて並列に接続されて
なる、ベースコレクタ電圧４θＥＶ］、出力５０［Ｗ］
の高出力バイポーラトランジスタについて述べる。尚、
ユニットベースパターン内には約４００個のバイポーラ
トランジスタのユニットセルが形成されている。

第９図はユニットバタンよりなる単位バイポーラトラン
ジスタが形成されているシリコン（Ｓｉ）基板の平面図
であり、第１θ図はそのＡ−Ａ断面図である。図におい
て、７はシリコン（Ｓｌ）基板であり、８はシリコン（
Ｓｉ）エピタキシャル層であり、この例においてはコレ
クタを構成する。９はエピタキシャル層８の導電型と反
対の導電型の不純物を拡散して形成したベースであり、
１０はエピタキシャル層８の導電型と同一の導電型の不
純物を拡散して形成したエミッタである。ベース９の幅
は１５０［＃Ｌｍｌであり長さは２５０［ｐｍ］である
。ベース９相１１、間の間隔は各列間（図において左右
方向）各行間（図において上下方向）とも１００［ＩＪ
−Ｉｎ］である。

ベース９の上又は下端と基板７の上又は下端との間隔は
２５０［ｇｍｌであり、基板７の左端と第１列のベース
９の左端との間隔は、　ｔｏｏ［ｇｍｌであり、基板７
の左端と第２列のベース９の左端との間隔は２２５［Ｉ
Ｌｍ］である。又、基板７の右端と第１列のベース９の
右端との間隔は２２５［＃１．ｍｌであり、基板７の右
端と第２列のベース７の右端との間隔は１００［ｐＬｆ
ｆｌｌである。シリコン（Ｓｉ）基板７の厚さは３０　
［ｕ　ａｌであり、エピタキシャル層８の厚さは１０［
ルｍ１であり、ベース９の深さは２０００　［λ１であ
る。」二記せるとおり、ユニットパターン（ベース９）
は２列１２行形成されている。

第１１図参照 図は第９．１０図に示す基板７．８がヒートシンクに載
置された状態すなわち高周波高出力バイポーラトランジ
スタの断面図である。図において、１１は厚さ２０［ｇ
ｍ］ｍｌの銀（Ａｇ）層であり１２は厚さか＋ｏｏｏ　
［ｇ　ｍｌであり、幅が７０００［ル１１］テあり、長
さが４０００　［Ｐ　ｍｌである酸化ベリリウム（Ｂｅ
ｄ）よりなるヒートシンクである。基板７．８の終縁か
ら幅、長さ方向にそれぞれ１４５０　［ｐＬｍ］、１１
３７．５［ｇｍｌ張り出すことになる。１３は厚さが１
５００［ｇｍｌであり、幅が４０，０００　Ｅ　ｔ４　
ｒｎＪであり、長さが、１５，０００　’［ｐ−ｍｌで
ある銅（Ｃｕ）よりなるヒートシンクである。酸化ベリ
リウム（Ｂｅｄ）よりなるヒートシンクの終縁から幅、
長さ方向にそれぞれ１８．５［ｍｍ］、　５．５　［ｍ
ｍ］張り出すことになる。換言すれば、ヒートシンクは
高周波高出力バイポーラトランジスタより十分大きな寸
法を有する。

以上の構造を有する５０［Ｗ］の高周波高出力バイポー
ラトランジスタは効率が約４０％であるが、その熱抵抗
を測定したところ１，０℃／−であった。同出力、同一
・を法の、従来技術における（各ユニットバタンか整然
と配置された）高出力、バイポーラトランジスタの熱抵
抗の実測値は１．２°Ｃ／’ｄであるから本発明におい
て、０．２℃／Ｗ熱抵抗が減少していることが確認され
た。つまり接合温度上＋Ｎ＃（ΔＴｊ）に関して１．５
℃の改善がなされた。

なお、ユニットバタンが３列以上配列される場合は、１
，３，５．・φ・・列と２．４，６．・・・・列という
ように奇数番列と偶数番列とを相互に千鳥形にずらすこ
とが容易であり、又、４列の場合は１，４列と２，３列
とを相互に、或いは１．２列と３，４列とを相互に千鳥
にずらしてもよい。

また、三角形のユニットベースバタンにあっては本発明
によれば、第１２図に示す如く、互いに対向し合う、各
パタン外側縁５°について千鳥形ｔｉ！、Ｍとすること
ができる。

また五角形以上の多角形のユニットヘースパタンを配列
する場合においては、本発明によれば、第１３図に示す
如く、互いに対向し合う、各パタン外側縁５゛について
、千鳥形配置とすることができる。

尚、本実施例ではユニットセルをバイポーラトランジス
タで構成したが電界効果トランジスタで構成しても同様
な効果が得られる。

（７）発明の詳細 な説明せるとおり、本発明によりば、ユニットパタンを
複数個有する半導体装置において、集積度を減少するこ
となく、熱抵抗が小さくされるユニットパターン配置を
有する半導体装置を提供することができる。

【図面の簡単な説明】

第１図は半導体表面の温度分布状態を示す平面図である
。第２．３．４図は、半導体装置における熱の放散状態
を規定する熱フラツクスの分布とその重なりを説明する
基板断面図である。第５図は第４図に示すユニットベー
スパタン配置に対応する平面図である。第６図は本発明
の構成に係るユニットパタンの配置を説明する平面図で
ある。 第７．８図は本発明の作用効果を説明する温度分４＋、
、状態を示す平面図である。第９図は本発明の一実施例
に係る高周波高出力へイポーラトランジスタの基板平面
図であり、第１Ｏ図は、そのＡ−Ａ断Ｉｎｉ図である。 第１１図は本発明の一実施例に係る高出力高周波バイポ
ーラトランジスタの断面図である。第１２．１３図は、
本発明の構成に係る、ユニットパタンの配置例を説明す
る平面図である。 ｌ・・・半導体基板、　　２・φ・発熱ユニットパタン
、　　３・−・発熱フラックスの終端部、４・・−フラ
ックスの重なり部、　　５．５′Φ・・ユニットパタン
側ｔａ　部、　　　６　、ｓ′拳・・ユニットパタン側
縁部の辺の中心線、　　７・・・シリコン基板（コレク
タ）、　８・・・エピタキシャル層（コレクタ）、　　
９・・・ベース、　　１０１１１１１１エミツタ、　１
１・・・銀層、　１２−・」酸化ベリリウム層（ヒート
シンク）、　　１３・・・銅層（ヒートシンク）。 特許庁長官殿 １．　ｉｔ　ｆ’ｌの表小 ３、１ｊｌｉ　＋１−’ｅ　ｔ　；Ｓ　８・ｊ汀１との
閏（！＋　　　　、−＋、Ｙｊ’＋出願人（Ｉ　Ｉ’ｌ
　　神全用県用崎市中原区１．小１（ｉ中１０１５市地
（５２２）名イ４．富士通株式会社 ４　代　　工１１１　　　人　　　　　！ｉ：　＋’ｌ
ｉ　　神だ用県川崎、１ｉｌｌすｌｉｉ区ＩＩＪ・）］
１中１０１５番地富士通株式会社内 ８−　）＋ｌｉ　＋１’、の内ピｉ　　別紙の辷り１、
本願間ｘｔｌ１ｇ　ｌ　４　ｆｆｌ第９行に記載さｎた
［ｔ、ｂ’ｃｊを「１５°Ｃｌに補正する０ 手　続　補　正　書（自発ン 昭和　　＋１　　　月　　１１ ５９、６．１１ 特許庁長官殿 １・Ｉ（Ｉ′ｌの］７小 昭和５？旬’１１、：’１１（’ｉｌ第λダ３乙う）ン
２党明のン、弥半導体装置 ３、　　＋＋ｌｉ　＋１ｇを　４−、、□　ｈ富士通株
式会社内 昭和　　　＋１１１　　　　Ｉｔなし ６１１１ｉ正により増ｈ１１（る発明の紋　　　なし７
　補　＋Ｆ　　の　χ１　象　明細書のｆ＃　Ｂ’ｒ請
求の範囲の欄ｓ、　ｈｌｌ止の内谷別組の通り １、明細書の特許請求の範囲の欄を下記の通り補正する
。 咋いに分離されかつ千鳥状に配置されてなることを特徴
とする半導体装置。」

Claims (1)

【特許請求の範囲】
1. 半導体素子を構成するユニットセルを複数個有して成る
   ユニットパターンが複数個配置され、隣接した前記ユニ
   ットパターンの対抗する辺が該対抗する辺のそれぞれの
   中心線よりも相互にズして配置されてなることを特徴と
   する半導体装置。