TWI696303B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI696303B
TWI696303B TW107118014A TW107118014A TWI696303B TW I696303 B TWI696303 B TW I696303B TW 107118014 A TW107118014 A TW 107118014A TW 107118014 A TW107118014 A TW 107118014A TW I696303 B TWI696303 B TW I696303B
Authority
TW
Taiwan
Prior art keywords
metal
node
resistor
nodes
layer
Prior art date
Application number
TW107118014A
Other languages
English (en)
Other versions
TW201914063A (zh
Inventor
楊忠傑
彭永州
謝仲朋
劉莎莉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201914063A publication Critical patent/TW201914063A/zh
Application granted granted Critical
Publication of TWI696303B publication Critical patent/TWI696303B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228Resistive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/647Resistive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體元件。在實施例之一中,半導體元件包含:具有頂面、底面和兩個端部的電子元件;設置在頂面上的多個接觸點;以及佈置在多個接觸點上的多個金屬節點。多個接觸點包含分別設置在兩個端部處的兩個端部接觸點以及設置在兩個端部接觸點之間的至少一個中間接觸點。多個金屬節點包括分別設置在兩個端部接觸點上的兩個端部金屬節點以及設置在至少一個中間接觸點上的至少一個中間金屬節點。

Description

半導體元件
本揭露是有關於一種散熱之裝置與方法,特別關於一種半導體集成電路散熱之裝置與方法。
集成電路(IC)通常在以半導體為材料的晶片上包含大量的電子元件,例如電阻器、晶體管、電容器等。半導體IC行業在過去幾十年中經歷了快速增長。半導體材料和設計的技術進步,產生了越來越小且更複雜的電路。隨著IC的尺寸減小,IC的電遷移(EM)效應的影響增大。EM是離子在導體/電阻中逐漸移動而引起的材料傳輸。當IC中的電阻工作,產生熱量並增加IC的溫度,這是所謂的焦耳加熱。而由於電阻器的高焦耳加熱,EM會加劇,這會導致IC中電子元件的故障。
工作中電阻的熱分佈通常不均勻。根據電阻的物理結構,電阻兩端的接觸點可連接較冷的元件或金屬,作為散熱路徑。雖然電阻兩端觀察到的溫度較低,但電阻的中心區域形成熱點。在這種情況下,電阻的中心區域具有最高溫度,並且形成EM方面的最薄弱點。特別是當電阻器具有更大的長度和/或更大的電流時,電阻器的中心溫度會更高。儘管傳統技術使用邊緣接觸點通過散熱來緩解電阻器邊緣的溫度,但電阻 器的中心仍然是熱點和EM臨界區域。因此,IC中電阻散熱的傳統技術並不完全令人滿意。
在其中一個實施例中,公開了一種半導體元件。該半導體器件包括:具有頂面、底面和兩個端部的電子元件;設置在頂面上的多個接觸點;以及佈置在多個接觸點上的多個金屬節點。多個接觸點包括分別設置在兩個端部處的兩個端部接觸點以及設置在兩個端頭接觸點之間的至少一個中間接觸點。多個金屬節點包括分別設置在兩個端部接觸點上的兩個端部金屬節點以及設置在至少一個中間接觸點上的至少一個中間金屬節點。
在另一個實施例中,公開了一種半導體器件。該半導體器件包括:具有頂面、底面和兩個端部的電子元件;兩個端部接觸點分別設置在頂面和兩個端部;兩個端部金屬節點分別設置在兩個端部接觸點上;設置在底面下方的介電層;以及至少一個中間金屬節點,中間金屬節點設置在介電層下方並且在兩個端部之間。
在又一個實施例中,公開了一種半導體器件。該半導體器件包括:包含了串聯連接的多個電子元件的電子元件層;包含了設置在電子元件層上的多個端部接觸點的接觸層;以及第一金屬節點層,其包括了佈置在接觸層上的第一組多個金屬節點。多個電子元件中的每一個都具有頂面、底面和兩個端部。多個端部接觸點包含了設置在多個電子元件中的每一個 的頂面上的兩個端部接觸點。兩個端部接觸點分別佈置在電子元件的兩個端部處。多個金屬節點中的每一個皆設置在多個端部接觸點中的對應的一個上。在第一組多個金屬節點中,佈置在兩個電子元件的兩個相鄰端部上方的任意兩個金屬節點熱耦合以形成一對耦合的金屬節點。
101:高阻抗電阻器
102:接觸點
103:上部金屬
104:接觸點
105:下部金屬
110:實施例1A
110’:橫截面視圖
111:高阻抗電阻器
112:接觸點
113:散熱金屬
114:通孔
116:節點1
118:節點A
119:節點B
120:實施例2A
120’:橫截面視圖
121:高阻抗電阻器
122:接觸點
123:介電層
124:通孔
125:散熱金屬
126:節點1
128:節點A
129:節點B
130:實施例3A
130’:橫截面視圖
131:高阻抗電阻器
132:接觸點
133:散熱金屬
134:通孔
136:節點1
137:節點2
138:節點A
139:節點B
220:實施例1B
220’:橫截面視圖
221:高阻抗電阻器
222:接觸點
223:上部金屬
226:節點1
227:節點2
228:節點A
229:節點B
230:實施例1C
231:高阻抗電阻器
232:接觸點
233:上部金屬
235:節點1
236:節點2
237:節點3
238:節點A
239:節點B
310:溫度分佈
311:熱點
316:低點
318:低點
319:低點
320:溫度分佈
321:熱點
326:低點
327:低點
328:低點
329:低點
330:溫度分佈
331:熱點
335:低點
336:低點
337:低點
338:低點
339:低點
330:溫度分佈
410:頂面
420:底面
430:端部
520:實施例2B
521:高阻抗電阻器
522:接觸點
523:上部金屬
524:間接接觸點
525:下部金屬
526:節點1
527:節點2
528:節點A
529:節點B
540:溫度分佈
541:熱點
546:低點
548:低點
549:低點
550:溫度分佈
551:熱點
556:低點
557:低點
558:低點
559:低點
610:頂面
620:底面
630:端部
720:實施例3B
810:溫度分佈
811:熱點
816:低平面區域
818:低點
819:低點
820:溫度分佈
821:熱點
824:低平面區域
826:低平面區域
828:低點
829:低點
910:頂面
920:底面
930:端部
1001:電阻器長度L
1002:電阻器寬度W
1003:金屬長度
1004:金屬寬度
1101:電阻器長度L
1102:電阻器寬度W
1103:金屬長度
1104:金屬寬度
1200、1300、1400:方法
1202、1204、1206、1208、1210、1302、1304、1306、 1308、1310、1402、1404、1406、1408:步驟
當結合附圖閱讀時,根據以下詳細描述可以更好地理解本揭露的各方面。注意各種特徵不一定按比例繪製。且為了清楚討論,各種特徵的尺寸和形狀可以任意增大或減小。在整個說明書和附圖中,相似的附圖標記表示相似的特徵:第1圖為繪示根據本揭露各種實施方式之示例性半導體元件的俯視圖。
第2圖為繪示根據本揭露一實施方式之第一組示例性半導體元件的俯視圖。
第3圖為繪示第2圖中之示例性半導體元件的溫度分佈。
第4圖為繪示第2圖中之示例性半導體元件的對應橫截面圖。
第5圖為繪示根據本揭露一實施方式之第二組示例性半導體器件的俯視圖和溫度分佈。
第6圖為繪示第5圖中的示例性半導體器件之一的對應橫截面圖。
第7圖為繪示根據本揭露一實施方式之一的第三組示例性半導體元件的俯視圖。
第8圖為繪示第7圖中的示例性半導體器件的溫度分佈。
第9圖為繪示第7圖中的示例性半導體器件之一的對應橫截面圖。
第10圖為繪示第2圖中的第一組示例性半導體器件的幾何設計。
第11圖為繪示第5圖中的第二組示例性半導體器件的幾何設計。
第12圖為繪示根據本揭露一實施方式之用於形成半導體元件的示例性方法的流程圖。
第13圖為繪示根據本揭露一實施方式之用於形成半導體元件的另一示例性方法的流程圖。
第14圖為繪示根據本揭露一實施方式之用於形成半導體元件的又一示例性方法的流程圖。
本揭露描述了用以實施本主題的不同特徵的各種實施例。下面描述組件和佈置的具體示例以簡化本揭露。這些僅是例子,並不意在限制。例如,在下面的描述中在第二特徵之上形成的第一特徵,可以包含第一和第二特徵直接接觸的實施例,並且還可以包含在第一和第二特徵之間有另一種特徵,使得第一和第二特徵不直接接觸的實施例。另外,本揭露可以在每個示例中重複使用相同的附圖數字和/或字母,這種重複是為了簡單和清楚的做說明,並且不代表各種實施例和/或配置之間有關連性。
此外,為了便於描述,可以在這裡使用諸如「在...之下」、「在...下方」、「在...之上」、「在...上方」等的空間相對術語來描述一個元件或特徵與另一元件或特徵之間的位置關係。除了附圖中描繪的方向之外,空間相對術語旨在涵蓋使用或操作中的裝置的不同方位。該裝置可以以其他方式定向(旋轉90度或在其他方位)並且同樣可以相應地空間相對術語來說明。
儘管邊緣/端部接觸點已用於降低電阻的溫度,但電阻的中心區仍然是熱點。用以減低電阻器中心區域溫度的一種方法是將電阻器並聯,分成兩個電阻器。例如,寬度為1μm的電阻可以分成兩個並聯的電阻,每個電阻寬度為0.5μm。兩個電阻的整體表面積增加,有利於熱輻射。但是與兩個電阻的其他區域相比,兩個電阻的中心區域仍然是一個熱點。
本揭露意圖在通過在熱點區域處減低電阻器的焦耳加熱來改善IC中電阻器的EM效應,以便降低IC工作期間電阻器周圍的溫度。本揭露提供了多種半導體器件(例如半導體IC)的實施例,其中包含電阻器,該電阻器具有設置在兩個末端部分的兩個末端金屬節點,以及設置在兩個末端部分之間的至少一個中間金屬節點,以及多種製做成半導體元件的方法。電阻器具有頂面,底面和兩個端部。可以把至少一個中間金屬節點用作插入到電阻器中散熱的散熱器。
在一些實施例中,每個端部金屬節點和至少一個中間金屬節點設置在與頂面直接接觸的接觸點上。這些實施例中,至少一個中間金屬節點可以將電阻器熱耦合到設備中的接 地平面或電源平面以散熱。
在另一些實施例中,元件包括設置在電阻器底面下方的介電層,並且至少一個中間金屬節點設置在介電層下方,使得至少一個中間金屬節點與電阻器間接接觸。這些實施例中,至少一個中間金屬節點可以將電阻器熱耦合到設備中的基板以散熱。
在另一些實施例中,電阻器是包含串聯連接的多個子電阻器的電阻層。在這些實施例中,每個子電阻器具有頂面,底面和兩個端部。金屬節點設置在每個子電阻器的每一個端部上,並且兩個相鄰子電阻器的兩個相鄰末端部分上的任意兩個金屬節點皆會熱耦合以形成一對耦合金屬節點,這一對耦合金屬節點可以被視為用於電阻器的散熱的中間金屬節點對。中間金屬節點對可以通過一對觸點設置在頂面上,並且將該電阻器熱耦合到該裝置中的接地平面或電源平面以便散熱,或者可以設置在電阻器下面的介電層下方並且將電阻器熱耦合到設備中的基板以散熱。
隨著半導體元件尺寸的不斷減小和封裝密度的不斷增加,寄生電容對於提高元件的工作速度變得越來越重要。為了減少中間金屬節點與基底之間重疊區域的寄生電容,本揭露提供了一種設計中間金屬節點的形狀和尺寸的方法,使得金屬節點與電阻器平行(in parallel with)或完全被電阻器區域覆蓋。
應該理解的是,雖然本揭露中的描述集中於集成電路(IC)中的電阻器使用,但是本揭露適用於所有類型的因 為電流而在電路中產生熱的電子組件。所公開的半導體元件結構通過降低電阻器中心區域(EM臨界區域)的溫度並抑制散熱片插入帶來的寄生電容的增加,對於大電流的電阻器,例如終端電阻,有很大好處。
第1圖示出了根據本揭露的各種實施例的示例性半導體元件的俯視圖。第1圖為用於插入散熱器的三個實施例,例如,通過接觸點102或下部金屬105經由間接接觸點104在電阻器(例如高阻抗(high resistance;HiR)電阻器)中形成上部金屬103。在許多實施例中,使用一個高阻抗電阻器101來散熱。高阻抗電阻器101由高電阻材料形成,例如氮化鈦(TiN)或氮化鉭(TaN)。
在實施例1A 110中,兩個端節點(節點A 118和節點B 119)經由兩個端部接觸點112-1、112-2被佈置在高阻抗電阻器111上以形成散熱路徑。如上所述,如果電阻器在兩端僅具有這兩個端節點,則熱量將在該電阻器的中心處累積。因此,高阻抗電阻器111還具有插入兩端之間的中間節點(節點1 116)以用來降低高阻抗電阻器111的中心區域溫度的散熱器。節點1 116包含上部散熱金屬113,其設置在與高阻抗電阻器111的頂面直接接觸的接觸點112上,使得高阻抗電阻器111的中心處的熱量能夠經由節點1 116散發到半導體元件中的大散熱器。例如,當實施例1A中的器件是半導體IC時,節點1 116可將高阻抗電阻器111熱耦合到可進一步將熱量從IC內散發出去的網狀電源平面/接地平面(mesh power/ground plane)。上部散熱金屬113的尺寸可以根據裝置的電性能和熱 性能要求來優化。與不包括中間節點1(節點1 116)的傳統裝置相比,本實施例中的裝置具有類似的電性能,並且可能僅具有較小的寄生電容。為了減少由插入的散熱器引起的寄生電容,可以設計散熱器的金屬形狀以使上部散熱金屬113與高阻抗電阻器111平行(in parallel with)和/或被高阻抗電阻器111的區域完全覆蓋。關於金屬節點,將在後面討論。
在實施例2A 120中,兩個端節點(節點A 128和節點B 129)經由兩個端部接觸點122-1、122-2佈置在高阻抗電阻器121上,以形成散熱路徑。為了減少在高阻抗電阻器121的中心處積聚的熱量,高阻抗電阻器121還具有位於兩端之間的中間節點(節點1 126)以用作散熱器。這裡節點1 126包括設置在高阻抗電阻器121的底面下方的間接接觸通孔124下方的下部散熱金屬125,使得高阻抗電阻器121的中心處的熱量可以經由節點1 126散發到半導體裝置的大散熱器群(large heat sink pool)中。例如,當實施例2A中的元件是半導體IC時,節點1 126可以將高阻抗電阻器121熱耦合到基板上,諸如大容量互補金屬氧化物半導體(CMOS)或絕緣體上矽(SOI)CMOS,可以進一步的將熱量從IC中散發出去。下部散熱金屬125的尺寸可以根據裝置的電性能和熱性能要求來優化。與不包含中間節點1 126的常規裝置相比,本實施例中的裝置具有類似的電性能並且可能具有一些寄生電容。第1圖中的實施例2A 120會使裝置中有較大的寄生電容,因為下面的散熱器節點1 126不僅是熱導體,而且還是因為與基底不可避免的有較大電耦合而導致更多寄生電容的「電導體(electrical conductor)」。稍後將討論金屬節點的幾何設計細節。
在本揭露中,除非另有說明,否則電阻器中的電流具有從節點A到節點B的流動方向。
在實施例3A 130中,高阻抗電阻器131包括串聯連接的兩個分離的電阻器單元(子電阻器)。例如,一個10歐姆電阻可以分成兩個串聯連接的5歐姆電阻。兩個邊緣閥門或端部節點(節點A 138和節點B 139)經由兩個端部接觸點132-1、132-2佈置在高阻抗電阻器131上以形成散熱途徑。另外,在兩端之間插入中間節點(節點1 136和節點2 137),以作為用於降低高阻抗電阻器131的中心區域的溫度的散熱器。在該實施例中,兩個中間節點被佈置在兩個相鄰子電阻器的兩個相鄰端部上並且形成熱耦合節點對,也就是由覆蓋兩個中間節點的單一金屬件構成。如第2圖所示,金屬件可以是設置在接觸點132上的上部散熱金屬133,與高阻抗電阻器131的頂面直接接觸。或者設置在高阻抗電阻器131(未示出)的底面下方的間接接觸點下方的下部金屬。這樣,高阻抗電阻器131的中心區域中的熱量,也就是在實施例3A 130中的兩個子電阻器的連接區域中的熱量可以經由耦合節點對(節點136與節點137)消散到半導體元件的大散熱器中。例如,當實施例3A中的元件是半導體IC時,耦合節點對(節點136與節點137)可將高阻抗電阻器131熱耦合至網狀電源平面/接地平面或向下耦合至塊狀或SOI CMOS,以進一步消散IC的熱量。為了減少由插入的散熱器引入的寄生電容,可以設計散熱器金屬對形狀以使得上部散熱金屬133與高阻抗電阻器131平行和/或被高 阻抗電阻器131的區域完全覆蓋,就像在實施例1A中一樣。在一個示例中,實施例3A中的中間節點並非全部佈置在子電阻器的末端部分處,特別是當子電阻器具有不同的長度或尺寸時更適合如此佈置。在另一個示例中,實施例3A中的每個中間節點皆被佈置在子電阻器的末端部分處,並且兩個相鄰子電阻器末端處的任何兩個中間節點形成熱耦合節點對,如第3圖所示,可以利用現有的散熱片結構為串聯電阻建立新的散熱片插入結構。
第2圖為根據本揭露的一些實施例的第一組示例性半導體元件的俯視圖。第2圖繪示了第1圖中的實施例1A的不同版本。例如,第2圖中的實施例1A 110與第1圖中的實施例1A 110相同,皆為其中一個中間節點(節點1)插入電阻兩端之間用以散熱。
在第2圖的實施例1B 220中,除了通過兩個接觸點222設置在高阻抗電阻器221上的兩個端部節點(節點A 228和節點B 229)之外,兩個中間節點(節點1 226和節點2 227)被插入在高阻抗電阻器221的兩個端部節點以用於散熱。兩個中間節點中皆包括設置在與高阻抗電阻器221的頂面直接接觸的接觸點222上的上部金屬223,使得高阻抗電阻器221的中心處的熱量可以經由兩個中間節點導入半導體元件中的大散熱器裡。
在第2圖的實施例1C 230中,除了兩個端部節點(節點A 238和節點B 239)之外,三個中間節點(節點1 235、節點2 236和節點3 237)被插入在高阻抗電阻器231的兩個端 部之間用於散熱。三個中間節點皆包括設置在與高阻抗電阻器231的頂面直接接觸的接觸點232上的上部金屬233,使得高阻抗電阻器231的中心的熱量可以經由兩個中間節點導入半導體元件中的大散熱器裡。
在一些實施例中,插入電阻器上的中間節點的數量可以大於三。並且,在一些實施例中,設置在電阻器上的中間節點的位置不必像第2圖所示的那樣均勻地分佈在電阻器上。例如,當一個電阻的一端比另一端寬時,或者當電阻的不同部分具有不同的材料時,散熱器(中間金屬節點)可以基於實驗或測量,被分配以對應於電阻上的最熱點。
根據本揭露的一些實施例,第3圖示出了第2圖中示例性半導體元件的溫度分佈。對於實施例1A 110,實施例1B 220,實施例1C 230,第3圖分別示出沿著從電阻器的節點A到節點B的軸線的相應溫度分佈310、320、330。
如第3圖所示,實施例1A 110的溫度分佈310在兩個端節點處具有兩個低點318、319,並且在中間節點1處具有一個低點316。由於中間節點1位於電阻器的中心,與沒有中間節點的傳統設備相比,在電阻器中心沒有較大的熱點,但是在節點之間有兩個較小的熱點311。另外,與沒有中間節點的傳統設備相比,本實施例中的電阻器的整體溫度降低。
實施例1B 220的溫度分佈320在兩個末端節點處具有兩個低點328、329,在中間節點1和2處具有兩個低點326、327。與不具有中間節點的傳統設備相比,在電阻器中心沒有較大的熱點,但是在節點之間有三個較小的熱點321。 另外,與沒有中間節點的傳統設備相比,本實施例中的電阻器的整體溫度降低。
類似地,實施例1C 230的溫度分佈330在兩個末端節點處具有兩個低點338、339,在中間節點1、2、3處具有三個低點335、336、337。與不具有中間節點的傳統設備相比,在電阻器中心沒有較大的熱點,但是在節點之間有四個較小的熱點331。另外,與沒有中間節點的傳統設備相比,本實施例中的電阻器的整體溫度降低。
如第3圖所示,在電阻器的兩端之間插入更多的中間節點可以為電阻器帶來較低的總體溫度和較均勻的溫度分佈。另一方面,更多的中間節點有可能造成著更高的設備成本。因此,可以基於溫度降低和成本增加之間的折衷以及其他問題(如電阻器和節點形狀、性能要求等)來確定中間節點的最佳數量。
根據本揭露的一些實施例,第4圖示出了第2圖中示的一些示例性半導體元件的對應橫截面圖。
第4圖示出了用於實施例1A的橫截面視圖110'。在橫截面圖110'中,高阻抗電阻器111具有頂面410、底面420和兩個端部430-1、430-2。在高阻抗電阻器111的頂面410上設置有三個接觸點112,包括設置在電阻器的兩個端部430-1、430-2處的兩個端部接觸點以及設置在高阻抗電阻器111的中心處的一個中間接觸點。根據不同的實施例,中間接觸點可以設置在兩個端部之間的任何位置。在兩個端部接觸點112-1、112-2上設置兩個端部節點(節點A 118和節點B 119),並且在中間接觸點112-3上設置一個中間節點1 116。本例中的節點1 116包括多個金屬層(散熱金屬N 113-1、散熱金屬N+1 113-2、散熱金屬N+2 113-3、...)和至少一個垂直通孔(散熱器通孔N 114-1、散熱器通孔N+1 114-2、...),用以熱耦合多個金屬層中的相鄰金屬層。高阻抗電阻器111的中心處的熱量可以通過節點1 116導入半導體元件中的大散熱器(例如網狀電源平面/接地平面)。
第4圖還示出了用於實施例1B的橫截面視圖220'。在橫截面視圖220'中,高阻抗電阻器221上設置有四個接觸點222,包括設置在電阻器的兩個端部的兩個端部接觸點以及設置在兩個端部之間的兩個中間接觸點。有兩個端節點(節點A 228和節點B 229)設置在兩個端部接觸點222上,兩個中間節點(節點1 226和節點2 227)設置在兩個中間接觸點222上。在這個例子中,兩個中間節點(節點1 226和節點2 227)皆包括多個金屬層和至少一個垂直通孔,通孔將多個金屬層中的相鄰金屬層熱耦合。例如,本示例中的節點1 226包括散熱金屬N 223-1、散熱金屬N+1 223-2、散熱金屬N+2 223-3等,以及散熱器通孔N 224-1、散熱器通孔N+1 224-2等用以熱耦合相鄰的散熱器金屬。高阻抗電阻器221的中心處的熱量可以經由兩個中間節點(節點1 226和節點2 227)被導入半導體元件中的大散熱器(例如,網狀電源平面/接地平面)。
根據一些實施例,電阻器的頂部接觸點可以由鎢形成。以及,根據一些實施例,每個金屬層或每個散熱器金屬可以由鋁合金形成。
根據一些實施例,可以基於元件的尺寸、元件的成本、金屬層的材料、以及元件的其他部分的材料等來優化中間節點中的金屬層的數量。當電阻上存在多個中間節點時,不同中間節點中金屬層的數量和/或材料可以不同。
第5圖示出了根據本揭露的一些實施例的第二組示例性半導體元件的俯視圖和溫度分佈。第5圖並且示出了第1圖中的實施例2A的不同版本。例如,第5圖中的實施例2A 120與第1圖中的實施例2A 120相同,皆為其中一個中間節點(節點1)插入電阻器的兩端之間和電阻器下方進行散熱。
在第5圖的實施例2B中,除了經由將兩個端部接觸點522佈置在高阻抗電阻器521上的兩個端部節點(節點A 528和節點B 529)之外,亦將兩個中間節點(節點1 526和節點2 527)插入在高阻抗電阻器521的兩個端部之間,並在高阻抗電阻器521下方散熱。兩個中間節點皆包括佈置在高阻抗電阻器521的底面下方的間接接觸點524下方的下部金屬525,使得高阻抗電阻器521的中心處的熱量可以經由兩個中間節點導入大散熱器(例如塊狀或SOI CMOS)。
在一些實施例中,插入電阻器下方的中間節點的數量可以大於兩個。並且,在一些實施例中,佈置在電阻器下方的中間節點的位置不必如第5圖所示的那樣均勻地分佈在電阻器上。
對於實施例2A 120和2B 520,第5圖分別示出沿著從電阻器的節點A到節點B的軸的相應溫度分佈540和550。如第5圖所示,實施例2A 120的溫度分佈540在兩個端節點處 具有兩個最低點548、549,並且在中間節點1處具有一個低點546。由於中間節點1位於電阻器的中心,與不具有中間節點的傳統設備相比,在電阻器中心沒有較大的熱點,但是在節點之間存在兩個較小的熱點541。另外,與沒有中間節點的傳統裝置相比,本實施例中的電阻器的整體溫度降低。
根據觀察,在這個實施例中,節點1處的溫度高於節點A和B處的溫度。還可以觀察到,與第3圖中的溫度分佈310相比,第5圖中節點1 546處的溫度比第3圖中節點1 316處的高。這些觀察結果可以表明,當散熱片的其他參數具有可比性時,直接接觸散熱片比間接接觸散熱片效果更好。
類似地,實施例2B 520的溫度分佈550在兩個末端節點處具有兩個低點558、559,在中間節點1和2處具有兩個低點556、557。與沒有中間節點的傳統設備不同,在此處的電阻器中心沒有大的熱點,但是在節點之間有三個較小的熱點551。另外,與沒有中間節點的傳統設備相比,本實施例中的電阻器的整體溫度降低。
如第5圖所示,在電阻器的兩端之間插入更多的中間節點可以為電阻器帶來較低的總體溫度和較均勻的溫度分佈。但另一方面,更多的中間節點可能造成更高的設備成本。因此,可以基於溫度降低和成本增加之間的折衷以及其他問題(如電阻器和節點形狀、性能要求等)來確定最佳數量的中間節點。
第6圖示出了第5圖中的示例性半導體元件之一的對應橫截面圖。根據本揭露的一些實施例。第6圖示出了用 於實施例2A的橫截面視圖120'。如橫截面視圖120'所示,高阻抗電阻器121具有頂面610,底面620和兩個端部630-1、630-2。在高阻抗電阻器121的兩個端部630-1、630-2處的頂面610上設置有兩個端部接觸點122-1、122-2,和佈置在兩個端部接觸點122-1、122-2上的兩個端部節點(節點A 128和節點B 129)。另外,如第6圖所示,高阻抗電阻器121被介電層123覆蓋。中間節點1 126設置在介電層123下方並位於高阻抗電阻器121的兩個端部之間。本例中的節點1 126包括多個金屬層(散熱金屬N-1 125-1、散熱金屬N-2 125-2、散熱金屬N-3 125-3等)以及至少一個通孔(散熱器通孔N-1 124-1、散熱器通孔N-2 124-2,...),通孔用以熱耦合多個金屬層中的相鄰金屬層。高阻抗電阻器121中心的熱量可以通過節點1 126導入半導體元件中的大散熱器(塊狀基板,或SOI CMOS)。根據一些實施例,金屬層或散熱器金屬可以由鋁合金形成。
根據一些實施例,可以基於元件的尺寸、元件的成本、金屬層的材料、以及元件的其他部分的材料等來優化中間節點中的金屬層的數量。當在電阻器下方設置多個中間節點時,不同中間節點中金屬層的數量和/或材料可以不同。並且,在一些實施例中,一個電阻器可以具有設置在電阻器頂部的中間金屬節點和設置在電阻器底部的中間金屬節點。
第7圖示出了根據本揭露的一些實施例的第三組示例性半導體元件的俯視圖。第7圖示出了第1圖中的實施例3A的不同版本。例如,第7圖中的實施例3A 130與第1圖中的 實施例3A 130相同,其中電阻包括兩個串聯的子電阻,中間節點位於每個子電阻的每個端部,兩個相鄰子電阻的任意兩個中間節點形成熱耦合節點對,用於電阻的散熱。
在一些實施例中,電阻器中的子電阻器的數量可以大於三。並且,在一些實施例中,子電阻器的形狀和/或尺寸彼此不同。在一些實施例中,一個子電阻器可以比另一個子電阻器更寬或者具有與另一個子電阻器不同的材料。在這種情況下,散熱器(中間金屬節點)可以基於實驗或測量被分配以對應於子電阻上的最熱點。
第8圖示出了第7圖中的示例性半導體元件的溫度分佈。根據本揭露的一些實施例。對於實施例3A 130和3B 720,第8圖分別示出沿著從電阻器的節點A到節點B的軸線的對應溫度分佈810和820。
如第8圖所示,實施例3A 130的溫度分佈810在兩個末端節點處具有兩個低點818、819,在中間節點對(節點1與2)處具有一個低平面區域816。由於中間節點對位於電阻器的中心,與沒有中間節點對的傳統設備相比,此電阻器中心沒有較大的熱點,但是在節點之間存在兩個較小的熱點811。另外,與不具有中間節點對的傳統設備相比,本實施例中的電阻器的整體溫度降低。
類似地,實施例3B 720的溫度分佈820在兩個末端節點處具有兩個低點828、829,並且在中間節點對(節點1與2和節點3與4)處具有兩個低平面區域824、826。與不具有中間節點對的傳統設備相比,此電阻器中心沒有較大的熱點, 但是在節點之間存在三個較小的熱點821。另外,與不具有中間節點對的傳統設備相比,本實施例中的電阻器的整體溫度降低。
如第8圖所示,在電阻器的兩端之間插入更多的中間節點對可以為包含了串聯連接的多個子電阻器的電阻器帶來更低的總體溫度和更均勻的溫度分佈。但另一方面,更多的中間節點對可能造成更高的設備成本。因此,可以基於溫度降低和成本增加之間的折衷以及其他考量(如子電阻器和節點的形狀、性能要求等)來決定電阻器中的子電阻器和中間節點對的最佳數量。
根據本揭露的一些實施例,第9圖示出了第7圖中的示例性半導體元件之一的對應橫截面圖。第9圖示出了實施例3A的橫截面視圖130'。在橫截面圖130'中,每個高阻抗電阻器131具有頂面910、底面920和兩個端部930-1、930-2。在高阻抗電阻器131上設置有四個接觸點132,包括設置在每個電阻器的兩個端部的兩個端部接觸點。在兩個端部接觸點132-1、132-2上設置兩個端部節點(節點A 138和節點B 139),並且在中間接觸點132-3、132-4上設置一個中間節點對(節點1 136和節點2 137)。本例中的節點對1(節點1 136和節點2 137)包括多個金屬層(散熱金屬N 133-1、散熱金屬N+1 133-2、散熱金屬N+2 133-3、...)和至少一個通孔(散熱器通孔N 134-1與134-2、(散熱器通孔N+1 134-3與134-4......),用以熱耦合多個金屬層中的相鄰金屬層。在高阻抗電阻器131的中心處,即在高阻抗電阻器131中串聯連接 的兩個子電阻器的連接區域處的熱量可以經由節點對(節點1 136和節點2 137)被導入半導體元件中的大散熱器(例如,網狀電源平面/接地平面)。
在一些實施例中,當電阻被分成多個子電阻時,可以在電阻下方插入一個或多個中間金屬節點對,並且電阻中心的熱量可以通過一個或多個中間金屬節點對導入裝置的基板。並且,在一些實施例中,一個電阻器可以具有設置在電阻器頂部的中間金屬節點對和設置在電阻器底部的中間金屬節點對。
根據一些實施例,電阻器頂部的接觸點可以由鎢形成。並且,根據一些實施例,每個金屬層或每個散熱器金屬可以由鋁合金形成。並且,根據一些實施例,可以基於元件的尺寸、元件的成本、金屬層的材料、以及元件的其他部分的材料等來優化中間節點對中的金屬層的數量。當電阻上存在多個中間節點對時,不同中間節點對中金屬層的數量和/或材料可以不同。
根據本揭露的一些實施例,第10圖示出了第2圖中的第一組示例性半導體器件的幾何設計。在實施例1A 110中,高阻抗電阻器111具有與兩個端節點之間的距離相等的電阻器長度L 1001,並且具有如第10圖所示的電阻器寬度W 1002。所插入的中間散熱器金屬具有金屬長度1003和金屬寬度1004。更具體地說,當散熱器節點包括多個金屬層時,每個散熱器金屬層可以具有不同的金屬長度或寬度。
此處散熱器節點的幾何設計的目標是減少半導體 元件中的寄生電容。在插入節點之前,電阻器和元件的基板之間會存在寄生電容。寄生電容與形成電容的兩個極板之間的公共區域成比例。在如第10圖所示的實施例1A中,如圖10所示,因為節點設置在電阻器的頂部並且經由接觸點電性連接到電阻器,所以散熱器金屬節點的插入將不會引入太多額外的寄生電容,特別是當節點被電阻器完全覆蓋或阻擋時而不接觸基板,也就是沒有可以連接節點和基板而不穿透電阻器的垂直直線時更是如此。
在一些實施例中,中間金屬具有與電阻器相同的幾何形狀並且與電阻器平行放置。如第10圖所示,在元件的頂視圖中,散熱器金屬和電阻器都具有矩形形狀。
當金屬節點包括多個金屬層時,金屬層包括:與電阻器上的對應接觸點接觸的第一金屬層(散熱金屬N),以及其他金屬層(散熱金屬N+i,i=1,2...)設置在第一金屬層上。在一些實施例中,多個金屬層中的每一層具有與電阻器相同的形狀。並且在一些實施例中,每個金屬層的面積小於或等於電阻器的面積。
在一些實施例中,第一層(散熱器金屬N)具有:小於或等於電阻器長度L 1001的第一金屬長度1003,以及小於或等於電阻器長度寬度W 1002的第一金屬寬度1004,並且每個其他層(散熱器金屬N+1)具有:大於或等於第一金屬長度1003的金屬長度1003-i,以及大於或等於第一金屬寬度1004的金屬寬度1004-i。在一些實施例中,第一層(散熱金屬N)具有:從0.1*L和1L之間的範圍中選擇的第一金屬長度 1003,以及從0.1*W和40W之間的範圍中選擇的第一金屬寬度1004,並且其他各層(散熱器金屬N+1)具有:從0.1*L和40L之間的範圍中選擇的金屬長度1003-i,以及從0.1*W和40W之間的範圍選擇的金屬寬度1004-i。
根據本揭露的一些實施例,第11圖示出了第5圖中的第二組示例性半導體元件的幾何設計。在實施例2A 120中,高阻抗電阻器121具有等於兩個端節點之間的距離的電阻器長度L 1101,並且具有電阻器寬度W 1102,如第11圖所示。插入的中間散熱器金屬具有金屬長度1103和金屬寬度1104。更具體來說,當散熱器節點包括多個金屬層時,每個散熱器金屬層可以具有不同的金屬長度或寬度。
在實施例2A中,如第11圖所示,因為節點設置在電阻器和基板之間,並且沒有直接電性連接到電阻器,所以散熱器金屬節點插入會對元件引入一些額外的寄生電容。
在一些實施例中,中間金屬具有與電阻器相同的幾何形狀並且與電阻器平行放置。如第11圖所示,散熱器金屬和電阻器在元件的俯視圖中具有矩形形狀。
當金屬節點包含多個金屬層時,金屬層包括:與電阻器下方的介電層接觸的第一金屬層(散熱器金屬N-1),以及設置在第一金屬層下方的其他金屬層(散熱器金屬N-i,i=2,3...)。在一些實施例中,多個金屬層中的每一個具有與電阻器相同的形狀。並且在一些實施例中,每個金屬層的面積小於或等於電阻器的面積。
在一些實施例中,第一層(散熱器金屬N-1)具 有:小於或等於電阻器長度L 1101的第一金屬長度1103-1,以及小於或等於電阻器寬度W 1102的第一金屬寬度1104,並且其他各層(散熱金屬N-i)具有大於或等於第一金屬長度1103的金屬長度1103-i(i=2,3...),以及大於或等於第一金屬長度1104的金屬長度1104-i(i=2,3...)。在一些實施例中,第一層(散熱器金屬N-1)具有:選自0.1*L和1L之間的範圍的第一金屬長度1103,以及選自0.1*W和40W的範圍中選擇的金屬寬度1104,其他各層(散熱金屬N-i)具有:選自0.1*L和1L之間的範圍的第一金屬長度1103-i(i=2,3...),以及選自0.1*W和40W的範圍中選擇的金屬寬度1104-i(i=2,3...)。
可以理解的是,實施例3A中示例性半導體元件的幾何設計可以按照與第10與11圖所示的實施例1A和實施例2A的幾何設計類似的方式進行。
第12圖示出了根據本揭露的一些實施例的用於形成半導體元件的示例性方法1200的流程圖。如第12圖所示,在步驟1202中,形成電阻器,其中電阻器具有頂面、底面和兩個端部。在步驟1204中,兩個端部接觸點分別在兩個端部的頂面上形成。在步驟1206中,兩個端部接觸點之間的頂面上形成至少一個中間接觸點。在步驟1208中,兩個端部金屬節點分別在兩個接端部觸點形成。在步驟1210中,在至少一個中間接觸點上形成至少一個中間金屬節點。
第13圖示出了根據本揭露的一些實施例的用於形成半導體器件的另一示例性方法1300的流程圖。如第13圖所示,在步驟1302中,形成電阻器,其中電阻器具有頂面、 底面和兩個端部。在步驟1304中,兩個端部接觸點分別在兩個端部的頂面上的形成。在步驟1306中,兩個端部金屬節點分別在兩個端部接觸點形成。在步驟1308中,在底面下方的形成介電層。在步驟1310中,至少一個中間金屬節點在介電層下方並且在兩個端部之間形成。
第14圖示出了根據本揭露的一些實施例的用於形成半導體器件的又一示例性方法1400的流程圖。如第14圖所示,在步驟1402中,形成包含了串聯連接的多個電阻器的電阻器層,其中多個電阻器中的每一個皆具有頂面、底面和兩個端部。在步驟1404中,兩個端部接觸點分別形成在電阻器的兩個端部處的頂面上。在步驟1406中,在每個接觸點上的形成金屬節點。在步驟1408中,設置在兩個電阻器的兩個相鄰端部上方的任意兩個金屬節點熱耦合,以形成一對耦合的金屬節點。
可以理解的是,第12、13、14圖中的步驟的順序皆可根據本揭露的不同實施例做改變。
在其中一個實施例中,公開了一種半導體元件。該半導體器件包括:具有頂面、底面和兩個端部的電子元件;設置在頂面上的多個接觸點;以及佈置在多個接觸點上的多個金屬節點。多個接觸點包括分別設置在兩個端部處的兩個端部接觸點以及設置在兩個端頭接觸點之間的至少一個中間接觸點。多個金屬節點包括分別設置在兩個端部接觸點上的兩個端部金屬節點以及設置在至少一個中間接觸點上的至少一個中間金屬節點。半導體元件中至少一個中間金屬節點包含多個金 屬層和至少一個垂直互連通路,垂直互連通路熱耦合多個金屬層中的相鄰金屬層。半導體元件中至少一個中間金屬節點中的多個金屬層包含第一金屬層與設置在第一金屬層上的一第二金屬層。第一金屬層與相應的接觸點接觸,並具有小於或等於電子元件的長度的第一長度,和小於或等於電子元件的寬度的第一寬度。第二金屬層具有大於或等於第一長度的第二長度,和大於或等於第一寬度一第二寬度。半導體元件中至少一個些金屬節點中的金屬層中的每一個都具有與電子元件相同的形狀。每個金屬層的面積都小於或等於電子元件的面積。半導體元件也包含設置於金屬節點上方的接地面,至少一個中間金屬節點將電子元件熱耦合於接地面。半導體元件也包含設置於多個金屬節點上方的電源平面,至少一個中間金屬節點將電子元件熱耦合於電源平面。半導體元件也包含設置在底面下方一介電層,以及至少一個金屬節點設置於介電層下方,每一個金屬節點皆佈置於兩個端部之間。半導體元件中的電子元件由高電阻材料形成。
在另一個實施例中,公開了一種半導體器件。該半導體器件包括:具有頂面、底面和兩個端部的電子元件;兩個端部接觸點分別設置在頂面和兩個端部;兩個端部金屬節點分別設置在兩個端部接觸點上;設置在底面下方的介電層;以及至少一個中間金屬節點,中間金屬節點設置在介電層下方並且在兩個端部之間。半導體元件中至少一個中間金屬節點包含多個金屬層和至少個一通孔,通孔熱耦合金屬層中的相鄰金屬層。半導體元件中至少一個中間金屬節點中的金屬層更包含第 一金屬層與第二金屬層。第一金屬層與介電層接觸,且具有小於或等於所述電子元件的長度的第一長度,以及小於或等於電子元件的寬度的一第一寬度。第二金屬層設置於第一金屬層下方,且具有大於或等於第一長度的第二長度,以及大於或等於第一寬度的第二寬度。半導體元件也包含一個基底,基底設置於至少一個中間金屬節點下方,中間金屬節點將電子元件熱耦合於基底上。半導體元件中的電子元件由高電阻材料形成。
在又一個實施例中,公開了一種半導體器件。該半導體器件包括:包含了串聯連接的多個電子元件的電子元件層;包含了設置在電子元件層上的多個端部接觸點的接觸層;以及第一金屬節點層,其包括了佈置在接觸層上的第一組多個金屬節點。多個電子元件中的每一個都具有頂面、底面和兩個端部。多個端部接觸點包含了設置在多個電子元件中的每一個的頂面上的兩個端部接觸點。兩個端部接觸點分別佈置在電子元件的兩個端部處。多個金屬節點中的每一個皆設置在多個端部接觸點中的對應的一個上。在第一組多個金屬節點中,佈置在兩個電子元件的兩個相鄰端部上方的任意兩個金屬節點熱耦合以形成一對耦合的金屬節點。半導體元件中的每對耦合金屬節點皆包含多個金屬層和至少一對平行通路,平行通路熱耦合金屬層中的相鄰金屬層。半導體元件中每對耦合金屬節點中的金屬層包含第一金屬層與第二金屬層。第一金屬層與接觸層接觸,並具有小於或等於電子元件層的長度的一第一長度,和小於或等於該電子元件層的寬度的第一寬度。設置於第一金屬層上,並具有大於或等於第一長度的第二長度,和大於或等於 第一寬度的第二寬度。半導體元件也包含設置於第一金屬節點層上方的接地面,至少一對耦合金屬節點將電子元件層熱耦合於接地面。半導體元件也包含更包含設置於第一金屬節點層上方的電源面,至少一對耦合金屬節點將電子元件層熱耦合於電源面。半導體元件也包含介電層與第二金屬節點層。介電層設置於電子元件層下面。第二金屬節點層包含佈置於介電層下方的多個金屬節點,裡面的中的每一個金屬節點皆設置於電子元件的端部下方,且佈置於兩個電子元件的兩個相鄰端部下方的任意兩個金屬節點彼此熱耦合。半導體元件中的每一個電子元件皆由高電阻材料形成。
以上說明書概述了若干實施例的特徵,使得本領域的普通技術人員可以更好地理解本揭露的各方面。本領域的技術人員可以很容易地使用本揭露作為設計或修改用於實現相同目的和/或實現與本文介紹的實施例具有相同優點的其他製程和設計的基礎。本領域技術人員應該認識到,這些類似於本揭露的構造並不脫離本揭露的精神和範圍,並且可以在不脫離本揭露的精神和範圍的情況下進行各種改變、替換和變更。
101:高阻抗電阻器
102:接觸點
103:上部金屬
104:接觸點
105:下部金屬
110:實施例1A
111:高阻抗電阻器
112:接觸點
113:散熱金屬
116:節點1
118:節點A
119:節點B
120:實施例2A
121:高阻抗電阻器
122:接觸點
124:通孔
125:散熱金屬
126:節點1
128:節點A
129:節點B
130:實施例3A
131:高阻抗電阻器
132:接觸點
133:散熱金屬
136:節點1
137:節點2
138:節點A
139:節點B

Claims (7)

  1. 一種半導體元件,包含:一電子元件,具有一頂面,一底面和兩個端部;複數個接觸點,設置於該頂面上,其中該些接觸點包含:兩個端部接觸點,分別設置於該兩端部,以及至少一中間接觸點,設置於該兩端部接觸點之間;以及複數個金屬節點,設置於該些接觸點上,其中該些金屬節點包含:兩個端部金屬節點,分別設置於兩個端部接觸點上,以及至少一中間金屬節點,設置於該至少一個中間接觸點上,其中該至少一個中間金屬節點包含複數個金屬層和至少一通孔,該通孔熱耦合該些金屬層中相鄰的該些金屬層,其中每一該些金屬層皆具有與該電子元件相同的形狀,且該些金屬層的長軸皆平行於該電子元件的長軸。
  2. 如請求項第1項所述之半導體元件,其中該至少一中間金屬節點中的該些金屬層包含:一第一金屬層,與該至少一中間接觸,其中該第一金屬層具有小於或等於該電子元件的長度的一第一長度和小於或等於該電子元件的一第一寬度;以及設置在該第一金屬層上的一第二金屬層,其中該第二金 屬層具有大於或等於該第一長度的一第二長度和大於或等於該第一寬度的一第二寬度。
  3. 如請求項第1項所述之半導體元件,更包含設置於該些金屬節點上方的一接地面,其中該至少一個中間金屬節點將該電子元件熱耦合於該接地面。
  4. 一種半導體元件,包含:一電子元件,具有一頂面,一底面和兩個端部;兩個端部接觸點,設置在該頂面上,其中該兩個端部接觸點分別設置於該兩個端部;兩個端部金屬節點,分別設置於兩個該端部接觸點上;一介電層,設置於底面下方;以及至少一中間金屬節點,該中間金屬節點設置於該介電層下方並且在兩個該端部之間,其中該至少一個中間金屬節點包含複數個金屬層和至少一通孔,該通孔熱耦合該些金屬層中相鄰的該些金屬層,其中每一該些金屬層皆具有與該電子元件相同的形狀,且該些金屬層的長軸皆平行於該電子元件的長軸。
  5. 如請求項第4項所述之半導體元件,其中該電子元件由高電阻材料形成。
  6. 一種半導體元件,包含: 一電子元件層,包含串聯連接的複數個電子元件,其中該些電子元件中的每一個皆具有一頂面,一底面和兩個端部;一接觸層,包含設置於該電子元件層上的複數個端部接觸點,其中:該些端部接觸點包含設置於該些電子元件中的每一個的該頂部表面上的兩個該端部接觸點;該兩個端部接觸點分別設置於該電子元件的兩個該端部;以及一第一金屬節點層,其中包括設置於該接觸層上的一複數個第一金屬節點,其中:該第一複數個金屬節點中的每一個佈置於複數個端部接觸點中的對應的一個上;在該第一複數個金屬節點中,佈置於兩個該電子元件的兩個相鄰該端部上的任何兩個該金屬節點熱耦合以形成一對耦合金屬節點,其中該對耦合金屬節點包含複數個金屬層和至少一通孔,該通孔熱耦合該些金屬層中相鄰的該些金屬層,其中每一該些金屬層皆具有與該電子元件相同的形狀,且該些金屬層的長軸皆平行於該電子元件的長軸。
  7. 如請求項第6項所述之半導體元件,更包含更包含設置於該第一金屬節點層之上的一電源面,其中至少一對該耦合金屬節點將該電子元件層熱耦合於該電源面。
TW107118014A 2017-08-30 2018-05-25 半導體元件 TWI696303B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762552176P 2017-08-30 2017-08-30
US62/552,176 2017-08-30
US15/883,462 2018-01-30
US15/883,462 US10510637B2 (en) 2017-08-30 2018-01-30 Devices and methods for heat dissipation of semiconductor integrated circuits

Publications (2)

Publication Number Publication Date
TW201914063A TW201914063A (zh) 2019-04-01
TWI696303B true TWI696303B (zh) 2020-06-11

Family

ID=65435600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118014A TWI696303B (zh) 2017-08-30 2018-05-25 半導體元件

Country Status (3)

Country Link
US (3) US10510637B2 (zh)
CN (1) CN109427754B (zh)
TW (1) TWI696303B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510637B2 (en) * 2017-08-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for heat dissipation of semiconductor integrated circuits
US11309245B2 (en) * 2019-10-28 2022-04-19 Nanya Technology Corporation Semiconductor device with metal spacers and method for fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060231945A1 (en) * 2005-04-19 2006-10-19 International Business Machines Corporation Heat dissipation for heat generating element of semiconductor device and related method
US20080102584A1 (en) * 2004-02-04 2008-05-01 Agere Systems Inc. Structure and Method for Improved Heat Conduction for Semiconductor Devices
US20100127347A1 (en) * 2008-11-21 2010-05-27 Xilinx, Inc. Shielding for integrated capacitors
US20120068308A1 (en) * 2009-06-29 2012-03-22 Fujitsu Semiconductor Limited Semiconductor device and semiconductor device production method
US20160049352A1 (en) * 2012-12-31 2016-02-18 International Business Machines Corporation Phase changing on-chip thermal heat sink
CN105993071A (zh) * 2014-02-14 2016-10-05 高通股份有限公司 集成电路电阻器的热金属接地

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9167694B2 (en) * 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
JP5526065B2 (ja) * 2011-03-25 2014-06-18 日立オートモティブシステムズ株式会社 熱式センサおよびその製造方法
CN104037173B (zh) * 2013-03-08 2017-05-24 中芯国际集成电路制造(上海)有限公司 多晶硅电阻结构及其形成方法
TWI508278B (zh) * 2013-03-13 2015-11-11 Macronix Int Co Ltd 半導體元件及其製造方法
CN105261617B (zh) * 2015-10-28 2018-03-30 中国科学院微电子研究所 三维半导体器件及其制造方法
US9761566B1 (en) * 2016-04-13 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die structure and method of forming same
US10163751B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Heat transfer structures and methods for IC packages
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10510637B2 (en) * 2017-08-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for heat dissipation of semiconductor integrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080102584A1 (en) * 2004-02-04 2008-05-01 Agere Systems Inc. Structure and Method for Improved Heat Conduction for Semiconductor Devices
US20060231945A1 (en) * 2005-04-19 2006-10-19 International Business Machines Corporation Heat dissipation for heat generating element of semiconductor device and related method
US20100127347A1 (en) * 2008-11-21 2010-05-27 Xilinx, Inc. Shielding for integrated capacitors
US20120068308A1 (en) * 2009-06-29 2012-03-22 Fujitsu Semiconductor Limited Semiconductor device and semiconductor device production method
US20160049352A1 (en) * 2012-12-31 2016-02-18 International Business Machines Corporation Phase changing on-chip thermal heat sink
CN105993071A (zh) * 2014-02-14 2016-10-05 高通股份有限公司 集成电路电阻器的热金属接地

Also Published As

Publication number Publication date
US20190067150A1 (en) 2019-02-28
US20210125890A1 (en) 2021-04-29
CN109427754B (zh) 2020-07-21
CN109427754A (zh) 2019-03-05
TW201914063A (zh) 2019-04-01
US10886190B2 (en) 2021-01-05
US20200083134A1 (en) 2020-03-12
US10510637B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
US9478533B2 (en) Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration
US8765568B2 (en) Method of fabricating thermally controlled refractory metal resistor
JP5540007B2 (ja) グリッドプレートを有する集積キャパシタ
TWI391958B (zh) 散熱裝置、熱介面、電阻及冷卻該電阻之方法
US9930769B2 (en) Thermal metal ground for integrated circuit resistors
US8994183B2 (en) Multilayer interconnects with an extension part
TWI527169B (zh) 半導體裝置及其製造方法以及鰭式場效電晶體
TWI696303B (zh) 半導體元件
WO2018053137A1 (en) Integrated circuit with shielding structures
CN110854100B (zh) 多端点电感器及多端点电感器形成方法
US12087761B2 (en) Electrical passive elements of an ESD power clamp in a backside back end of line (B-BEOL) process
US7190044B1 (en) Fuse structure for a semiconductor device
TW202119550A (zh) 積體電路裝置
TWI709177B (zh) 半導體結構及其形成方法及具有通孔軌和深通孔結構的標準單元
TWI833271B (zh) 半導體裝置及其製造方法
US20240194555A1 (en) Wafer dies with thermally conducting perimeter regions
US7031163B2 (en) Mechanical cooling fin for interconnects
US20240249991A1 (en) Thermal sensor device by back end of line metal resistor
JP2005158865A (ja) 半導体装置及びその製造方法