TWI527169B - 半導體裝置及其製造方法以及鰭式場效電晶體 - Google Patents

半導體裝置及其製造方法以及鰭式場效電晶體 Download PDF

Info

Publication number
TWI527169B
TWI527169B TW103144816A TW103144816A TWI527169B TW I527169 B TWI527169 B TW I527169B TW 103144816 A TW103144816 A TW 103144816A TW 103144816 A TW103144816 A TW 103144816A TW I527169 B TWI527169 B TW I527169B
Authority
TW
Taiwan
Prior art keywords
width
heat
thermally conductive
conductive layer
source region
Prior art date
Application number
TW103144816A
Other languages
English (en)
Other versions
TW201530713A (zh
Inventor
昆達 阿密特
洪照俊
陳重輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201530713A publication Critical patent/TW201530713A/zh
Application granted granted Critical
Publication of TWI527169B publication Critical patent/TWI527169B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法以及鰭式場效電晶體
本發明是有關於一種半導體裝置、一種形成半導體裝置的方法以及一種鰭式場效電晶體。
裝置的製造商持續面對提供價值與便利給消費者的需求，例如藉由提供高品質的積體電路。積體電路在使用時通常會造成溫度升高，而這往往限制了積體電路的性能。
本說明書之一觀點係關於一種半導體裝置，其包括基材、基材上的源極區、以及基材上的保護環。保護環與源極區間隔一第一間距。半導體裝置還包括第一導熱層，形成在源極區和保護環上方，且連接源極區和保護環。半導體裝置還包括第一孔，位於第一導熱層之第一部分上方。此外，半導體裝置還包括第二孔，其與第一孔分開， 且位於第一導熱層的第二部分上方。半導體裝置還包括第二導熱層，位於第一孔和第二孔上方，並且連接第一孔和第二孔。半導體裝置在使用中產生熱量，而且此熱量至少部分地從源極區經由第一導熱層傳遞到保護環及基材而散熱。
本說明書之另一觀點係關於一種形成半導體裝置的方法，此方法包括形成第一層於基材上方。此方法還包括在第一層中形成源極區。此方法還包括形成保護環於基材上方，保護環與源極區間隔一第一間距。此方法還包括形成第一導熱層於源極區上方，第一導熱層連接源極區和保護環。此方法還包括形成第一孔於第一導熱層的第一部分上方。此方法還包括形成第二孔，第二孔與第一孔分開，並位在第一導熱層的第二部分上方。此方法進一步包括形成第二導熱層於第一孔和第二孔上方，第二導熱層連接第一孔及第二孔。半導體裝置在使用中產生熱量，且此熱量至少部分地從源極區經由第一導熱層傳遞至保護環及基材而散熱。
本說明書之又一觀點係關於一種鰭式場效電晶體，其包括矽基材及第一氧化物層，其具有位於基材上之源極區以及位於基材上之保護環。保護環與源極區間隔一第一間距。鰭式場效電晶體還包括第二氧化物層，位於源極區和保護環上，且連接源極區和保護環。鰭式場效電晶體還包括第一孔，位在第一導熱層的一第一部分上。鰭式場效電晶體還包括第二孔，其與第一孔分開，且位在第一 導熱層的一第二部分上。所述鰭式場效電晶體還包括金屬線，位於第一孔及第二孔上，且連接第一孔及第二孔。鰭式場效電晶體在使用中產生量熱，且此熱量至少部分地從源極區經由第二氧化物層傳遞至保護環及矽基材而散熱。
100‧‧‧半導體裝置
101‧‧‧基材
103‧‧‧鰭結構
105‧‧‧第一層
107‧‧‧源極區
109‧‧‧汲極區
111‧‧‧閘極結構
200‧‧‧佈局
201‧‧‧保護環
203‧‧‧第一導熱層
205‧‧‧源極孔
207‧‧‧保護環孔
209‧‧‧第二導熱層
209a‧‧‧第一部分
209b‧‧‧第二部分
211‧‧‧閘極接點
213‧‧‧汲極接點
215‧‧‧熱量
217‧‧‧箭頭
300‧‧‧佈局
301‧‧‧導熱層
301a‧‧‧第一部分
301b‧‧‧第二部分
400‧‧‧佈局
401‧‧‧導熱層
403‧‧‧孔
500‧‧‧方法
501、503、505、507、509、511、513、515‧‧‧步驟
600‧‧‧裝置陣列
601‧‧‧虛擬裝置
S1、S2、S3‧‧‧間距
W1、W2、W3、W4、W5、W6、W7‧‧‧寬度
在圖式的各圖中以示例方式和非限制性方式呈現一或多個實施方式，其中具有相同元件編號的標示表示相似的元件。要強調的是，根據業界的標準實務，各種特徵結構得不依比例繪製，且僅用於說明之目的。事實上，為了清楚的討論，圖式中的各種特徵結構的尺寸可能任意地被放大或縮小。
第1圖繪示本發明一或多個實施方式之示範性半導體裝置的高層次示意圖(high-level diagram)，此半導體裝置經由多層散熱層而達成散熱。
第2A圖繪示根據一或多個實施方式之第1圖繪示之半導體裝置的佈局示意圖。
第2B圖繪示根據一或多個實施方式之第2A圖繪示之半導體裝置的佈局中沿A-A'剖面的剖面圖。
第3A圖繪示根據一或多個實施方式之第1圖繪示的半導體裝置的佈局示意圖。
第3B圖繪示根據一或多個實施方式之第3A圖繪示之半導體裝置的佈局中沿B-B'剖面的剖面圖。
第4A圖繪示根據一或多個實施方式之第1圖繪示的半 導體裝置的佈局示意圖。
第4B圖繪示根據一或多個實施方式之第4A圖繪示之半導體裝置的佈局中沿C-C'剖面的剖面圖。
第5圖繪示根據一或多個實施方式之形成半導體裝置之方法的流程圖。
第6圖繪示根據一或多個實施方式的裝置陣列之一部分的示意圖，裝置陣列包括至少一主動半導體裝置以及至少一個虛擬裝置。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
以下說明書提供了許多不同的實施方式或實施例，用於實現本發明的不同特徵。各元件和配置的具體實例描述如下，以簡化本說明書。下述的內容是例示性的，並非旨在限制本發明。
積體電路的溫度在使用期間通常會增加，這限制了積體電路的性能表現。舉例而言，諸如鰭式場效電晶體(FinFET)等半導體裝置中的自發熱(self-heating)現象會影響元件的可靠性，在塊狀矽基材及矽氧化物(SOI)基材中都 有此現象。典型的鰭式場效電晶體設計將大部分熱量傳遞到金屬互連結構而散熱，而此金屬互連結構是積體電路功能中所主動使用的。例如，因金屬互連結構溫度上升導致電子遷移(electro-migration)劣化，對裝置設計者而言這是一個問題。但是，傳統的設計實務並不關注特定的佈局樣式，來緩和使用過程中因裝置自發熱導致的金屬互連結構之高溫積聚。
舉例而言，許多半導體裝置包括基材、源極、汲極、保護環、源極上的氧化物定義區、保護環上的氧化物定義區或磊晶層、經由至少兩穿孔連接到源極上的氧化物定義區及保護環上的氧化物定義區的金屬互連結構、以及柵極。這種半導體裝置在源極上的氧化物定義區與保護環上的氧化物定義區之間具有一間距。在使用中，這種半導體裝置產生熱量。大部分產生的熱量從源極或汲極傳遞到金屬互連結構而散熱，其路徑經過上述至少兩個穿孔中的至少一個穿孔通往磊晶層。一部分的熱量經由上述至少兩個穿孔中的另一個而最終地傳遞到保護環。因為散熱路徑的數量是有限的，而且大部分的熱量通過互連結構，這對半導體裝置的性能有很大的影響。舉例而言，即使溫度上升小於10℃仍會影響元件的性能，例如電子遷移劣化所致。此外，自加熱現象也會影響積體電路中產生熱之處周遭數個微米內的其它裝置。
舉例而言，鰭式場效電晶體具有大約16奈米至20奈米的微小長度，並且使用中的鰭式場效電晶體所產生的 熱幾乎同樣地對源極和汲極加熱。但是，許多鰭式場效電晶體的佈局設計不能充分散熱，因為傳統的鰭式場效電晶體的佈局設計缺乏轉移熱量到基材或虛擬金屬(dummy metals)的散熱路徑。相對地，裝置中的自發熱現象會實際影響元件中彼此電性連接或者電性連接至附近另一元件的互連金屬層，這對金屬互連結構的性能是不利的。所產生的熱通常也會傳導到柵極，而這也阻礙了元件的性能。
第1圖繪示本發明一或多個實施方式之示範性半導體裝置100的高層次示意圖(high-level diagram)，此半導體裝置100經由多層散熱層而達成散熱。
在本實施方式中，半導體裝置100是鰭式場效電晶體。半導體裝置包括具有鰭結構103的基材101、位在基材101上的第一層105、源極區107、汲極區109以及位在第一層105與鰭結構103上方的閘極結構111。半導體裝置100是根據一或多個設計規則(design rule)而設置，並具有各種源極互連結構、金屬互連結構以及閘極互連結構，用以讓半導體裝置100產生的熱從至少一源極區107散熱至基材101、其他元件特徵及/或環境。在某些實施方式中，基材101是矽基材，而且在閘極結構111包括多晶矽材料、具有高介電常數(例如，高K材料)的材料、或其它合適的材料。舉例而言，讓所產生的熱量從源極區107散熱可以緩和後段互連結構中的電子遷移劣化。
第2A圖繪示根據一或多個實施方式的半導體裝置100的佈局200之示意圖。
佈局200包括基材101、第一層105(第1圖)、第一層105中的源極區107、汲極區109、閘極結構111、以及與源極區107間隔一間距S1的保護環201。佈局200還包括第一導熱層203，位在源極區107和保護環201上方。第一導熱層203連接源極區107和保護環201。在某些實施方式中，第一導熱層203直接連接源極區107和保護環201，以將熱從源極區107直接散熱到保護環201。佈局200還包括至少一個源極孔205以及至少一個保護環孔207，源極孔205位在第一導熱層203的第一部分上方，保護環孔207位在第一導熱層203的第二部分上方。上述的至少一源極孔205與上述的至少一保護環孔207間隔一間距S2。
佈局200還包括第二導熱層209，位在上述的至少一源極孔205及上述的至少一保護環孔207上方。第二導熱層209連接上述的至少一源極孔205和上述的至少一保護環孔207，藉由所述的至少一源極孔205、第二導熱層209以及所述的至少一保護環孔207將源極區107額外地連接至保護環201。在某些實施方式中，第二導熱層209在半導體裝置100中作為電性連接元件，用以連接源極區107與半導體裝置100之一或多個其它電路元件。閘極結構111位於源極區107與汲極區之間109。佈局200還包括閘極接點211，連接閘極結構111與佈局200中其它的一或多個閘極結構111。在某些實施方式中，閘極接點211還配置為接觸第二導熱層209。佈局200還包括一個汲極接點213，連接汲極區109與佈局200中其他的一或多個汲極區109。
源極區107具有寬度W1，保護環201具有寬度W2，第一導熱層203具有寬度W3。在某些實施方式中，寬度W3至少略大於間距S1，以連接源極區107和保護環201。在某些實施方式中，寬度W3大於或等於寬度W1、寬度W2以及間距S1的總和。例如，在某些實施方式中，第一導熱層203的寬度W3從源極區107至少延伸到保護環201的邊緣。在其他實施方式中，第一導熱層203的寬度W3從源極區107朝向遠離源極區107的方向延伸超越保護環201的邊緣。
第二導熱層209具有第一部分209a和第二部分209b。第一部分209a在第一導熱層203之上，且沿著第一導熱層203的寬度W3的方向延伸。第二部分209b在保護環201上方，且沿著保護環201的長度延伸。第一部分209a具有寬度W4，第二部分209b具有寬度W5。在某些實施方式中，寬度W4至少是略大於間距S2，以連接所述的至少一源極孔205與所述的至少一保護環孔207。在某些實施方式中，寬度W4大於或等於寬度W1、寬度W2和間距S1的總和。例如，在某些實施方式中，第二導熱層209的寬度W4從源極區107至少延伸到保護環201的邊緣。在其他實施方式中，第二導熱層209的寬度W4從源極區107朝向遠離源極區107的方向延伸超越保護環201的邊緣。在某些實施方式中，寬度W4小於W1和S1的總和，使得所述第二導熱層209不從源極區107延伸到保護環201。
在某些實施方式中，寬度W1是制訂的，而且將寬 度W2予以最大化，並符合關於最小可允許間距S1的設計規則。在其他實施方式中，忽略一或多個設計規則而將W1及/或W2予以最大化，從而讓散熱最大化。在某些實施方式中，寬度W5在半導體裝置100的可用空間中予以最大化。
在某些實施方式中，第一導熱層203包括一或多個氧化物定義區、金屬線、或其它具有熱傳導能力的適當材料。在某些實施方式中，第二導熱層209包括金屬線或其他合適的導電材料。在某些實施方式中，第一導熱層203與第二導熱層209的熱傳導係數大致相同。在其他實施方式中，第一導熱層203和第二導熱層209的熱傳導係數是不同的。
在某些實施方式中，閘極接點211和汲極接點213包括金屬線或其它合適的導電材料。在某些實施方式中，閘極接點211和汲極接點213包括相同的材料。在其它實施方式中，閘極接點211和汲極接點213包括不同的材料。
半導體裝置100在使用中會產生熱量。產生的熱量至少部分地從源極區107經由第一導熱層203傳遞到保護環201和基材101而散熱。在某些實施方式中，熱量直接傳導到保護環201而散熱。如果熱量沒有完全經由第一導熱層203散熱，一些熱量可經由一或多個第二導熱層209、閘極接點211或汲極接點213而散失。經由第二導熱層209、閘極接點211及/或汲極接點213散失的熱量被最小化，因為大部分的源極區107的熱量經由第一導熱層203 傳遞到保護環201而消散。在某些實施方式中，當第二導熱層209的寬度W5被最大化，延伸的第二導熱層209有可能進一步讓熱量從第二導熱層209散熱。
在某些實施方式中，為了讓所產生的熱量能夠進一步散熱，佈局200還包括連接到閘極結構111的至少一個額外的閘極接點211n。例如，為了進一步散熱，佈局200可選擇性地包括配置在閘極結構111單側或兩側的雙閘極或三閘極接點211。另外，當一或多個設計規則允許時，使用閘極接點211的最大可能允許寬度可以進一步讓產生的熱量消散。此外，在某些實施方式中，半導體裝置100包括一或多個額外的導熱層或導熱特徵，讓產生的熱量至少從源極區107傳遞至減少熱量的第二導熱層209，而提高裝置的性能和可靠性。因為半導體裝置100產生的熱量幾乎同樣的對源極區107和汲極區109加熱，並且因為一般半導體裝置只著重在藉由汲極區散熱來緩和溫度的增加，所以半導體裝置100能夠提高半導體裝置散熱量的約50%。
第2B圖繪示根據一或多個實施方式之第2A圖繪示之半導體裝置100的佈局200中沿A-A'剖面的剖面圖。
由半導體裝置100產生的熱量215，從源極區107傳遞到保護環201和基材101而散熱，如箭頭217所示。當熱量215不是全部地從第一導熱層203散熱到保護環201時，一些熱量215散熱到一或多個所述的至少一個源極孔205、所述的至少一保護環孔207、第二導熱層209的第一部分209a、或者第二導熱層209的第二部分209b。圖示的 截面AA'繪示源極區107與保護環201之間的間距S1、所述至少一源極孔205與所述至少一保護環孔207之間的間距S2、寬度W1、寬度W2、寬度W3、寬度W4、以及寬度W5。如圖所示，延伸的一或多個寬度W3或W4超越保護環孔207，而提升半導體裝置100的散熱能力。
第3A圖繪示根據一或多個實施方式的半導體裝置100的佈局300示意圖。
佈局300包括許多關於佈局200(第2A圖和第2B圖)中討論的特徵。佈局300還包括至少一額外的導熱層301，所述的導熱層301具有第一部分301a及第二部分301b，位於第二導熱層209的第一部分209a及第二部分209b之上。第一部分301a具有寬度W6，第二部分301b具有寬度W7。
上述的至少一額外的導熱層301具有寬度W6。在某些實施方式中，寬度W6大於或等於寬度W1、寬度W2以及間距S1的總和。換句話說，在某些實施方式中，所述的至少一額外的導熱層301的寬度W6等於第二導熱層209的寬度W4。在其他實施方式中，所述的至少一額外的導熱層301的寬度W6與第二導熱層209的寬度W4不同。在某些實施方式中，寬度W7等於寬度W5。在某些實施方式中，寬度W7在半導體裝置100的可用空間中予以最大化。在某些實施方式中，設計規則是不適用的，因為所述的至少一額外的導熱層301並未電性連接到源極區107及/或半導體裝置100的其它電路元件。假若至少有一個額外的導熱 層301電性連接到第二導熱層209，且符合設計規則，這樣的層結構不僅提升從第二導熱層209散熱的能力，同時也降低了第二導熱層209的電阻，而改善元件的性能。在某些實施方式中，所述的至少一額外的導熱層是位在閘極結構111的至少一部分上方。
佈局300使得所產生的熱量215(第2B圖)得以散熱到所述的至少一額外的導熱層301，並有助於減少經由第二導熱層209散熱的熱量。
在某些實施方式中，上述的至少一額外的導熱層301包括一或多個氧化物定義區、金屬線、或其它具有熱傳導能力的適當材料。在某些實施方式中，上述的至少一額外的導熱層301、第一導熱層203及/或第二導熱層209的熱傳導係數大致相同。在其他實施方式中，上述的至少一額外的導熱層301、第一導熱層203及/或第二導熱層209的熱傳導係數不同。
雖然圖中僅繪示單一個額外導熱層301，但在某些實施方式中，佈局300可以包括任意數量的額外導熱層301，以增加半導體裝置100的散熱性能。此外，如果半導體裝置100包括一個以上的額外的導熱層301，這些額外的導熱層301不需要包括相同的材料，也不需要全部的熱層301都避免和源極區107、第二導熱層209或其它電路元件電性連接。
在某些實施方式中，所述的至少一額外的導熱層301經由一或多個額外的孔303而連接到第二導熱層209 或第一導熱層203(第2A圖)。在其他實施方式中，所述的至少一額外的導熱層是直接位在第二導熱層209上。如果一實施方式包括數量大於一個的額外導熱層301，則這些額外的導熱層301藉由直接接觸或額外的孔303的組合而讓這些額外的導熱層301彼此連接。
第3B圖繪示根據一或多個實施方式之第3A圖繪示之半導體裝置100的佈局300中沿B-B'剖面的剖面圖。
由半導體裝置100產生的熱量215從源極區107散熱到保護環201及基材101，如箭頭217所示。如果熱量215沒有完全經由第一導熱層203散熱到保護環201，則一些熱量215傳遞散熱到一或多個源極孔205、所述的至少一保護環孔207、第二導熱層209的第一部分209a、第二導熱層209的第二部分209b、所述至少一額外的導熱層301的第一部分301a、所述至少一額外的導熱層301的第二部分301b、或者一或多個額外的孔303。圖中繪示的剖面B-B'表示出位於源極區107與保護環201之間的間距S1中、寬度W1、寬度W2、寬度W3、寬度W4、以及寬度W5、寬度W6及寬度W7。如圖所示，寬度W6延伸超越保護環孔207，並將寬度W7予以最大化，從而提升半導體裝置100的散熱能力。
第4A圖繪示根據一或多個實施方式的半導體裝置100的佈局400示意圖。
佈局400包括許多關於佈局200(第2A圖和第2B圖)及/或佈局300(第3A圖和第3B圖)中討論的特徵。佈局 400還包括至少一額外的導熱層401，其經由一或多個額外的孔403連接到第一導熱層203。在某些實施方式中，一或多個額外的導熱層401直接連接到第一導熱層，其間沒有設置額外的孔403，這樣的配置提高半導體裝置100的散熱能力。上述的至少一額外的導熱層401配置在第一導熱層203的上方。在某些實施方式中，一或多個額外的導熱層401配置在第二導熱層209的上方。在某些實施方式中，一或多個額外的導熱層401配置在第二導熱層209的下方。
在某些實施方式中，所述的至少一額外的導熱層401與第二導熱層209間隔一間距S3(第4B圖)。在某些實施方式中，所述的至少一額外的導熱層401及/或第二導熱層209的寬度被最大化，並符合間距S3所容許的最小空間之設計規則。
在某些實施方式中，所述的至少一個額外的導熱層401並不電性連接第二導熱層209及/或半導體裝置100的一或多個其它電路元件。在某些實施方式中，所述的至少一個額外的導熱層401是直接與第一導熱層203接觸，其間沒有設置額外的孔403。
佈局400使得所產生的熱量215(第2B圖)得以散熱到所述的至少一額外的導熱層401，並有助於減少經由第二導熱層209散熱的熱量。散熱到所述的至少一額外的導熱層401之熱量有助於減緩所產生的熱量215對於半導體裝置100之性能的影響，因為在某些實施方式中，所述的至少一個額外的導熱層401並沒有電性連接半導體裝置100 的源極區及/或其它電路元件。
在某些實施方式中，上述的至少一額外的導熱層401包括一或多個氧化物定義區、金屬線、或其它具有熱傳導能力的適當材料。在某些實施方式中，上述的至少一額外的導熱層401、第一導熱層203及/或第二導熱層209的熱傳導係數大致相同。在其他實施方式中，上述的至少一額外的導熱層401、第一導熱層203及/或第二導熱層209的熱傳導係數不同。
第4B圖繪示根據一或多個實施方式之第4A圖繪示之半導體裝置100的佈局400中沿C-C'剖面的剖面圖。
由半導體裝置產生的熱量215從源極區107散熱到保護環201及基材101，如箭頭217所示。如果熱量215沒有完全經由第一導熱層203散熱到保護環201，則一些熱量215傳遞散熱到一或多個源極孔205、所述的至少一保護環孔207、第二導熱層209、一或多個額外的孔403、或者所述至少一額外的導熱層401。
第5圖繪示根據一或多個實施方式之形成半導體裝置(例如半導體裝置100)之方法500的流程圖。方法500從步驟501開始，其中在基材上形成第一層，例如藉由沉積、磊晶成長製程、或其它適合的製程來形成。
在步驟503中，在第一層上形成源極區，例如藉由離子植入製程或其它適合的製程來形成。
在步驟505中，在基材上形成保護環，例如藉由沉積、磊晶成長製程、蝕刻製程、其它合適的製程、或上述 的組合來形成。所形成的保護環與源極區分隔一第一間距。在某些實施方式中，保護環是在第一層中；或者保護環是第一層的一部分，因而使保護環與源極區分隔開。在某些實施方式中，保護環位於另一層別或是一個分開形成的特徵結構，此特徵結構在半導體裝置的相同或不同的高度，並與源極區分開。
在步驟507中，在源極區上形成第一導熱層，例如藉由沉積、磊晶成長製程、或其它適合的製程來形成。第一導熱層連接源極區和保護環。在某些實施方式中，源極區具有第一寬度，保護環具有第二寬度，第一導熱層具有第三寬度，並且第三寬度大於或等於第一寬度、第二寬度以及第一間距的總和。
在步驟509中，在第一導熱層的第一部分上形成第一孔以及在第一導熱層的第二部分上形成第二孔。所形成的第一孔與第二孔分隔一間距。在某些實施方式中，第一導熱層的第一部分對應於源極區，而且第一導熱層的第二部分對應於保護環。在某些實施方式中，藉由沉積製程、磊晶成長製程、蝕刻製程、其它適合的製程、或上述的組合來形成第一孔及第二孔。
在步驟511中，在第一孔及第二孔上方形成第二導熱層，例如藉由沉積製程、磊晶成長製程、或其它適合的製程來形成。第二導熱層連接第一孔及第二孔。在某些實施方式中，第二導熱層具有第四寬度，而且第四寬度大於或等於第一寬度、第二寬度及上述間距的總和。
半導體裝置在使用中產生熱量，且此熱量至少部分地由源極區經由第一導熱層傳遞至保護環及基材而散熱。
在步驟513中，形成至少一額外的導熱層於第二導熱層上，例如藉由沉積製程、磊晶成長製程、或其它適合的製程來形成。所述的至少一額外的導熱層具有第四寬度，第四寬度大於或等於第一寬度、第二寬度及上述間距的總和，而且熱量傳導散熱到所述的至少一額外的導熱層。在某些實施方式中，所述的至少一額外的導熱層並未與源極區電性連接。
在步驟515中，在源極區與汲極區之間形成閘極結構，以及在第一導熱層上形成一或多個閘極接點。例如，可藉由沉積製程、磊晶成長製程、或其它適合的製程來形成閘極結構及/或上述的一或多個閘極接點。閘極接點連接到閘極結構。所產生的熱量也從源極區散熱到閘極接點。在某些實施方式中，第二導熱層具有第五寬度，而且第五寬度在半導體裝置100的可用空間中予以最大化。
第6圖繪示根據一或多個實施方式的裝置陣列600之一部分的示意圖，裝置陣列600包括至少一主動半導體裝置100以及至少一個虛擬裝置601。
在某些實施方式中，一或多個半導體裝置100配置成為裝置陣列600中的主動元件。在某些實施方式中，為了讓所產生的熱量能夠進一步散熱，裝置陣列600包括連接到主動半導體裝置100的一或多個虛擬裝置601。在某些實施方式中，所述一或多個虛擬裝置601包括類似於或等 同於主動半導體裝置100的佈局。在其他實施方式中，所述一或多個虛擬裝置601包括虛擬金屬、虛擬聚合物層、虛擬基材、虛擬氧化物層，或其它適合的散熱材料或與半導體裝置100不同佈局的層結構。在某些實施方式中，所述一或多個虛擬裝置並不是裝置陣列600中的主動元件，並且包括在裝置陣列600中，不僅是為了散熱，而且使裝置陣列600的製造性更有效率。
在某些實施方式中，能夠將關於第1-4b圖中所述的任何特徵結構延伸，而將主動半導體裝置100連接到一或多個虛擬裝置601。舉例而言，在某些實施方式中，在裝置陣列600繪示的部分中配置第一導熱層203，而將主動半導體裝置100連接到虛擬裝置601。因此，從源極區107傳遞到保護環201散熱的熱量不僅是傳遞到保護環201散熱而已，而且還傳遞到虛擬裝置601以及它們的任何元件散熱。
本說明書之一觀點係關於一半導體裝置，其包括基材、基材上的源極區、和基材上的保護環。保護環與源極區間隔一第一間距。半導體裝置還包括第一導熱層，形成在源極區和保護環上方，連接源極區和保護環。半導體裝置還包括第一孔，位於第一導熱層之第一部分上方。此外，半導體裝置還包括第二孔，其與第一孔分開，且位於第一導熱層的第二部分上方。半導體裝置還包括第二導熱層，位於第一孔和第二孔上方，並且連接第一孔和第二孔。在使用中，半導體裝置產生的熱量，而且此熱量至少部分地 從源極區經由第一導熱層傳遞到保護環及基材而散熱。
本說明書之另一觀點係關於一種形成半導體裝置的方法，此方法包括形成第一層於基材上方。此方法還包括在第一層中形成源極區。此方法還包括形成保護環於基材上方，保護環與源極區間隔一第一間距。此方法還包括形成第一導熱層於源極區上方，第一導熱層連接源極區和保護環。此方法還包括形成第一孔於第一導熱層的第一部分上方。此方法還包括形成第二孔，第二孔與第一孔分開，並位在第一導熱層的第二部分上方。此方法進一步包括形成第二導熱層於第一孔和第二孔上方，第二導熱層連接第一孔及第二孔。半導體裝置在使用中產生熱量，且此熱量至少部分地從源極區經由第一導熱層傳遞至保護環及基材而散熱。
本說明書之又一觀點係關於一種鰭式場效電晶體，此鰭式場效電晶體包括矽基材及第一氧化物層，其具有位於基材上之源極區以及位於基材上之保護環。保護環與源極區間隔第一間距。鰭式場效電晶體還包括第二氧化物層，位於源極區和保護環上，且連接源極區和保護環。鰭式場效電晶體還包括第一孔，位在第一導熱層的第一部分上。鰭式場效電晶體還包括第二孔，其與第一孔分開，且位在第一導熱層的第二部分上。所述鰭式場效電晶體還包括金屬線，位於第一孔及第二孔上，且連接第一孔及第二孔。鰭式場效電晶體在使用中產生量熱，且此熱量至少部分地從源極區經由第二氧化物層傳遞至保護環及矽基材 而散熱。
本說明書所揭露之實施例，對於任何在本領域熟悉此技藝者，將很快可以理解上述之優點。在閱讀完說明書內容後，任何在本領域熟悉此技藝者，得以廣義之方式作適當的更動和替換。雖然各種實施方式的特徵體現在請求項之間的某些組合，可以預期的是，這些特徵可以被設置成以任何組合及順序。因此，本發明之保護範圍當視後附之請求項及其均等範圍所界定者為準。
101‧‧‧基材
107‧‧‧源極區
200‧‧‧佈局
201‧‧‧保護環
203‧‧‧第一導熱層
205‧‧‧源極孔
207‧‧‧保護環孔
209‧‧‧第二導熱層
209a‧‧‧第一部分
209b‧‧‧第二部分
215‧‧‧熱量
217‧‧‧箭頭
S1、S2‧‧‧間距
W1、W2、W3、W4、W5‧‧‧寬度

Claims (7)

  1. 一種半導體裝置，包含：一基材；一源極區，位於該基材上；一保護環，位於該基材上，該保護環與該源極區間隔一第一間距；一第一導熱層，位於該源極區和該保護環上，且連接該源極區和該保護環；一第一孔，位於該第一導熱層的一第一部分上；一第二孔，與該第一孔分開，且位在該第一導熱層的一第二部分上；以及一第二導熱層，位於該第一孔和該第二孔上，且連接該第一孔和該第二孔；其中，該半導體裝置在使用中產生熱，且該熱至少部分地從該源極區經由該第一導熱層傳遞到該保護環及該基材而散熱；一閘極結構，位於該基材上方；一閘極接點，位於該閘極結構上，且連接該閘極結構，其中該熱傳遞至該閘極接點而散熱；以及至少一額外的閘極接點，位於該閘極結構上，且連接到該閘極結構，其中該熱傳遞至該至少一額外的閘極接點而散熱。
  2. 如請求項1所述的半導體裝置，其中該源極區具有一第一寬度，該保護環具有一第二寬度，該第一導熱層具有一第三寬度，且該第三寬度大於或等於該第一寬度、該第二寬 度以及該第一間距的總和。
  3. 如請求項2所述的半導體裝置，其中該第二導熱層具有一第四寬度，且該第四寬度大於或等於該第一寬度、該第二寬度以及該第一間距的總和。
  4. 如請求項2所述的半導體裝置，更包含：至少一額外的導熱層於該第二導熱層上，其中該至少一額外的導熱層具有一第四寬度，該第四寬度大於或等於該第一寬度、該第二寬度以及該第一間距的總和，且該熱傳遞到該至少一額外的導熱層而散熱，其中該至少一額外的導熱層未與該源極區電性連接，其中該第二導熱層具有一第五寬度，該第五寬度在一可用空間內予以最大化。
  5. 一種形成半導體裝置的方法，該方法包括：形成一第一層於一基材上；形成一源極區於該第一層中；形成一保護環於該基材上，該保護環與該源極區間隔一第一間距；形成一第一導熱層於該源極區上，該第一導熱層連接該源極區和該保護環，其中該源極區具有一第一寬度，該保護環具有一第二寬度，該第一導熱層具有一第三寬度，該第三寬度大於或等於該第一寬度、該第二寬度和該第一間距的總和；形成一第一孔於該第一導熱層的一第一部分上； 形成一第二孔，該第二孔與該第一孔分開，且位在該第一導熱層的一第二部分上；形成一第二導熱層於該第一孔和該第二孔上方，且該第二導熱層連接該第一孔及該第二孔；以及形成至少一額外的導熱層於該第二導熱層上，其中該至少一額外的導熱層具有一第四寬度，該第四寬度大於或等於該第一寬度、該第二寬度以及該第一間距的總和；其中，該半導體裝置在使用中產生熱，且該熱至少部分地從該源極區經由該第一導熱層傳遞至該保護環及該基材而散熱，且該熱傳遞到該至少一額外的導熱層而散熱，其中該至少一額外的導熱層未與該源極區電性連接。
  6. 如請求項5所述之方法，，其中該第二導熱層具有一第五寬度，該第五寬度大於或等於該第一寬度、該第二寬度以及該第一間距的總和，且其中該第二導熱層具有一第六寬度，該第六寬度在一可用空間內予以最大化。
  7. 如請求項5所述之方法，還包括：形成一閘極結構；以及形成一閘極接點於該第一導熱層上，該閘極接點連接到該閘極結構，其中該熱傳遞至該閘極接點而散熱。
TW103144816A 2014-01-14 2014-12-22 半導體裝置及其製造方法以及鰭式場效電晶體 TWI527169B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/154,618 US9536790B2 (en) 2014-01-14 2014-01-14 Semiconductor device with self-heat reducing layers

Publications (2)

Publication Number Publication Date
TW201530713A TW201530713A (zh) 2015-08-01
TWI527169B true TWI527169B (zh) 2016-03-21

Family

ID=53484733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144816A TWI527169B (zh) 2014-01-14 2014-12-22 半導體裝置及其製造方法以及鰭式場效電晶體

Country Status (3)

Country Link
US (2) US9536790B2 (zh)
DE (1) DE102014019348B4 (zh)
TW (1) TWI527169B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985011B2 (en) 2017-11-09 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive elements
TWI752108B (zh) * 2017-05-19 2022-01-11 台灣積體電路製造股份有限公司 半導體裝置結構及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409789B (zh) * 2015-07-29 2019-09-27 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
KR20170066843A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
US10692788B2 (en) * 2017-08-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Device to decrease flicker noise in conductor-insulator-semiconductor (CIS) devices
CN109427888B (zh) * 2017-08-31 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10658482B2 (en) 2017-11-01 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Plate design to decrease noise in semiconductor devices
US10943924B2 (en) 2018-04-18 2021-03-09 International Business Machines Corporation Semiconductor-on-insulator finFET devices with high thermal conductivity dielectrics
US10923572B2 (en) 2018-09-28 2021-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Heat sink layout designs for advanced FinFET integrated circuits
US10714432B1 (en) 2019-03-25 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Layout to reduce noise in semiconductor devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170210B2 (ja) * 2003-12-19 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置
DE102005013478A1 (de) * 2005-03-23 2006-10-05 Infineon Technologies Ag Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung
US7772682B1 (en) * 2006-10-10 2010-08-10 Rf Micro Devices, Inc. Moisture protection metal enclosure
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
KR101896664B1 (ko) * 2012-05-09 2018-09-07 삼성전자주식회사 커패시터를 포함하는 반도체 장치 및 반도체 메모리 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752108B (zh) * 2017-05-19 2022-01-11 台灣積體電路製造股份有限公司 半導體裝置結構及其形成方法
US10985011B2 (en) 2017-11-09 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive elements
US11670501B2 (en) 2017-11-09 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure with resistive elements
US12040178B2 (en) 2017-11-09 2024-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor structure with resistive elements

Also Published As

Publication number Publication date
DE102014019348A1 (de) 2015-07-16
TW201530713A (zh) 2015-08-01
US20150200249A1 (en) 2015-07-16
US10090221B2 (en) 2018-10-02
US20170084512A1 (en) 2017-03-23
US9536790B2 (en) 2017-01-03
DE102014019348B4 (de) 2021-03-04

Similar Documents

Publication Publication Date Title
TWI527169B (zh) 半導體裝置及其製造方法以及鰭式場效電晶體
US10658293B2 (en) Semiconductor device having a multilayer wiring structure
TWI630720B (zh) 半導體裝置
JP2005019452A (ja) 半導体装置
TWI391958B (zh) 散熱裝置、熱介面、電阻及冷卻該電阻之方法
JP6416272B2 (ja) 集積回路抵抗器のための熱金属グラウンド
US8652922B2 (en) Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture
US8222745B2 (en) Integrated heat sink
TW201624671A (zh) 具有隔離閘的半導體裝置及其形成方法
JP5583266B2 (ja) 半導体装置
US20210143078A1 (en) Structures and methods for heat dissipation of semiconductor devices
JP5335914B2 (ja) 半導体装置およびその製造方法
US10847615B2 (en) Semiconductor device
TWI566401B (zh) 具有低電阻閘極結構之多鰭鰭式場效電晶體
US10373908B2 (en) Dielectric thermal conductor for passivating eFuse and metal resistor
JP2005158865A (ja) 半導体装置及びその製造方法
JP2009289837A (ja) 半導体装置