DE102005013478A1 - Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung - Google Patents

Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung Download PDF

Info

Publication number
DE102005013478A1
DE102005013478A1 DE102005013478A DE102005013478A DE102005013478A1 DE 102005013478 A1 DE102005013478 A1 DE 102005013478A1 DE 102005013478 A DE102005013478 A DE 102005013478A DE 102005013478 A DE102005013478 A DE 102005013478A DE 102005013478 A1 DE102005013478 A1 DE 102005013478A1
Authority
DE
Germany
Prior art keywords
protection device
esd protection
heat
hotspot
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005013478A
Other languages
English (en)
Inventor
Martin Dr. Streibl
Kai Dr. Esmark
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005013478A priority Critical patent/DE102005013478A1/de
Priority to US11/387,452 priority patent/US20060261412A1/en
Priority to CNA2006100676698A priority patent/CN1873978A/zh
Publication of DE102005013478A1 publication Critical patent/DE102005013478A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zum verbesserten ESD-Schutz einer Halbleiterschaltung und eine entsprechend ausgestaltete ESD-Schutzvorrichtung (1) werden bereitgestellt. Dabei leitet die ESD-Schutzvorrichtung (1) eine an einer Halbleiterschaltung anliegende Überspannung ab, indem eine Wärme leitende Anordnung (8, 9) in der ESD-Schutzvorrichtung (1) angeordnet ist. Insbesondere umfasst die Wärme leitende Anordnung mehrere mit Metall gefüllte Kontaktlöcher (8), welche in der Nähe eines Hotspots (7) der ESD-Schutzvorrichtung (1) angeordnet sind, um Wärme von dem Hotspot (7) abzuleiten. Der Hotspot (7) ist dabei ein hinsichtlich der Temperatur kritischer Punkt auf einem Entladungspfad, über welchem die Überspannung im ESD-Fall abgeleitet wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren und eine Schutzvorrichtung, womit eine Halbleiterschaltung besser gegen ESD geschützt werden kann, als dies bisher nach dem Stand der Technik möglich ist.
  • Es ist nach dem Stand der Technik bekannt, dass integrierte Schaltkreise gegen elektrostatische Entladungen (ElectroStatic Discharge ESD) abgesichert werden müssen. Diesen ESD-Schutz erzielt man zum einen durch entsprechende Regeln bezüglich der Handhabung von Halbleiterschaltungen. Zum anderen wird der Halbleiterschaltung häufig durch ein produkt- und technologiespezifisches ESD-Schutzkonzept eine gewisse intrinsische Festigkeit gegenüber ESD verliehen, wobei dieses ESD-Schutzkonzept meist durch eine "On-Chip"-Integration realisiert wird.
  • Im Folgenden wird unter einer ESD-Schutzvorrichtung bzw. einem ESD-Schutznetzwerk eine Anordnung von im ESD-Fall ESD-Strom führenden Bauelementen verstanden. Dabei sind im ESD-Fall ESD-Strom führende Bauelemente entweder zusätzlich platzierte ESD-Schutzelemente und/oder aktive Elemente mit ESD gerechtem Layout. In 1 ist ein nach dem Stand der Technik bekanntes ESD-Schutznetzwerk 12 dargestellt, welches eine Kombination aus zusätzlich platzierten ESD-Schutzelementen 13 und aktiven Elementen 14 mit ESD gerechtem Layout ist. Bei der in 1 dargestellten Halbleiterschaltung 12 bilden die aktiven Elemente 14 mit ESD gerechtem Layout Treiberstufen von I/O-Pads. Tritt an einem Versorgungsspannungsanschluss VDD, VSS oder an einem Eingang I oder Ausgang O der Halbleiterschaltung 12 eine Überspannung auf, d.h. es liegt eine ESD-Belastung vor, so ermöglicht das ESD-Schutznetzwerk 12 einen niederohmigen Entladungspfad 17 und schützt so die Halbleiterschaltung 12 gegen eventuelle Überspannungen.
  • 2 stellt eine ESD-Schutzvorrichtung 1' nach dem Stand der Technik im Querschnitt dar, welche einen Feldeffekttransistor (genauer einen Salizid geblockten NFET) mit Drain 2, Gate 3 und Source 4 umfasst. Dabei ist der Drain 2 mit einer Reihe von Drain-Kontaktlöchern 5, das Gate 3 mit einer Reihe von Gate-Kontaktlöchern 15 (in 2 nicht dargestellt) und die Source 4 mit einer Reihe von Source-Kontaktlöchern 6 kontaktiert. Eine zusätzliche Reihe von Kontaktlöchern 11 kontaktiert einen p-Substrat-Kontakt 10 des Feldeffekttransistors. In 2 ist jeweils nur ein Kontaktloch dargestellt, da es sich um eine Querschnittsansicht handelt. Es ist nach dem Stand der Technik üblich, dass die ESD-Schutzvorrichtung 1' mit einem erhöhten Abstand zwischen der Reihe der Drain-Kontaktlöcher 5 und dem Gate 3 und mit einer Salizid geblockten Diffusion ausgestaltet ist.
  • In 3 ist die in 2 dargestellte ESD-Schutzvorrichtung 1 ebenfalls im Querschnitt, geschnitten in der in 2 dargestellten Ebene A, dargestellt. Man erkennt, dass die Reihe der Drain-Kontaktlöcher 5 parallel zu der Reihe der Source-Kontaktlöcher 6 und der zusätzlichen Reihe von Kontaktlöchern 11 angeordnet ist. Zwischen dem Gate 3, welches durch Gate-Kontaktlöcher 15 kontaktiert ist, und den Drain-Kontaktlöchern 5 ist schematisch ein Widerstandsnetzwerk 16 dargestellt. Dieses Widerstandsnetzwerk 16 muss ein elektrischer Strom bei seinem Weg von dem Gate 3 zu den Drain-Kontaktlöcher 5 im ESD-Fall überwinden, wobei der Feldeffekttransistor der ESD-Schutzvorrichtung 1' aufgrund des erhöhten Abstands zwischen dem Gate 3 und den Drain-Kontaktlöchern 5 derart ausgestaltet ist, dass sich der elektrische Strom im ESD-Fall möglichst flächig erstreckt, so dass es nicht zu einer Stromfilamentierung kommt, was schematisch durch das Widerstandsnetzwerk 16 dargestellt ist.
  • Liegt ein ESD-Fall vor, zündet ein parasitärer Bipolartransistor des Feldeffekttransistors, so dass aufgrund Joulscher Wärme ein so genannter Hotspot 7 (siehe 2) am Drain/Substrat-Übergang am Gate 3 entsteht. In 2 ist der Hotspot 7 durch einen kleinen dunklen Fleck links unterhalb des rechteckigen Gates 3 dargestellt. Zusätzlich ist in 2 eine Temperaturverteilung der ESD-Schutzvorrichtung 1' unter einer ESD-Belastung, 100ns nach einem Auftreten einer Überspannung dargestellt, wobei ein Strom von 6mA/μm fließt. Dabei sind gleiche Temperaturbereiche mit einer gleichen Graustufe dargestellt sind.
  • Die Temperatur in dem Hotspot 7 steigt mit zunehmendem Entladungsstrom (auf bis zu 652K) und kann schließlich Werte erreichen, bei welchen es zu Aufschmelzungen oder Phasenübergängen (intrinsisch) im Halbleitermaterial des Feldeffekttransistors kommen kann, infolgedessen die ESD-Schutzvorrichtung 1' eine irreparable Schädigung erfährt, was also zum Ausfall der ESD-Schutzvorrichtung 1' und infolge dessen oft auch der gesamten Schaltung führt. Dabei wird ein maximaler Strom, welcher über den Feldeffekttransistor fließen kann, ohne dass es zu einer Selbstzerstörung der ESD-Schutzvorrichtung 1' kommt mit einem Parameter It2 [mA/μm] gekennzeichnet und stellt eine intrinsische Eigenschaft des Feldeffekttransistors, welcher ein NFET oder ein PFET sein kann, dar. Eine ESD-Spezifikation einer I/O-Bibliothek für eine Halbleiterschaltung bestimmt im Normalfall die minimale notwendige Weite (und damit einen Flächenbedarf) einer ESD-Schutzvorrichtung bzw. eines aktiven Elements mit ESD gerechtem Layout, damit ein festgelegter Entladungsstrom sicher darüber abfließen kann.
  • Dabei wird die I/O-Bibliothek beispielsweise auf eine ESD-Festigkeit von 2kV HBM (Human Body Modell) spezifiziert, was einem Spitzenstrom von IESD=1,3A entspricht. Unter der Annahme einer intrinsischen Festigkeit von It2=10mA/μm ergibt sich eine minimale notwendige Weite W für das Element im ESD-Entladungspfad von W=IESD/It2=130μm. Wird dazu der erforderliche erhöhte Abstand zwischen dem Drain-Kontaktloch 5 und dem Gate 3 von einigen Millimetern addiert, ergibt sich ein wesentlicher Flächenverbrauch allein für ESD-Schutzmaßnahmen in der I/O-Bibliothek.
    •
  • Deshalb ist es die Aufgabe der vorliegenden Erfindung, ein Verfahren und eine entsprechend ausgestaltete ESD-Schutzvorrichtung bereitzustellen, wobei bei einer im Vergleich zum Stand der Technik gleichen ESD-Festigkeit eine ESD-Schutzvorrichtung mit geringerem Flächenbedarf notwendig ist oder wobei bei einem im Vergleich zum Stand der Technik gleichen Flächenbedarf eine bessere ESD-Festigkeit der ESD-Schutzvorrichtung gewährleistet ist.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach Anspruch 1, eine ESD-Schutzvorrichtung nach Anspruch 14 und eine Halbleiterschaltung nach Anspruch 28 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.
  • Im Rahmen der Erfindung wird ein Verfahren zum verbesserten ESD-Schutz einer Halbleiterschaltung, welche eine ESD-Schutzvorrichtung umfasst, bereitgestellt. Dabei ist es die Aufgabe der ESD-Schutzvorrichtung eine an der Halbleiterschaltung auftretende Überspannung abzuleiten. Erfindungsgemäß wird dabei in der ESD-Schutzvorrichtung eine Wärme leitende Anordnung angeordnet, welche aus Materialien besteht, die eine im Vergleich zu einer durchschnittlichen Wärmeleitfähigkeit der Materialien der Halbleiterschaltung hohe Wärmeleitfähigkeit aufweist.
  • Indem mithilfe der Wärme leitenden Anordnung Wärme abgeführt wird, tritt eine Überhitzung der ESD-Schutzvorrichtung im Vergleich zu einer ESD-Schutzvorrichtung nach dem Stand der Technik ohne die Wärme leitende Anordnung erst bei höheren Werten der Stromdichte auf. Dadurch weist die erfindungsgemäße ESD-Schutzvorrichtung mit der Wärme leitenden Anordnung im Vergleich zu einer ESD-Schutzvorrichtung nach dem Stand der Technik ohne die Wärme leitende Anordnung bei sonst gleichen Abmessungen eine höhere ESD-Festigkeit auf. Des Weiteren ist es möglich, dass die erfindungsgemäße ESD-Schutzvorrichtung mit der Wärme leitenden Anordnung im Vergleich zu einer ESD-Schutzvorrichtung nach dem Stand der Technik ohne die Wärme leitende Anordnung kleiner dimensioniert wird und dennoch dieselbe ESD-Festigkeit wie die ESD-Schutzvorrichtung nach dem Stand der Technik ohne die Wärme leitende Anordnung aufweist. Durch die Erfindung wird also über das Layout der ESD-Schutzvorrichtung eine Verbesserung der intrinsischen ESD-Festigkeit der ESD-Schutzvorrichtung herbeigeführt Dabei kann auf einem Entladungspfad, über welchem die Überspannung abgeleitet wird, ein Hotspot lokalisiert werden. Dabei ist der Hotspot ein Punkt auf dem Entladungspfad, welcher bei einer Entladung der Überspannung eine Temperatur aufweist, welche in einem Bereich liegt, welcher bezüglich der ESD-Schutzvorrichtung kritisch ist, d.h. wenn die Temperatur in diesem Punkt weiter ansteigt, kommt es zu einem Ausfall der ESD-Schutzvorrichtung. Genauer gesagt wird durch Simulation des ESD-Falls eine Menge von Punkten innerhalb der ESD-Schutzvorrichtung bestimmt, welche eine höhere Temperatur als andere Punkte der ESD-Schutzvorrichtung aufweisen. Dann wird innerhalb dieser Menge ein Punkt bzw. der Hotspot bestimmt, bei welchem die beim ESD-Fall bestimmte Temperatur den geringsten Abstand zu einer maximal zulässigen Temperatur an diesem Punkt aufweist. Dabei wird insbesondere die Wärme leitende Anordnung, welche insbesondere mindestens ein Kontaktloch zum Abführen der Wärme umfasst, in einer näheren Umgebung dieses Hotspots angeordnet, um Wärme von dem Hotspot abzuführen.
  • Durch die Anordnung der Wärme leitenden Anordnung in der Nähe des Hotspots wird die Wärme vorteilhafter Weise genau dort abgeführt, wo ein weiteres Ansteigen der Temperatur zu einem Ausfall der ESD-Schutzvorrichtung führt. Anders ausgedrückt, wird eine sich im ESD-Fall aufstauende Wärme von einem bezüglich Temperatur besonders kritischen Punkt abgeführt.
  • Vorteilhafter Weise kann das mindestens eine Kontaktloch mit einer Metallschicht verbunden werden, welche oberhalb des Hotspots angeordnet wird.
  • Bei einem ESD-Fall fungiert die Metallschicht als eine Wärmesenke, wodurch über das mindestens eine Kontaktloch Wärme von dem Hotspot zu der Metallschicht abgeleitet wird.
  • Wenn die Wärme leitende Anordnung mehrere Kontaktlöcher zum Abführen von Wärme aufweist, welche in der Nähe des Hotspots angeordnet werden, gibt es bezüglich der Metallschicht zwei erfindungsgemäße Varianten.
  • Bei einer ersten Variante weist ein bestimmter Anteil der Kontaktlöcher jeweils eine Metallschicht, welche mit dem jeweiligen Kontaktloch verbunden ist, auf. Dabei kann der bestimmte Anteil der Kontaktlöcher aus einem Kontaktloch, mehreren dieser Kontaktlöcher oder allen Kontaktlöchern der Wärme leitenden Anordnung bestehen.
  • Bei einer zweiten Variante weist die Wärme leitende Anordnung genau eine Metallschicht auf, welche mit allen Kontaktlöchern der Wärme leitenden Anordnung verbunden ist.
  • Selbstverständlich sind auch andere Varianten denkbar, wobei beispielsweise eine Metallschicht nur mit einem Anteil der Kontaktlöcher oder wobei mehrere Metallschichten mit einem oder mehreren Kontaktlöchern verbunden ist.
  • Bei einer bevorzugten Ausführungsform der Erfindung weist die ESD-Schutzvorrichtung einen Feldeffekttransistor und mindestens ein Drain-Kontaktloch auf, welches den Drain-Bereich des Feldeffekttransistors kontaktiert. Dabei ist der Abstand zwischen dem Gate des Feldeffekttransistors und dem mindestens einen Drain-Kontaktloch größer als bei einem normalen Feldeffekttransistor, welcher nicht sinnvoll in einer ESD-Schutzvorrichtung einsetzbar ist. In diesem Fall verläuft der Entladungspfad über das mindestens eine Drain-Kontaktloch und die Kontaktlöcher zum Abführen der Wärme sind auf einer Geraden zwischen dem mindestens einen Drain-Kontaktloch und dem Gate angeordnet.
  • Der erhöhte Abstand zwischen dem Gate des Feldeffekttransistors und dem mindestens einen Drain-Kontaktloch ist notwendig, um eine Stromfilamentierung, d.h. eine Ausbildung eines Schmelzfadens aufgrund einer Lokalisierung des elektrischen Stroms in einem bestimmten Bereich, zu verhindern und damit einem vorzeitigen Ausfall der ESD-Schutzvorrichtung vorzubeugen. Dieser Abstand stellt ebenfalls eine intrinsische und technologieabhängige Größe des Feldeffekttransistors (NFET bzw. PFET) dar und kann aus oben genannten Gründen nicht beliebig klein gewählt werden.
  • Da die Erfindung technologieunabhängig ist, kann die ESD-Schutzvorrichtung an Stelle eines Feldeffekttransistors auch einen Transistor eines anderen Typs, beispielsweise einen Bipolartransistor oder einen MOS-Transistor, aufweisen. In diesem Fall entspricht das mindestens eine Drain-Kontaktloch mindestens einem Anschluss-Kontaktloch, welches mit einem Bereich des Transistors verbunden ist, das bei diesem Transistor mit dem Drain-Bereich vergleichbar ist. In ähnlicher Weise ist dabei der Abstand zwischen einem Steueranschluss des Transistors und dem mindestens einen Anschluss-Kontaktloch größer als bei einem normalen bzw. außerhalb einer ESD-Schutzvorrichtung gebräuchlichen Transistor des anderen Typs. Auch bei diesem Transistor verläuft der Entladungspfad über das mindestens eine Anschluss-Kontaktloch und die Kontaktlöcher zum Abführen der Wärme sind auf einer Geraden zwischen dem mindestens einen Anschluss-Kontaktloch und dem Steueranschluss des Transistors angeordnet.
  • Sollten auf dem Entladungspfad mehrere Hotspots vorhanden sein, wird vorteilhafter Weise derjenige Hotspot ausgewählt, welcher dem Gate des Feldeffekttransistors am nächsten liegt. Ausgehend von dem derart ausgewählten Hotspot kann dann die Wärme leitende Anordnung, insbesondere die Kontaktlöcher, angeordnet werden.
  • Auswertungen haben ergeben, dass bei mehreren bezüglich der Temperatur kritischen Punkten bzw. Hotspots zumeist derjenige Hotspot am kritischsten ist, welcher dem Gate des Feldeffekttransistors am nächsten liegt. Deshalb ist es am effektivsten, die Wärme leitende Anordnung derart anzuordnen, dass von diesem Hotspot Wärme abgeführt wird.
  • Vorteilhafter Weise wird ein Abstand zwischen zwei Kontaktlöchern zum Abführen von Wärme derart gewählt, dass er gemäß der für die Halbleiterschaltung geltenden Designregeln minimal ist. Anders ausgedrückt, würde ein engeres Anordnen der Kontaktlöcher die geltenden Designregeln verletzen.
  • Dadurch ist sichergestellt, dass auf einer vorgegebenen Länge der ESD-Schutzvorrichtung maximal viele Kontaktlöcher angeordnet werden können, um Wärme insbesondere von dem Hotspot abzuführen, ohne die geltenden Designregeln zu verletzen.
  • Vorteilhafter Weise werden die Kontaktlöcher mit Metall, insbesondere Wolfram, gefüllt, so dass die Kontaktlöcher eine im Vergleich zu anderen Materialien der ESD-Schutzvorrichtung gute Wärmeleitfähigkeit besitzen.
  • Darüber hinaus wird die Wärme leitende Anordnung insbesondere elektrisch isoliert von anderen Bauelementen der Halbleiterschaltung angeordnet, wodurch sichergestellt ist, dass kein elektrischer Strom durch die Wärme leitende Anordnung fließt und diese daher nicht zusätzlich (zusätzlich zu der Wärme, welche sie von dem Hotspot ableitet) erwärmt wird.
  • Bei einer Ausführungsform der Erfindung wird die Wärme leitende Anordnung derart angeordnet, dass der als Balastwiderstand wirkende elektrische Widerstand des Entladungspfades sowohl parallel als auch senkrecht zur ESD-Stromrichtung im Vergleich zu dem elektrischen Widerstand eines Entladungspfades bei einer ESD-Schutzvorrichtung, welche keine Wärme leitende Anordnung aufweist, nicht verkleinert wird.
  • Damit ist vorteilhafter Weise sichergestellt, dass eine elektrische Funktionalität, welche die ESD-Schutzvorrichtung unter einer ESD-Belastung aufweist, nicht verändert wird. Dabei wird unter der elektrischen Funktionalität beispielsweise ein für den ESD-Schutz, notwendiger Ballastwiderstand, welcher durch den erhöhten Abstand zwischen dem mindestens einen Drain-Kontaktloch und dem Gate erzielt wird, verstanden, wobei dieser Ballastwiderstand aus Gründen des ESD-Schutzes nicht verkleinert werden darf.
  • Im Rahmen der vorliegenden Erfindung wird auch eine ESD-Schutzvorrichtung für eine Halbleiterschaltung bereitgestellt, welche derart ausgestaltet ist, dass sie eine an der Halbleiterschaltung anliegende Überspannung ableitet. Dabei umfasst die ESD-Schutzvorrichtung eine Wärme leitende Anordnung, um Wärme abzuführen. Erfindungsgemäß weist diese Wärme leitende Anordnung eine Wärmeleitfähigkeit auf, welche höher als eine durchschnittliche Wärmeleitfähigkeit von in der Halbleiterschaltung eingesetzten Materialien ist.
  • Die Vorteile der erfindungsgemäßen ESD-Schutzvorrichtung entsprechen den Vorteilen, welche vorab bei der Diskussion des erfindungsgemäßen Verfahrens bereits beschrieben worden sind, weshalb sie hier nicht wiederholt werden.
  • Die vorliegende Erfindung eignet sich vorzugsweise zum Einsatz in ESD-Schutzvorrichtungen für Halbleiterschaltungen. Selbstverständlich ist die Erfindung jedoch nicht auf diesen bevorzugten Anwendungsbereich beschränkt, sondern kann beispielsweise auch dafür eingesetzt werden, um Wärme aus anderen Bereichen der Halbleiterschaltung, welche nicht zum ESD-Schutz angeordnet sind, abzuleiten.
    •
  • Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele erläutert.
  • 1 stellt ein ESD-Schutznetzwerk nach dem Stand der Technik dar.
  • 2 stellt im Querschnitt eine ESD-Schutzvorrichtung nach dem Stand der Technik dar, wobei zusätzlich eine Temperaturverteilung im ESD-Fall dargestellt ist, welche einen Hotspot aufweist.
  • 3 stellt im Querschnitt (geschnitten gemäß Ebene A in 2) die bereits in 2 dargestellte ESD-Schutzvorrichtung nach dem Stand der Technik dar.
  • 4 stellt im Querschnitt (gleicher Blickwinkel wie bei 2) eine erfindungsgemäße Ausführungsform der ESD-Schutzvorrichtung dar.
  • 5 stellt im Querschnitt (gleicher Blickwinkel wie bei 2 und 4) eine weitere erfindungsgemäße Ausführungsform der ESD-Schutzvorrichtung dar.
  • 6 stellt eine erfindungsgemäße Halbleiterschaltung mit ESD-Schutz dar.
  • In 4 ist eine erste erfindungsgemäße Ausführungsform einer ESD-Schutzvorrichtung 1 im Querschnitt dargestellt, welche einen Feldeffekttransistor (genauer einen NFET) umfasst, welcher dem in 2 dargestellten Feldeffekttransistor ähnlich ist, weshalb gleiche Bezugszeichen gleiche Bauteile bezeichnen. Zusätzlich zu der in 2 dargestellten ESD-Schutzvorrichtung 1' umfasst die in 4 dargestellte ESD-Schutzvorrichtung 1 eine Reihe von Kontaktlöchern 8, welche in der Nähe des Hotspots 7 angeordnet sind. Von diesen Kontaktlöchern 8, welche mit Wolfram gefüllt sind, ist aufgrund der querschnittartigen Darstellung der 4 nur ein Kontaktloch 8 im Querschnitt sichtbar.
  • Bei einer der 3 ähnlichen Darstellung der erfindungsgemäßen Ausführungsform der ESD-Schutzvorrichtung 1 würden die Kontaktlöcher 8 zur Wärmeabführung in einer Reihe parallel zu der Reihe der Drain-Kontaktlöcher 5 oder Source-Kontaktlöcher 6 zwischen dem Gate 3 und den Drain-Kontaktlöchern 5 in der Nähe des Gates 3 angeordnet sein.
  • Die Kontaktlöcher 8 der ESD-Schutzvorrichtung 1 wirken nun als thermische Senke, wodurch die Temperatur in einem Bereich um die Kontaktlöcher 8 herum und damit in einem Bereich des Hotspots 7, welcher definitionsgemäß ein bezüglich der Temperatur kritischer Bereich der ESD-Schutzvorrichtung 1 ist, im Vergleich zu einer ESD-Schutzvorrichtung 1' nach dem Stand der Technik (siehe 2) abgesenkt wird. Simulationen haben ergeben, dass bei gleichen Injektionsbedingungen im ESD-Fall von 6mA/μm (elektrischer Strom pro Breite) die maximale Temperatur im Hotspot 7 durch die Kontaktlöcher 8 von 652K auf 620K abgesenkt werden kann.
  • Durch weitere Simulationen bzw. Berechnungen lässt sich zeigen, dass auf Grund der Rückführung der maximalen Temperatur im Hotspot 7 von 652K auf 620K eine erfindungsgemäße ESD-Schutzvorrichtung 1 mit Kontaktlöchern 8 mit ungefähr 10% weniger Fläche ausgestaltet sein kann als eine ESD-Schutzvorrichtung 1' nach dem Stand der Technik und trotzdem dieselbe ESD-Festigkeit aufweist. Anders ausgedrückt wird ein Flächenverbrauch der erfindungsgemäßen ESD-Schutzvorrichtung 1 bei gleicher ESD-Festigkeit im Vergleich zu der ESD-Schutzvorrichtung 1' nach dem Stand der Technik um 10% reduziert.
  • Die Flächenersparnis von 10% muss im Lichte der Tatsache gesehen werden, dass bei den heutigen Halbleiter-Technologien bereits ein signifikanter Anteil der verfügbaren Fläche einer Halbleiterschaltung für ESD-Schutzmaßnahmen benötigt wird, so dass die 10-prozentige Flächenersparnis einen nicht unbedeutenden Anteil der Halbleiterschaltung betrifft.
  • In 5 ist eine zweite erfindungsgemäße Ausführungsform einer ESD-Schutzvorrichtung 1 dargestellt, welche sich von der in 4 dargestellten Ausführungsform nur dadurch unterscheidet, dass jedes Kontaktloch 8 oberhalb des Hotspots 7 eine zusätzliche Metallebene 9 als weitere thermische Senke aufweist. Dadurch kann die maximale Temperatur im Hotspot 7 bei wiederum gleichen Injektionsbedingungen von 6mA/μm weiter auf 605K gesenkt werden. Dadurch wird der Flächenverbrauch der in 5 dargestellten erfindungsgemäßen ESD-Schutzvorrichtung 1 bei gleicher ESD-Festigkeit im Vergleich zu der ESD-Schutzvorrichtung 1' nach dem Stand der Technik um 16% reduziert.
  • Dabei besitzen weder die Kontaktlöcher 8 in 4 noch die Kontaktlöcher mit der zusätzlichen Metallschicht 9 in 5 eine elektrische Funktion, d.h. sie sind beispielsweise nicht mittels einer Verdrahtung mit anderen Bauteilen verbunden.
  • Es sei noch darauf hingewiesen, dass in den 4 und 5, ähnlich wie in der 2, jeweils ein Temperaturverlauf für einen ESD-Fall, dargestellt ist, wobei sich die Temperaturverläufe in den drei 2, 4 und 5 qualitativ entsprechen.
  • 6 stellt eine erfindungsgemäße Halbleiterschaltung 20 dar, welche mehrere erfindungsgemäße ESD-Schutzvorrichtungen 1 aufweist.
  • Im übrigen ist davon auszugehen, dass neuere Halbleiter-Technologien, wie beispielsweise SOI (Silicon-on-Insulator), noch kritischere thermische Randbedingungen als die so genannten Bulk-Technologien vorweisen, so dass eine Flächenersparnis aufgrund des Einsatzes einer erfindungsgemäßen ESD-Schutzvorrichtung 1 bei diesen neuen Halbleiter-Technologien im Vergleich zu nach dem Stand der Technik üblichen ESD-Schutzvorrichtung noch stärker ausfallen dürfte, als vorab abgeschätzt wurde.

Claims (28)

  1. Verfahren zum verbesserten ESD-Schutz einer Halbleiterschaltung, welche eine ESD-Schutzvorrichtung (1) aufweist, die eine an der Halbleiterschaltung anliegende Überspannung ableitet, dadurch gekennzeichnet, dass eine Wärme leitende Anordnung (8, 9) in der ESD-Schutzvorrichtung (1) angeordnet wird, welche eine im Vergleich zu einer durchschnittlichen Wärmeleitfähigkeit von Materialien der Halbleiterschaltung hohe Wärmeleitfähigkeit aufweist, um Wärme abzuführen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf einem Entladungspfad, über welchem die Überspannung abgeleitet wird, ein Hotspot (7) lokalisiert wird, welcher ein Punkt auf dem Entladungspfad ist, der bei einer Entladung der Überspannung eine Temperatur aufweist, die hinsichtlich eines Ausfalles der ESD-Schutzvorrichtung (1) in einem kritischen Bereich liegt, und dass die Wärme leitende Anordnung (8, 9) in der Nähe des Hotspots (7) angeordnet wird, um Wärme von dem Hotspot (7) abzuführen.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Wärme leitende Anordnung mindestens ein Kontaktloch (8) zum Abführen von Wärme umfasst, welches in der Nähe des Hotspots (7) angeordnet wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass oberhalb des Hotspots (7) eine Metallschicht (9) der Wärme leitenden Anordnung angeordnet wird, welche mit dem mindestens einen Kontaktloch (8) verbunden wird.
  5. Verfahren nach einem der Ansprüche 2–4, dadurch gekennzeichnet, dass die Wärme leitende Anordnung mehrere Kontaktlöcher (8) zum Abführen von Wärme aufweist, dass die Kontaktlöcher (8) in der Nähe des Hotspots (7) angeordnet werden, und dass für mindestens eines der mehreren Kontaktlöcher (8) oberhalb des Hotspots (7) jeweils eine Metallschicht (9) angeordnet wird, welche mit dem jeweiligen Kontaktloch (8) verbunden wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Wärme leitende Anordnung genau eine Metallschicht (9) aufweist, welche mit den mehreren Kontaktlöchern (8) verbunden und oberhalb des Hotspots (7) angeordnet wird.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die ESD-Schutzvorrichtung (1) einen Transistor und mindestens ein mit einem ersten Anschluss des Transistors verbundenes Anschluss-Kontaktloch (5) umfasst, wobei ein Abstand zwischen dem Steueranschluss (3) des Transistors und dem mindestens einen Anschluss-Kontaktloch (5) größer als bei einem nicht zu einer ESD-Schutzvorrichtung gehörenden Transistor ist, wobei der Entladungspfad über das mindestens eine Anschluss-Kontaktloch (5) verläuft, und dass die mehreren Kontaktlöcher (8) auf einer Geraden zwischen dem mindestens einen Anschluss-Kontaktloch (5) und dem Steueranschluss (3) verlaufen.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Transistor ein Feldeffekttransistor ist, dass der Steueranschluss das Gate (3) des Feldeffekttransistors ist, und dass das mindestens eine Anschluss-Kontaktloch mindestens ein Drain-Kontaktloch (5) ist, welches mit dem Drain (2) des Feldeffekttransistors verbunden ist.
  9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass bei einem Vorhandensein von mehreren Hotspots (7) auf dem Entladungspfad derjenige Hotspot (7) zur Anordnung der Wärme leitenden Anordnung (8, 9) ausgewählt wird, welcher dem Steueranschluss (3) des Transistors der ESD-Schutzvorrichtung (1) am nächsten liegt.
  10. Verfahren nach einem der Ansprüche 5–9, dadurch gekennzeichnet, dass ein Abstand zwischen den Kontaktlöchern (8) minimal derart gewählt wird, dass er noch für die Halbleiterschaltung geltenden Designregeln entspricht.
  11. Verfahren nach einem der Ansprüche 5–10, dadurch gekennzeichnet, dass die Kontaktlöcher (8) mit Metall gefüllt sind.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Wärme leitende Anordnung (8, 9) elektrisch isoliert von weiteren Bauelementen der Halbleiterschaltung ist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Wärme leitende Anordnung (8, 9) derart angeordnet wird, dass ein elektrischer Widerstand des Entladungspfades im Vergleich zu einem Fall, bei welchem keine Wärme leitende Anordnung vorhanden ist, nicht verkleinert wird.
  14. ESD-Schutzvorrichtung für eine Halbleiterschaltung, welche derart ausgestaltet ist, dass sie eine an der Halbleiterschaltung anliegende Überspannung ableitet, dadurch gekennzeichnet, dass die ESD-Schutzvorrichtung (1) eine Wärme leitende Anordnung (8, 9) umfasst, welche eine im Vergleich zu einer durchschnittlichen Wärmeleitfähigkeit von Materialien der Halbleiterschaltung hohe Wärmeleitfähigkeit aufweist, um Wärme abzuführen.
  15. ESD-Schutzvorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass die ESD-Schutzvorrichtung (1) derart ausgestaltet ist, dass die Wärme leitende Anordnung (8, 9) derart in der Nähe eines Hotspots (7) angeordnet ist, dass Wärme von dem Hotspot (7) abgeführt wird, wobei der Hotspot (7) ein Punkt auf einem Entladungspfad, über welchen die Überspannung abgeleitet wird, ist, welcher bei einer Entladung der Überspannung eine Temperatur aufweist, welche hinsichtlich eines Ausfalles der ESD-Schutzvorrichtung (1) in einem kritischen Bereich liegt.
  16. ESD-Schutzvorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass die Wärme leitende Anordnung mindestens ein Kontaktloch (8) zur Abführung der Wärme umfasst, welches in der Nähe des Hotspots (7) angeordnet ist.
  17. ESD-Schutzvorrichtung nach Anspruch 16, dadurch gekennzeichnet, dass oberhalb des Hotspots (7) eine Metallschicht (9) der Wärme leitenden Anordnung angeordnet ist, welche mit dem mindestens einen Kontaktloch (8) verbunden ist.
  18. ESD-Schutzvorrichtung nach einem der Ansprüche 14–17, dadurch gekennzeichnet, dass die Wärme leitende Anordnung mehrere Kontaktlöcher (8) zur Abführung der Wärme aufweist, dass die Kontaktlöcher (8) in der Nähe des Hotspots (7) angeordnet sind, und dass für mindestens eines der mehreren Kontaktlöcher (8) oberhalb des Hotspots (7) jeweils eine Metallschicht (9) angeordnet ist, welche mit dem jeweiligen Kontaktloch (8) verbunden ist.
  19. ESD-Schutzvorrichtung nach Anspruch 18, dadurch gekennzeichnet, dass die Wärme leitende Anordnung genau eine Metallschicht (9) aufweist, welche mit den mehreren Kontaktlöchern (8) verbunden und oberhalb des Hotspots (7) angeordnet ist.
  20. ESD-Schutzvorrichtung nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass die ESD-Schutzvorrichtung (1) einen Transistor und mindestens ein mit einem ersten Anschluss des Transistors verbundenes Anschluss-Kontaktloch (5) umfasst, wobei ein Abstand zwischen dem Steueranschluss (3) des Transistors und dem mindestens einen Anschluss-Kontaktloch (5) größer als bei einem nicht zu einer ESD-Schutzvorrichtung gehörenden Transistor ist, wobei der Entladungspfad über das Anschluss-Kontaktloch (5) verläuft, und dass die mehreren Kontaktlöcher (8) auf einer Geraden zwischen dem mindestens einen Anschluss-Kontaktloch (5) und dem Steueranschluss (3) angeordnet sind.
  21. ESD-Schutzvorrichtung nach Anspruch 20, dadurch gekennzeichnet, dass der Transistor ein Feldeffekttransistor ist, dass der Steueranschluss das Gate (3) des Feldeffekttransistors ist, und dass das mindestens eine Anschluss-Kontaktloch mindestens ein Drain-Kontaktloch (5) ist, welches mit dem Drain (2) des Feldeffekttransistors verbunden ist.
  22. ESD-Schutzvorrichtung nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass die ESD-Schutzvorrichtung (1) derart ausgestaltet ist, dass bei einem Vorhandensein von mehreren Hotspots (7) auf dem Entladungspfad derjenige Hotspot (7) zur Anordnung der Wärme leitenden Anordnung (8, 9) ausgewählt ist, welcher dem Steueranschluss (3) des Transistors der ESD-Schutzvorrichtung (1) am nächsten liegt.
  23. ESD-Schutzvorrichtung nach einem der Ansprüche 18–22, dadurch gekennzeichnet, dass die Wärme leitende Anordnung (8, 9) derart ausgestaltet ist, dass ein Abstand zwischen den Kontaktlöchern (8) minimal derart gewählt ist, dass er noch für die Halbleiterschaltung geltenden Designregeln entspricht.
  24. ESD-Schutzvorrichtung nach einem der Ansprüche 18–23, dadurch gekennzeichnet, dass die Kontaktlöcher (8) mit Metall gefüllt sind.
  25. ESD-Schutzvorrichtung nach einem der Ansprüche 14–24, dadurch gekennzeichnet, dass die ESD-Schutzvorrichtung (1) derart ausgestaltet ist, die Wärme leitende Anordnung (8, 9) elektrisch isoliert von weiteren Bauelementen der Halbleiterschaltung ist.
  26. ESD-Schutzvorrichtung nach einem der Ansprüche 14–25, dadurch gekennzeichnet, dass die ESD-Schutzvorrichtung (1) derart ausgestaltet ist, dass ein elektrischer Widerstand des Entladungspfades im Vergleich zu einem Fall, bei welchem die ESD-Schutzvorrichtung (1) keine Wärme leitende Anordnung umfasst, nicht verkleinert ist.
  27. ESD-Schutzvorrichtung nach einem der Ansprüche 14–26, dadurch gekennzeichnet, dass die ESD-Schutzvorrichtung (1) zur Durchführung des Verfahrens nach einem der Ansprüche 1–13 ausgestaltet ist.
  28. Halbleiterschaltung mit verbessertem ESD-Schutz, welche eine ESD-Schutzvorrichtung (1) aufweist, die eine an der Halbleiterschaltung anliegende Überspannung über einen Entladungspfad ableitet, dadurch gekennzeichnet, dass die ESD-Schutzvorrichtung die ESD-Schutzvorrichtung (1) nach einem der Ansprüche 14–27 ist.
DE102005013478A 2005-03-23 2005-03-23 Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung Ceased DE102005013478A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102005013478A DE102005013478A1 (de) 2005-03-23 2005-03-23 Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung
US11/387,452 US20060261412A1 (en) 2005-03-23 2006-03-23 Process and electrostatic discharge protection device for the protection of a semiconductor circuit
CNA2006100676698A CN1873978A (zh) 2005-03-23 2006-03-23 用于改进半导体电路的esd保护的工艺和esd保护装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005013478A DE102005013478A1 (de) 2005-03-23 2005-03-23 Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung

Publications (1)

Publication Number Publication Date
DE102005013478A1 true DE102005013478A1 (de) 2006-10-05

Family

ID=36998723

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005013478A Ceased DE102005013478A1 (de) 2005-03-23 2005-03-23 Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung

Country Status (3)

Country Link
US (1) US20060261412A1 (de)
CN (1) CN1873978A (de)
DE (1) DE102005013478A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728529B2 (en) 2014-04-14 2017-08-08 Infineon Technologies Dresden Gmbh Semiconductor device with electrostatic discharge protection structure
DE102014019348B4 (de) * 2014-01-14 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit eigenhitzeverringernden Schichten

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872039B (zh) * 2012-12-11 2016-04-06 中芯国际集成电路制造(上海)有限公司 静电放电保护电路的制作方法
CN104218028B (zh) * 2013-06-05 2018-03-30 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909046A (en) * 1997-03-26 1999-06-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having stable input protection circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407445B1 (en) * 2000-10-06 2002-06-18 National Semiconductor Corporation MOSFET-based electrostatic discharge (ESD) protection structure with a floating heat sink
US6525354B2 (en) * 2001-04-27 2003-02-25 Fujitsu Limited FET circuit block with reduced self-heating
US6589833B2 (en) * 2001-12-03 2003-07-08 Nano Silicon Pte Ltd. ESD parasitic bipolar transistors with high resistivity regions in the collector
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
JP2005311134A (ja) * 2004-04-22 2005-11-04 Nec Electronics Corp 静電気放電保護素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909046A (en) * 1997-03-26 1999-06-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having stable input protection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014019348B4 (de) * 2014-01-14 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit eigenhitzeverringernden Schichten
US9728529B2 (en) 2014-04-14 2017-08-08 Infineon Technologies Dresden Gmbh Semiconductor device with electrostatic discharge protection structure

Also Published As

Publication number Publication date
CN1873978A (zh) 2006-12-06
US20060261412A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
DE19518550C2 (de) Eingangsschutzschaltung für eine MOS-Einrichtung
DE102005013687B3 (de) ESD-Schutzschaltung für niedrige Spannungen
DE69631940T2 (de) Halbleitervorrichtung
DE10139956A1 (de) ESD Schutz für CMOS-Ausgangsstufe
DE10246960B4 (de) Feldeffektleistungstransistor
DE3688034T2 (de) Vor elektrostatischen entladungen geschuetzte eingangsschaltung.
DE112004002717B4 (de) Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz
DE10216015A1 (de) Überspannungsschutzschaltung
DE102004014925A1 (de) Elektronische Schaltkreisanordnung
EP0691683B1 (de) Integrierte Schaltung mit Schutzstruktur
DE10247038B4 (de) Halbleitervorrichtung zur Verhinderung eines Überstroms
DE3784793T2 (de) Integrierte schaltung mit verbesserter schutzvorrichtung.
DE102005013478A1 (de) Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung
DE68916192T2 (de) Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz.
EP1189284A1 (de) Anordnung zur Verbesserung des ESD-Schutzes bei einem CMOS Buffer
DE112018002348B4 (de) Halbleitervorrichtung mit Ausgangs-MOS-Transistor und Erfassungs-MOS-Transistor
DE10216080B4 (de) Halbleiter-Bauelement mit Niederimpedanzbereich zum Verpolungsschutz
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit
DE102004007655B4 (de) Halbleiterschaltungen mit ESD-Schutzvorrichtung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schutzschaltung
EP1719174B1 (de) Schutzdiode zum schutz von halbleiterschaltkreisen gegen elektrostatische entladungen
EP1076362A2 (de) Halbleiterschaltung
DE19818985B4 (de) ESD-Schutzschaltkreis
DE112017005287B4 (de) Elektronische Vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection