DE102004014925A1 - Elektronische Schaltkreisanordnung - Google Patents

Elektronische Schaltkreisanordnung Download PDF

Info

Publication number
DE102004014925A1
DE102004014925A1 DE102004014925A DE102004014925A DE102004014925A1 DE 102004014925 A1 DE102004014925 A1 DE 102004014925A1 DE 102004014925 A DE102004014925 A DE 102004014925A DE 102004014925 A DE102004014925 A DE 102004014925A DE 102004014925 A1 DE102004014925 A1 DE 102004014925A1
Authority
DE
Germany
Prior art keywords
electrical
fuse
electronic circuit
circuit arrangement
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004014925A
Other languages
English (en)
Other versions
DE102004014925B4 (de
Inventor
Hans-Joachim Dr. Barth
Klaus Dr. Schrüfer
Andreas Rusch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004014925.9A priority Critical patent/DE102004014925B4/de
Priority to PCT/DE2005/000541 priority patent/WO2005096378A1/de
Publication of DE102004014925A1 publication Critical patent/DE102004014925A1/de
Priority to US11/526,484 priority patent/US8698275B2/en
Priority to US14/188,761 priority patent/US8952487B2/en
Application granted granted Critical
Publication of DE102004014925B4 publication Critical patent/DE102004014925B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Elektrische Schmelzsicherungen haben innerhalb einer elektronischen Schaltkreisanordnung einen signifikanten Flächenbedarf. Dies resultiert daraus, dass die elektrische Schmelzsicherung mittels eines Poly-Silizium-Blocks ausgebildet ist. Dieser Poly-Silizium-Block benötigt 10% der Gesamtfläche der elektrischen Schmelzsicherung. Um diese Fläche einzusparen, wird die elektrische Schmelzsicherung nicht mehr im Poly-Silizium-Block, sondern innerhalb der Metallisierungsebene ausgebildet. Dazu sind Leitbahnen und einzelne Kontaktlöcher, welche als elektrische Schmelzsicherungen ausgewiesen sind, mittels verschiedener Ausführungsbeispiele von Implementierungsmöglichkeiten innerhalb der Metallisierungsebene ausgebildet.

Description

  • Die Erfindung betrifft eine elektronische Schaltkreisanordnung.
  • Im Rahmen üblicher Chip-Herstellungsstrategien ist es üblich, wie beispielsweise in [1] beschrieben, redundante Bauelemente in integrierten Speichern vorzusehen, um die Ausbeute von funktionsfähigen Chips beim Herstellungsprozess zu verbessern. Mittels des Ersetzens fehlerhafter Zellen mittels eines zusätzlichen als redundanten Schaltkreis auf einem jeweiligen Chip vorgesehenen Schaltkreis wird die Ausbeute integrierter Speicher signifikant gesteigert. Die zusätzlichen Schaltkreise werden üblicherweise mittels elektrisch leitfähiger Verbindungen (im Folgenden bezeichnet als elektrische Schmelzsicherungen) wahlweise kontaktiert und damit aktiviert oder nicht aktiviert, indem der elektrische Widerstand einer jeweiligen elektrischen Schmelzsicherung erhöht wird oder die jeweilige elektrische Schmelzsicherung "durchgebrannt" wird. Mittels selektiven Veränderns des elektrischen Widerstands der jeweiligen elektrischen Schmelzsicherung innerhalb eines integrierten Schaltkreises wird die Ausbeute funktionsfähiger Chips erhöht und damit die Herstellungskosten für die Herstellung der Chips günstiger gestaltet.
  • Die elektrische Schmelzsicherung ist in dem Design des jeweiligen integrierten Schaltkreises berücksichtigt. Die elektrische Schmelzsicherung wird z.B. mittels eines durch die elektrische Schmelzsicherung fließenden elektrischen Stroms, der eine ausreichende elektrische Stromstärke aufweist, gezielt "durchgebrannt", um die elektrische Schmelzsicherung zu öffnen. Alternativ kann ein schwächerer Strom als derjenige Strom, der erforderlich ist, um die elektrische Schmelzsicherung vollständig aufzutrennen, auf die elektrische Schmelzsicherung angewandt werden mit der Folge, dass die elektrische Schmelzsicherung nur teilweise degeneriert und der elektrische Widerstand der elektrischen Schmelzsicherung erhöht wird. Dieser Prozess des gezielten Durchbrennens bzw. Degenerierens der elektrischen Schmelzsicherung wird auch als Programmierung der elektrischen Schmelzsicherung bezeichnet.
  • In der elektronischen Schaltkreisanordnung ist die elektrische Schmelzsicherung einem elektronischen Bauteil vorgeschaltet und wird mittels eines Feldeffekttransistors mit Strom zum Degenerieren bzw. schließlich Durchtrennen der elektrischen Schmelzsicherung beliefert. Der Feldeffekttransistor ist ein Transistor, bei dem eine an eine hochohmige Steuerelektrode (Gate) angelegte Steuerspannung ein elektrisches Feld in einem stromleitenden Kanal erzeugt. Dieser Feldeffekt beeinflusst die Leitfähigkeit des Kanals, dessen Anschlüsse als Source und Drain bezeichnet werden.
  • Die Entwicklung einer elektrisch programmierten Schmelzsicherung hat das Tor zu vielen Möglichkeiten geöffnet. In 6a ist schematisch ein Aufbau einer elektrischen Schmelzsicherung gezeigt. Gemäß dem Stand der Technik und wird die elektrische Schmelzsicherung aus einer Poly-Silizium-Schicht 611, einer leitfähigen Schicht 612, die auf die Poly-Silizium-Schicht aufgebracht ist und einer zusätzlichen Abdeckschicht 613 gebildet. Eine solche elektrische Schmelzsicherung auf Poly-Silizium-Basis wird im Folgenden auch als Poly-Silizium-Schmelzsicherung bezeichnet.
  • Die Poly-Silizium-Schicht 611 ist auf einer Oxid-Schicht 614, wie z.B. Siliziumdioxid oder anderen konventionellen Oxiden oder anderen konventionellen Isolatoren, ausgebildet und hat je nach Anwendung eine Dicke von 200 nm bis 300 nm. Die Poly-Silizium-Schicht 611 kann p-dotiert, n-dotiert sein oder keine Dotierung aufweisen, und weist einen Flächenwiderstand auf, der ausreicht, um unerwünschten Stromfluss nach der Programmierung der elektrischen Schmelzsicherung zu verhindern. Dabei ist ein Widerstand größer als 500 Ω/Fläche erforderlich.
  • Die oben genannte Oxid-Schicht 614, auf welcher die Poly-Silizium-Schicht 611 ausgebildet ist, ist ein sogenanntes STI-Oxid (Shallow-Trench-Isolation-Oxid). Bei diesem Verfahren werden schmale Gräben in ein Halbleitermaterial geätzt. Diese Gräben werden mit Oxid aufgefüllt, so dass die elektrischen Schmelzsicherungen elektrisch voneinander isoliert sind. Die Oxid-Schicht hat eine Dicke von 250 nm bis 450 nm, d.h., eine Dicke, die ausreichend ist, um die elektrische Schmelzsicherung elektrisch zu isolieren.
  • Die leitfähige Schicht 612, die auf der Poly-Silizium-Schicht 611 ausgebildet ist, ist aus einem Material mit geringem Widerstand gebildet, welches auch mit der Umgebung der Poly-Silizium-Schicht 611 kompatibel ist. Das Material, aus dem die leitfähige Schicht 612 ist, kann ein Metall-Silizid wie z.B. Kobaltsilizid, Titansilizid, Wolframsilizid, Tantalsilizid oder Platinsilizid sein. Die leitfähige Schicht 612 hat eine typische Dicke von 20 nm bis 30 nm mit einem Flächenwiderstand weniger als 10 Ω/Fläche.
  • Die Abdeckschicht 613 wird üblicherweise aus Siliziumnitrid gebildet und ist oberhalb der leitfähigen Schicht 612 angeordnet.
  • Insgesamt ist dieser Poly-Silizium-Schmelzsicherungs-Block noch in ein Bor-Phosphor-Silikatglas 615 als Isolierungsschicht eingeschlossen, um die elektrische Schmelzsicherung vom elektronischen Bauteil elektrisch zu isolieren.
  • Des Weiteren sind an dem Poly-Silizium-Schmelzsicherungs-Block nach 6b zwei Kontakte, welche als Anode 616 und Kathode 617 bezeichnet werden, ausgebildet. Diese sind jeweils direkt an den beiden Enden der Schmelzsicherungs-Verbindung 618, ausgebildet, um eine elektrische Verbindung zwischen der elektrischen Schmelzsicherung und einem externen Gerät oder anderen Komponenten innerhalb derselben elektronischen Schaltkreisanordnung bereitzustellen. Zwischen der Anode 616 und der Kathode 617 ist eine Schmelzsicherungs-Verbindung ausgebildet. Wenn die elektrische Schmelzsicherung mittels eines ausreichend großen Stroms durch die leitfähige Schicht 612 programmiert wird, degeneriert und gegebenenfalls schmilzt die leitfähige Schicht 612 vorzugsweise in dieser Region. Das Schmelzen wird durch einen Elektromigration bzw. Stressmigration bezeichneten Effekt verursacht. Dieser Effekt beruht darauf, dass bei elektrischem Stromfluss durch die elektrische Schmelzsicherung die Elektronen Metallatome aus ihrer Ruhelage in der leitfähigen Schicht 612, welche aus Metall-Silizid besteht, herausschlagen können und die Metallatome dadurch mit den Elektronen "mitwandern". Deshalb entsteht an einer Stelle innerhalb der elektrischen Schmelzsicherung eine Verarmung an Metallatomen, während an einer anderen Stelle innerhalb der elektrischen Schmelzsicherung eine Anreicherung an Metallatomen resultiert. Stellen, an denen eine Verarmung vorliegt sind hochohmig, Stellen, an denen Anreicherung vorliegt sind niederohmig. An den hochohmigen Stellen wird die elektrische Schmelzsicherung "geschmolzen" und der Stromfluss bricht zusammen.
  • Der Nachteil einer solchen elektrischen Schmelzsicherung im Stand der Technik ist nun, dass die elektrische Schmelzsicherung in heutigen Anwendungen für moderne Logik, Analog oder Memory Chips einen signifikanten Flächenbedarf aufweisen.
    •
  • Die Aufgabe ist, eine elektronische Schaltkreisanordnung mit elektrischen Schmelzsicherungen mit geringerem Platzbedarf zu schaffen.
  • Die Aufgabe wird gelöst durch eine elektronische Schaltkreisanordnung mit den Merkmalen des unabhängigen Patentanspruchs.
  • Eine elektronische Schaltkreisanordnung weist ein Substrat auf, welches mindestens eine Metallisierungsebene aufweist. In der Metallisierungsebene sind mindestens eine elektrische Leitbahn und/oder mindestens ein Kontaktloch so dimensioniert, dass die elektrische Leitbahn und das Kontaktloch als elektrische Schmelzsicherung ausgebildet sind. Das Substrat weist zusätzlich elektrische Schaltungskomponenten auf, welche in der Schaltungsebene angeordnet sind. Die Schaltungskomponenten sind mittels der elektrischen Leitbahn und mittels mehrerer Kontaktlöcher miteinander elektrisch gekoppelt.
  • Der Vorteil dieser elektrischen Schaltkreisanordnung ist, dass sie einfach, Platz sparend und günstig hergestellt werden kann.
  • Der oben dargelegte Nachteil des Standes der Technik wird mittels der neuen Implementierungsart der Schmelzsicherungen in einem Chip verringert. Bei der elektrischen Schmelzsicherung, die aus einem polykristallinen Silizium-Block, einem "Blow-Transistor" und einer Decoder-Elektronik besteht, nimmt der polykristalline Silizium-Block inklusive seiner Zuleitungen fast 10% der Gesamtfläche der Schmelzsicherung ein. 85–90% der Fläche nimmt der Transistor mit seinen Leitungen ein. Diese 10% der Fläche, die vom polykristallinen Silizium-Block verbraucht werden, werden durch die neuartige Implementierungsmöglichkeit der Schmelzsicherung innerhalb einer elektronischen Schaltkreisanordnung eingespart.
  • Ein Aspekt der Erfindung kann anschaulich darin gesehen werden, dass die Schmelzsicherung nicht mehr im polykristallinen Silizium-Block, sondern im Metallisierungsbereich, dem Interconnect, ausgebildet ist. Dazu gibt es verschiedene Ausführungsbeispiele der Implementierung der elektrischen Schmelzsicherung in dem Metallisierungsbereich. So kann zum einen eine dünne Leitbahn vorgesehen sein, die als elektrische Schmelzsicherung in der Metallebene dimensioniert und angeordnet ist, oder ein einzelnes Kontaktloch zwischen zwei Leitbahnen im unterschiedlichen Metallisierungsebenen, das gleichzeitig als Durchkontaktierung und elektrische Schmelzsicherung zwischen den einzelnen Metallebenen dient. Das oben beschriebene und andere Eigenschaften und Vorteile der Erfindung werden nachfolgend noch im Einzelnen zum besseren Verständnis dargelegt.
  • Bevorzugt ist die elektrische Leitbahn und mindestens eines der Kontaktlöcher in ein Low-k-Material eingeschlossen.
  • Mittels Verwenden von Low-k-Material ist die Wärmeabfuhr schlecht und der gewünschte Ausfall mittels Elektromigration oder Stressmigration wird vereinfacht. Insbesondere ist dadurch eine gezielte Programmierung einzelner elektrischer Schmelzsicherungen möglich.
  • Innerhalb der elektrischen Schaltkreisanordnung ist vorzugsweise eine Mehrzahl an elektrischen Kontakten ausgebildet.
  • Bevorzugt ist die Leitbahn mit den Kontaktlöchern und mit den elektrischen Kontakten jeweils im Wesentlichen in einem rechten Winkel zueinander ausgebildet.
  • Das hat den Vorteil, dass an den rechten Winkeln, welche Ecken ausbilden, die Stromdichte erhöht wird, wodurch ein Programmieren, d.h. ein gezieltes Schmelzen der elektrischen Schmelzsicherung durch Elektromigration bzw. Stressmigration vereinfacht wird.
  • Innerhalb der elektronischen Schaltkreisanordnung ist bevorzugt eine Schmelzsicherungs-Ansteuerungs-Schaltung ausgebildet, welche mit mindestens einer Leitbahn und/oder dem Kontaktloch gekoppelt ist zum Zuführen elektrischen Stroms.
  • Mittels der Schmelzsicherungs-Ansteuerungs-Schaltung ist auf einfach Weise möglich, die elektronische Schaltkreisanordnung zu programmieren.
  • Vorzugsweise ist ein Transistor zum Bereitstellen eines elektrischen Stroms zur Schmelzsicherungs-Ansteuerungs-Schaltung innerhalb der elektrischen Schaltkreisanordnung ausgebildet.
  • Das hat den Vorteil, dass dieser elektrische Strom eine Erhöhung des elektrischen Widerstands in der elektrischen Schmelzsicherung bewirkt, wodurch das Programmieren der elektrischen Schmelzsicherung erleichtert wird.
  • Bevorzugt weist die elektronische Schaltkreisanordnung mehrere Transistoren auf.
  • Mittels Verwenden mehrerer Transistoren ist es auf eine einfache Weise möglich, mehrere elektrische Schmelzsicherungen zu programmieren.
  • In einer Weiterbildung ist eine Decoder-Schaltung zum Ansteuern des Transistors vorgesehen.
  • Das Verwenden einer Decoder-Schaltung ist eine Möglichkeit, die Programmierung der elektrischen Schmelzsicherung auf einfache Weise zu kontrollieren.
  • Vorzugsweise ist in der elektronischen Schaltkreisanordnung eine Metallisierungsebene ausgebildet, in welcher eine elektrische Leitbahn als elektrische Schmelzsicherung dimensioniert und mittels elektrischen Kontakten an die Schmelzsicherungs-Ansteuerungs-Schaltung und an den Transistor gekoppelt ist.
  • Somit kann die elektrische Schmelzsicherung schnell und einfach programmiert werden.
  • Bevorzugt weist die elektronische Schaltkreisanordnung ein Substrat mit einer Vielzahl an übereinanderliegender Metallisierungsebenen auf.
  • Vorzugsweise weist die elektronische Schaltkreisanordnung eine Vielzahl an übereinanderliegender Metallisierungsebenen auf, wobei die elektrische Schmelzsicherung in einer Metallisierungsebene mit einer prozesstechnisch maximal erzielbaren Auflösung ausgebildet ist.
  • Somit ist der Platzbedarf gering. Ferner wird mittels des Ausbildens der elektrischen Schmelzsicherung in maximaler Auflösung, d.h., in kleinster Dimensionierung, die Elektromigration bzw. die Stressmigration verstärkt, wodurch die Programmierung der elektrischen Schmelzsicherung vereinfacht wird.
  • Die elektrischen Leitbahnen können als elektrische Schmelzsicherungen in der Mäander-Ausführung ausgebildet sein und mittels Kontaktlöchern aneinander gekoppelt sein.
  • Mittels Verwendung der Mäander-Ausführung kann die sogenannte Blech-Länge der Elektromigration überwunden werden.
  • Bei den heutigen und zukünftigen Technologie-Generationen mit Metallbreiten und Kontaktloch-Durchmessern von weniger als 100 nm haben minimale Metallbahnen und Kontaktlöcher aus Cu oder Al nur noch eine begrenzte Stromtragefähigkeit. Der heute für die elektrische Schmelzsicherung benutzte Strom von ca. 10 mA bis 20 mA sollte ausreichen, um eine einzelne minimale Leitbahn bzw. ein minimales Kontaktloch durch Elektromigration bzw. Stressmigration zu schmelzen, so dass eine Änderung des elektrischen Widerstands bewirkt werden kann, die mit einfachen Mitteln ausreichend genau erfasst werden kann. Bei einem Schmelzsicherungsstrom von 10 mA ergeben sich bei einer 65nm-, 45nm- und 32nm-Technologie mit den entsprechenden Kontaktloch-Durchmessern von ≈ 0,1 μm, ≈ 0,07 μm und ≈ 0,05 μm entsprechende Stromdichten von 1250 bis 5000 mA/μm2 pro Kontaktloch. Diese Stromdichten liegen um mehr als einen Faktor 100 über den zulässigen Gleichstromdichten von ca. 10 mA/μm2 für Kupfer-Metallisierungen (z.B. Logik) bzw. 2 mA/μm2 bei Aluminium-Metallisierungen (z.B. dynamische RAMs ("dynamic random access memory"), DRAM).
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
    •
  • Es zeigen
  • 1a eine schematische Draufsicht auf eine Leitbahn-Schmelzsicherung mit elektrischen Kontakten gemäß einem ersten Ausführungsbeispiel;
  • 1b einen Querschnitt einer Leitbahn-Schmelzsicherung in der Metallebene eines Chips mit einer dünnen Leitbahn und elektrischen Kontakten zur Schmelzsicherungs-Ansteuerungs-Schaltung und einem Transistor;
  • 2 eine schematische Draufsicht einer Leitbahn-Schmelzsicherung in einer so genannten Mäander-Struktur gemäß einem zweiten Ausführungsbeispiel;
  • 3 einen schematischen Querschnitt einer Kontaktloch-Schmelzsicherung in der Kontaktloch-Ebene mit einer breiten Leitbahn und einem minimalen Kontaktloch gemäß einem dritten Ausführungsbeispiel;
  • 4 einen schematischen Querschnitt einer Kontaktloch-Schmelzsicherung in der Kontaktloch-Ebene mit einer breiten Leitbahn und einem minimalen Kontaktloch gemäß einem vierten Ausführungsbeispiel;
  • 5 einen schematischen Querschnitt in der Metallebene mit einer dünnen Leitbahn und mehreren minimalen Kontaktlöchern gemäß einem fünften Ausführungsbeispiel;
  • 6a einen schematischen Querschnitt einer elektrischen Schmelzsicherung gemäß dem Stand der Technik, und
  • 6b eine schematische Draufsicht einer elektrischen Schmelzsicherung gemäß dem Stand der Technik.
  • Unter Bezugnahme auf die 1a und 1b wird ein erstes Ausführungsbeispiel der Erfindung erläutert, bei dem ein Substrat mit einer in oder auf dem Substrat ausgebildeten elektrischen Schmelzsicherung in einer Metallisierungsebene eines in dem Substrat gebildeten Chips vorgesehen ist.
  • 1a zeigt eine Draufsicht auf eine Leitbahn-Schmelzsicherung mit einer dünnen Metallverbindung 100 als elektrische Schmelzsicherung. An jedem Ende der Metallverbindung 100 sind Kontakte 102 zum elektrischen Kontaktieren ausgebildet. Die Metallverbindung 100 hat eine Länge von mindestens 100 μm–200 μm und hat eine Breite von kleiner als 120 nm, vorzugsweise Ca. 5 nm bis 20 nm. Das bedeutet, dass die Metallverbindung 100 in F2 so dimensioniert ist, dass maximale Auflösung gegeben ist, wobei F im Rahmen einer Technologie-Generation die minimal erreichbare eindimensionale Strukturdimension ist. Diese Dimensionierung gewährleistet, dass ein Ausfall durch Elektromigration bzw. Stressmigration ausreichend schnell und in ausreichendem Maße gezielt mittels elektrischen Stromes im mA-Bereich bewirkt werden kann. Die Metallverbindung 100 besteht je nach Anwendung entweder aus Kupfer oder Aluminium, wobei Aluminium bei Speicherchips (DRAM) bevorzugt wird, da die zulässige DC-Stromdichte mit 2 mA/μm2 kleiner ist als die von Kupfer (10 mA/μm2) wodurch Aluminium schon bei kleineren Stromstärken schmilzt, was bei solchen Anwendungen vorteilhaft ist. Eine Kupfer-Metallverbindung wird vorzugsweise bei Logik Chips eingesetzt. Die Metallverbindung 100 ist erheblich schmaler als die elektrischen Kontakte 102 und ist in den Kontaktbereichen 120 derart ausgebildet, dass sich im Wesentlichen rechtwinklige Ecken bilden. Im Bereich der rechten Ecken, d.h., dem Bereich, in dem der Strom aus dem breiten Kontaktbereich 120 in die schmale Metallverbindung 100 tritt, kommt es zu einer Erhöhung der Stromdichte, dem sogenannten "Current-Crowding" was zur Folge hat, dass an diesen Stellen, d.h. der oben beschriebenen Materialansammlung eine Erhöhung des "Current-Crowding" resultiert. Das bedeutet, dass an diesen Stellen hohe Stromdichten auftreten, was zu einer stärkeren Erwärmung und damit einhergehend zu einer größeren Ausfallwahrscheinlichkeit, zumindest zu einer detektierbaren Erhöhung des elektrischen Widerstands der Metallverbindung 100, führt.
  • Als Material für die Kontakte 102, die jeweils an den Enden der Metallverbindung 100 ausgebildet sind, wird ein möglichst wärmebeständiges Material verwendet. Vorzugsweise sind die Kontakte 102 aus Wolfram ausgebildet, das eine Schmelztemperatur von 3683 Grad Kelvin hat oder aus Tantal mit einer Schmelztemperatur von 3269 Grad Kelvin.
  • Im Folgenden wird bezugnehmend auf 1b ein Querschnitt durch die oben dargestellten Leitbahn-Schmelzsicherung beschrieben, wobei hier zusätzlich noch die Anordnung, welche in 1a dargestellt ist, mittels der elektrischen Kontakte 102 zur Herstellung einer elektrischen Verbindung an die Schmelzsicherungs-Ansteuerungs-Schaltung 103 und an einen Transistor 103 gekoppelt ist, welche in 3 nur schematisch dargestellt sind. Die Aufgabe des Transistors 103 besteht darin, die Schmelzsicherungs-Ansteuerungs-Schaltung 103 mit einem so dimensionierten Strom zu beliefern, welcher durch Elektromigration bzw. Stressmigration eine Erhöhung des elektrischen Widerstands in der elektrischen Schmelzsicherung bewirkt. Der Transistor ist derart dimensioniert, dass er einen mA-Strom bereitstellen kann. Als Material für die elektrischen Kontakte 102, die jeweils an den Enden der Metallverbindung 100 ausgebildet sind, wird Wolfram oder Tantal verwendet.
  • Das Ausführungsbeispiel der 1b wird bevorzugt in unteren Metallisierungsebenen eingesetzt, d.h., in den Metallisierungsebenen, in denen die Strukturen mit der gemäß der eingesetzten Prozesstechnolgie maximale Auflösung (Minimum Feature Size) gefertigt werden, um dort möglichst hohe Stromdichten zu erzielen. Hohe Stromdichten bewirken, dass die Ladungsträger, also die Elektronen, Metallatome aus dem Metallverbund mit erhöhter Wirkung herausreißen können und diese dann mitführen. Dadurch kommt es an einer Stelle zu einer Abreicherung an Metallatomen und an einer anderen Stelle zu einer Anreicherung von Metallatomen. Die Stellen, an denen die Metallatome abgereichert sind, sind hochohmig. Dort entsteht dann ein Loch, durch welches kein Strom mehr fließen kann, d.h., die Metallverbindung 100 schmilzt an dieser Stelle durch und die Ausfallwahrscheinlichkeit ist hier am größten. Diesen Prozess nennt man Elektromigration bzw. Stressmigration, wie oben beschrieben.
  • In dem ersten Ausführungsbeispiel der 1a und 1b ist es günstig die Metallverbindung 100 in ein Low k-Material als Dielektrikum einzubetten, da dann die Wärmeabfuhr schlecht ist und der Elektromigrations- bzw. Stressmigrations-Ausfall wahrscheinlicher wird. Low k-Material ist definiert als ein Material mit einer niedrigen Dielektrizitätskonstanten (k<4) und damit einhergehend typischerweise auch eine geringe Wärmeleitfähigkeit.
  • Ein solches Material mit einer niedrigen Dielektrizitätskonstanten ist z. B. SILKTM. Alternativ können noch organische Materialien, poröse oder dotierte Oxide verwendet werden. Die organischen Materialien können Polyimide, Parylene usw. sein. Poröse Oxid Beispiele sind beispielsweise Nanoglass oder Aerogele. Beispiele für dotierte Oxide sind nanoporöse Oxide und mit Kohlenstoff dotierte siliziumoxidartige Materialien (z.B. SiCOH, OSG (Organo Silicate Glass), Black DiamondTM, CoralTM, AuroraTM).
  • In 2 ist eine schematische Draufsicht eines zweiten bevorzugten Ausführungsbeispiels einer Implementierungsmöglichkeit dargestellt, bei der eine Metallverbindung 200 in einer Mäander-Struktur mit einer Vielzahl von parallel zueinander neben einander angeordneten Mäanderschenkel 212 ausgebildet ist. In dem zweiten Ausführungsbeispiel wird die Länge der Metallverbindung bzw. eines Schenkels derart gewählt, dass sie größer ist als die sogenannte Blech-Länge (> 100 μm) der Elektromigration. Hier werden mehrere dünne Metallverbindungen 200 mittels Kontaktlöchern 204 miteinander gekoppelt. Kontaktlöcher 204 sind Durchkontaktierungen, die Leitungen, sowie Metallisierungsebenen verschiedener Schichten, oder anders gesagt Lagen, miteinander koppeln. Die Metallverbindungen sind so dimensioniert, dass maximale Auflösung gewährleistet ist, d.h., dass ein Ausfall durch Elektromigration bzw. Stressmigration ausreichend wahrscheinlich ist. Die elektrischen Kontakte 202 sind nun nicht mehr an den Enden einer einzelnen Metallverbindung 200 ausgebildet, sondern jeweils an einem Ende derjenigen Metallverbindung 200 die anschaulich den Anfang der Mäander-Struktur bildet, und an einem Ende derjenigen Metallverbindung 200, die anschaulich das Ende der Mäander-Struktur bildet. Die Metallverbindungen 200 sind erheblich schmaler als die Kontakte 202 und die Kontaktlöcher 204 und sind in den Kontaktbereichen 220 derart ausgebildet, dass sie im Wesentlichen einen rechten Winkel ausbilden, um eine Erhöhung des "Current-Crowding" zu erreichen. Dadurch werden höhere Stromdichten erzeugt, die zu einer stärkeren Erwärmung und damit einhergehend zu einer größeren Ausfallwahrscheinlichkeit führen. Die Metallverbindung 200 und die Kontaktlöcher 204 sind je nach Anwendung aus Kupfer oder Aluminium ausgebildet. Die Kupfer-Ausführung wählt man speziell für Logik Chips und die Aluminium-Ausführung für Speicher Chips (DRAM). Die elektrischen Kontakte 202 bestehen aus wärmebeständigem Material wie Wolfram oder Tantal.
  • Im Folgenden wird ein drittes bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Implementierungsmöglichkeit beschrieben.
  • 3 beschreibt eine Kontaktloch-Schmelzsicherungs-Ausführung als Mehrlagenausführung innerhalb der Metallisierungsebene. Ein einzelnes Schmelzsicherungs-Kontaktloch 305 ist in dieser Anordnung als elektrische Schmelzsicherung ausgebildet. Eine Metallverbindung 301 in dieser Ausführung ist breiter dimensioniert als die Metallverbindung 200 in 1a, 1b und 2. Diese breite Metallverbindung 301 wird in der oberen Metallisierungsebene verwendet und ist an ihrem einen Ende mittels mehrerer Kontaktlöcher 304 und an ihrem anderen Ende mittels einem einzelnen Schmelzsicherungs-Kontaktloch 305 an jeweils eine Leitbahn 306 gekoppelt. Die Leitbahnen 306 selbst sind mittels mehrerer elektrischer Kontakte 302 an eine Schmelzsicherungs-Ansteuerungs-Schaltung 303 und an einen Transistor 303 gekoppelt, welche in 3 nur schematisch dargestellt sind. Die Aufgabe des Transistors ist, einen so dimensionierten Strom der Schmelzsicherungs-Ansteuerungs-Schaltung 303 bereitzustellen, welcher eine Erhöhung des elektrischen Widerstands in der elektrischen Schmelzsicherung bewirkt. Der Transistor 303 ist derart dimensioniert, dass er einen mA-Strom bereitstellen kann. Das einzelne Schmelzsicherungs-Kontaktloch 305, welches zwischen der breiten Metallverbindung 301 und der Leitbahn 306 ausgebildet ist, ist so dimensioniert, dass ein Ausfall mittels Elektromigration bzw. Stressmigration gezielt mittels elektrischen Stromes im mA-Bereich ausreichend und schnell bewirkt werden kann. Die elektrischen Kontakte 302 bestehen aus einem möglichst wärmebeständigen Material wie Wolfram oder Tantal. Die breite Metallverbindung 302 ist je nach Anwendung aus Kupfer oder Aluminium ausgebildet. Die Leitbahnen 306 sind ebenfalls aus Kupfer oder Aluminium ausgebildet, genauso wie das einzelne Schmelzsicherungs-Kontaktloch 305. Die Kontaktlöcher 304, die als Durchkontaktierung der breiten Metallverbindung 301 zur darunter liegenden Leitbahn 306 ausgebildet sind können aus Kupfer, Aluminium oder auch aus wärmebeständigem Wolfram sein.
  • Im Folgenden wird Bezug nehmend auf 3 eine Implementierungsmöglichkeit gemäß einem vierten Ausführungsbeispiel beschrieben.
  • In 4 ist eine Weiterbildung der in 3 dargestellten Schmelzsicherungs-Kontaktloch-Ausführung als Mehrlagenausführung innerhalb der Metallisierungsebene dargestellt. Bei dem vierten Ausführungsbeispiel ist das einzelne Schmelzsicherungs-Kontaktloch 405 als Schmelzsicherung ausgebildet. Eine breite Metallverbindung 401 ist jeweils an ihren beiden Enden mittels mehrerer Kontaktlöcher 404 an jeweils eine Schichtfolge von Leitbahnen 406 gekoppelt. Diese sind wiederum untereinander mittels mehrerer Kontaktlöcher 404 gekoppelt, wobei das einzelne Schmelzsicherungs-Kontaktloch 405 zwischen einer der beiden untersten Leitbahnen 406 und der direkt darüber liegenden Leiterbahn 406 ausgebildet ist. Die beiden untersten Leitbahnen 406 in der Anordnung sind mittels elektrischer Kontakte 402 an die Schmelzsicherungs-Ansteuerungs-Schaltung 403 und den Transistor 403, welche in 3 nur schematisch dargestellt sind. Die Aufgabe des Transistors 403 ist, die Schmelzsicherungs-Ansteuerungs-Schaltung 403 mit einem so dimensionierten Strom zu beliefern, welcher eine Erhöhung des Widerstands in der elektrischen Schmelzsicherung bewirkt. Der Transistor 403 ist derart dimensioniert, dass er einen mA-Strom bereitstellen kann. Das einzelne Schmelzsicherungs-Kontaktloch 405, das zwischen einer der untersten Leitbahnen 406 und der darüber liegenden Leitbahn 406 ausgebildet ist, ist in dieser Ausführung so dimensioniert, dass ein Ausfall mittels Elektromigration bzw. Stressmigration gezielt mittels elektrischen Stromes im mA-Bereich ausreichend und schnell bewirkt werden kann. Die breite Metallverbindung 401 wird ebenfalls in den oberen Metallisierungsebenen verwendet. Das Material, das für die elektrischen Kontakte 402 verwendet wird ist vorzugsweise wärmebeständiges Wolfram oder wärmebeständiges Tantal. Die verwendeten Materialen, aus denen die übrigen Komponenten wie die Metallverbindung 401, die Kontaktlöcher 404 und das einzelne Schmelzsicherungs-Kontaktloch 405 bestehen, hängen jeweils von der Anwendung der elektronischen Schaltkreisanordnung ab. Anwendungen, z.B. für Logik Chips, werden bevorzugt im Rahmen von Mehrlagen Cu-Metallisierungen, bei denen sowohl die Metallverbindung 401 als auch die Leitbahnen 406, die Kontaktlöcher 404 und das einzelne Schmelzsicherungs-Kontaktloch 405 aus Kupfer bestehen, realisiert. Bei Speicher Chips (DRAM)-Anwendungen sind vorzugsweise Mehrlagen von Al-Metallisierungen ausgebildet, bei denen die Kontakte 402 aus Wolfram ausgebildet sind und die breite Metallverbindung 401, die Leitbahnen 406, die Kontaktlöcher 404 und das einzelne Schmelzsicherungs-Kontaktloch 405 jeweils aus Aluminium ausgebildet sind. Alternativ können bei den beiden oben genannten Anwendungen die Kontaktlöcher 404 auch aus Wolfram ausgebildet sein.
  • Im Folgenden wird ein fünftes bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Implementierungsmöglichkeit beschrieben.
  • 5 beschreibt eine Schmelzsicherungs-Kontaktloch-Ausführung als Mehrlagen-Ausführung innerhalb mehrerer Metallisierungsebenen. Bei diesem fünften Ausführungsbeispiel sind eine minimale Metallverbindung 510, d.h., eine Metallverbindung, welche mit der maximalen Auflösung ausgebildet ist, und eine Mehrzahl minimaler Einzel-Kontaktlöcher 507 als elektrische Schmelzsicherungen ausgebildet. Die minimale Metallverbindung 510 ist an ihren beiden Enden jeweils an eine Schichtfolge von minimalen Einzel-Kontaktlöchern 507 gekoppelt. Die minimalen Einzel-Kontaktlöcher 507 sind dabei mittels minimaler Leitbahnen 508 untereinander gekoppelt. Die beiden untersten minimalen Einzel-Kontaktlöcher 507 in der Ebene sind jeweils an Leitbahnen 506 gekoppelt, welche mittels elektrischer Kontakte 502, an die Schmelzsicherungs-Ansteuerungs-Schaltung 503 und an den Transistor 503 gekoppelt sind. Die Aufgabe des Transistors 503 besteht darin, der Schmelzsicherungs-Ansteuerungs-Schaltung 503 einen so dimensionierten Strom bereitzustellen, welcher eine Erhöhung des Widerstands in der elektrischen Schmelzsicherung bewirkt. Der Transistor 503 ist derart dimensioniert, dass er einen mA-Strom bereitstellen kann. Die minimalen Einzel-Kontaktlöcher 507 sind so dimensioniert, dass ein Ausfall mittels Elektromigration bzw. Stressmigration gezielt mittels elektrischen Stromes im mA-Bereich ausreichend und schnell bewirkt werden kann. Die Materialien, die für die einzelnen Komponenten dieses Ausführungsbeispiels verwendet werden, sind abhängig von der technischen Anwendung. Die elektrischen Kontakte bestehen wie oben aus Wolfram oder Tantal, welche sehr wärmebeständige Materialien sind. Für Anwendungen bei Logik Chips ist bevorzugt eine Mehrlagen Cu-Metallisierung ausgebildet, bei der die minimale Metallverbindung 510, die minimalen Einzel-Kontaktlöcher 507, die minimalen Leitbahnen 508 und die beiden untersten in der Metallebene ausgewiesenen Leitbahnen 506 aus Kupfer bestehen. Bei Anwendungen für Speicher Chips (DRAM) wird vorzugsweise eine Mehrlagen Al-Metallisierung ausgebildet, d.h., die minimale Metallverbindung 510, die minimalen Einzel-Kontaktlöcher 507, die minimalen Leitbahnen 508 und die beiden untersten in der Metallebene ausgewiesenen Leitbahnen 506 bestehen aus Aluminium.
  • In allen Fällen der Ausführungsbeispiele ist es günstig, die Metallverbindungen 100, 200 und 510 und die einzelnen Schmelzsicherungs-Kontaktlöcher 305, 405 und 507, die als elektrische Schmelzsicherungen innerhalb der elektronischen Schaltkreisanordnung ausgebildet sind, in ein Low k-Material als Dielektrikum einzuschließen. Das hat die Wirkung, dass die Wärmeabfuhr schlecht ist und der Elektromigrations- bzw. Stressmigrations-Ausfall wahrscheinlicher wird. Außerdem kann in dieser Schaltkreisanordnung in mehreren aufeinanderfolgenden Schichten von Metallisierungsebenen die Geometrie gleichartig sein.
  • In diesem Dokument ist folgende Veröffentlichung zitiert:
    [1] US 6,368,902 B1
    • 100
    dünne Metallverbindung
    102
    elektrische Kontakte
    103
    Schmelzsicherungs-Ansteuerungs-Schaltung und Transistor
    117
    Kontaktbereiche
    200
    dünne Metallverbindung
    202
    elektrische Kontakte
    204
    Kontaktloch
    301
    breite Metallverbindung
    302
    elektrische Kontakte
    303
    Schmelzsicherungs-Ansteuerungs-Schaltung und Transistor
    304
    mehrere Kontaktlöcher
    305
    einzelnes Schmelzsicherungs-Kontaktloch
    306
    Leitbahn
    401
    breite Metallverbindung
    402
    elektrische Kontakte
    403
    Schmelzsicherungs-Ansteuerungs-Schaltung und Transistor
    404
    mehrere Kontaktlöcher
    405
    einzelnes Schmelzsicherungs-Kontaktloch
    406
    Leitbahn
    502
    elektrische Kontakte
    503
    Schmelzsicherungs-Ansteuerungs-Schaltung und Transistor
    506
    Leitbahn
    507
    minimale Einzel-Kontaktlöcher
    508
    minimale Leitbahnen
    510
    minimale Metallverbindung
    611
    Poly-Silizium-Schicht
    612
    leitfähige Schicht
    613
    Abdeckschicht
    614
    Oxid-Schicht
    615
    Bor-Phosphor-Silikatglass
    616
    Anode
    617
    Kathode
    618
    Schmelzsicherungs-Verbindung

Claims (12)

  1. Elektronische Schaltkreisanordnung mit einem Substrat, wobei das Substrat aufweist: • mindestens eine Metallisierungsebene, in welcher mindestens eine elektrische Leitbahn und/oder mindestens ein Kontaktloch als elektrische Schmelzsicherung dimensioniert sind, und • elektrische Schaltungskomponenten, angeordnet in einer Schaltungsebene, welche mittels der elektrischen Leitbahn und mittels mehrerer Kontaktlöchern miteinander elektrisch gekoppelt sind.
  2. Elektronische Schaltkreisanordnung gemäß Anspruch 1, bei welcher die elektrische Leitbahn und mindestens eines der Kontaktlöcher in ein Low k-Material als Dielektrikum eingeschlossen sind.
  3. Elektronische Schaltkreisanordnung gemäß Anspruch 1 oder 2, welche eine Mehrzahl an elektrischen Kontakten aufweist.
  4. Elektronische Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 3, bei welcher die Leitbahn mit den Kontaktlöchern und mit den elektrischen Kontakten jeweils im Wesentlichen in einem rechten Winkel zueinander ausgebildet ist.
  5. Elektronische Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 4 mit einer Schmelzsicherungs-Ansteuerungs-Schaltung, welche mit mindestens einer Leitbahn und/oder dem Kontaktloch gekoppelt ist zum Zuführen elektrischen Stroms.
  6. Elektronische Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 5 mit einem Transistor zum Bereitstellen eines elektrischen Stroms zur Schmelzsicherungs-Ansteuerungs-Schaltung, wobei der elektrische Strom eine Erhöhung des elektrischen Widerstands in der elektrischen Schmelzsicherung bewirkt.
  7. Elektronische Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 6, welche mehrere Transistoren aufweist.
  8. Elektronische Schaltkreisanordnung gemäß Anspruch 7, bei welcher eine Decoder-Schaltung zum Ansteuern des Transistors vorgesehen ist.
  9. Elektronische Schaltkreisanordnung gemäß einem der Ansprüche 6 bis 8 mit einer Metallisierungsebene, in welcher die elektrische Leitbahn als Schmelzsicherung dimensioniert ist und mittels elektrischen Kontakten an die Schmelzsicherungs-Ansteuerungs-Schaltung und an den Transistor gekoppelt ist.
  10. Elektronische Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 9, welche ein Substrat mit einer Vielzahl übereinanderliegender Metallisierungsebenen aufweist.
  11. Elektronische Schaltkreisanordnung gemäß Anspruch 10 mit einer Vielzahl an übereinanderliegender Metallisierungsebenen, wobei die elektrische Schmelzsicherung in einer Metallisierungsebene ausgebildet ist mit einer prozesstechnisch maximal erzielbaren Auflösung.
  12. Elektronische Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 12, bei welcher die elektrischen Leitbahnen als Schmelzsicherung in Mäander-Form ausgebildet sind und mittels Kontaktlöchern aneinander gekoppelt sind.
DE102004014925.9A 2004-03-26 2004-03-26 Elektronische Schaltkreisanordnung Expired - Fee Related DE102004014925B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004014925.9A DE102004014925B4 (de) 2004-03-26 2004-03-26 Elektronische Schaltkreisanordnung
PCT/DE2005/000541 WO2005096378A1 (de) 2004-03-26 2005-03-24 Elektronische schaltkreisanordnung
US11/526,484 US8698275B2 (en) 2004-03-26 2006-09-25 Electronic circuit arrangement with an electrical fuse
US14/188,761 US8952487B2 (en) 2004-03-26 2014-02-25 Electronic circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004014925.9A DE102004014925B4 (de) 2004-03-26 2004-03-26 Elektronische Schaltkreisanordnung

Publications (2)

Publication Number Publication Date
DE102004014925A1 true DE102004014925A1 (de) 2005-10-13
DE102004014925B4 DE102004014925B4 (de) 2016-12-29

Family

ID=34967135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004014925.9A Expired - Fee Related DE102004014925B4 (de) 2004-03-26 2004-03-26 Elektronische Schaltkreisanordnung

Country Status (3)

Country Link
US (2) US8698275B2 (de)
DE (1) DE102004014925B4 (de)
WO (1) WO2005096378A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229875B2 (en) 2011-03-29 2019-03-12 International Business Machines Corporation Stacked via structure for metal fuse applications

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959267B2 (ja) 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP2007243075A (ja) * 2006-03-10 2007-09-20 Ricoh Co Ltd 半導体装置
JP4884077B2 (ja) * 2006-05-25 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US7888771B1 (en) 2007-05-02 2011-02-15 Xilinx, Inc. E-fuse with scalable filament link
US7923811B1 (en) * 2008-03-06 2011-04-12 Xilinx, Inc. Electronic fuse cell with enhanced thermal gradient
US8564023B2 (en) * 2008-03-06 2013-10-22 Xilinx, Inc. Integrated circuit with MOSFET fuse element
US20090243113A1 (en) * 2008-03-31 2009-10-01 Andigilog, Inc. Semiconductor structure
US10134631B2 (en) * 2011-08-17 2018-11-20 International Business Machines Corporation Size-filtered multimetal structures
US8648592B2 (en) * 2011-09-13 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device components and methods
US11152300B2 (en) * 2011-09-16 2021-10-19 International Business Machines Corporation Electrical fuse with metal line migration
US8941110B2 (en) * 2011-11-17 2015-01-27 International Business Machines Corporation E-fuses containing at least one underlying tungsten contact for programming
US9171801B2 (en) 2013-05-09 2015-10-27 Globalfoundries U.S. 2 Llc E-fuse with hybrid metallization
US9305879B2 (en) 2013-05-09 2016-04-05 Globalfoundries Inc. E-fuse with hybrid metallization
US9536830B2 (en) 2013-05-09 2017-01-03 Globalfoundries Inc. High performance refractory metal / copper interconnects to eliminate electromigration
JP6295589B2 (ja) * 2013-10-15 2018-03-20 富士電機株式会社 半導体装置
US9318414B2 (en) 2013-10-29 2016-04-19 Globalfoundries Inc. Integrated circuit structure with through-semiconductor via
US9318413B2 (en) 2013-10-29 2016-04-19 Globalfoundries Inc. Integrated circuit structure with metal cap and methods of fabrication

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0853341A2 (de) * 1997-01-14 1998-07-15 Nec Corporation Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19852429C1 (de) * 1998-11-13 2000-11-23 Siemens Ag Halbleiterbaustein für Burn-In-Testanordnung
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
DE10026251A1 (de) * 2000-05-26 2001-12-06 Infineon Technologies Ag Anordnung zur Programmierung einer Fuse
US6368902B1 (en) * 2000-05-30 2002-04-09 International Business Machines Corporation Enhanced efuses by the local degradation of the fuse link
US6440834B2 (en) * 1999-06-04 2002-08-27 International Business Machines Corporation Method and structure for a semiconductor fuse
EP1304741A1 (de) * 2001-09-13 2003-04-23 Texas Instruments Incorporated Rechteckiger Kontakt, der als Sicherungselement verwendet wird

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140550A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 冗長回路用電気ヒユ−ズ
JP3141417B2 (ja) * 1990-05-22 2001-03-05 セイコーエプソン株式会社 半導体集積回路装置及びその製造方法
JPH0969607A (ja) * 1995-09-01 1997-03-11 Sony Corp 半導体装置およびその製造方法
US5949127A (en) * 1997-06-06 1999-09-07 Integrated Device Technology, Inc. Electrically programmable interlevel fusible link for integrated circuits
JPH11224900A (ja) * 1998-02-05 1999-08-17 Toshiba Corp 半導体装置及びその製造方法
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6031275A (en) * 1998-12-15 2000-02-29 National Semiconductor Corporation Antifuse with a silicide layer overlying a diffusion region
US6252292B1 (en) * 1999-06-09 2001-06-26 International Business Machines Corporation Vertical electrical cavity-fuse
US6498385B1 (en) * 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
TW572980B (en) * 2000-01-12 2004-01-21 Jsr Corp Aqueous dispersion for chemical mechanical polishing and chemical mechanical polishing process
JP2002043432A (ja) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6642601B2 (en) * 2000-12-18 2003-11-04 Texas Instruments Incorporated Low current substantially silicide fuse for integrated circuits
JP2003068856A (ja) * 2001-08-27 2003-03-07 Seiko Epson Corp ヒューズ素子、半導体装置及びその製造方法
KR100539113B1 (ko) * 2001-11-06 2005-12-26 야마하 가부시키가이샤 퓨즈를 가진 반도체 장치 및 그 제조방법
KR100442106B1 (ko) * 2002-06-26 2004-07-27 삼성전자주식회사 도전성 콘택 구조 및 그 제조방법
US6750129B2 (en) * 2002-11-12 2004-06-15 Infineon Technologies Ag Process for forming fusible links
US6835642B2 (en) * 2002-12-18 2004-12-28 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal fuse on semiconductor devices
US6911360B2 (en) * 2003-04-29 2005-06-28 Freescale Semiconductor, Inc. Fuse and method for forming
US6867441B1 (en) * 2003-10-08 2005-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal fuse structure for saving layout area
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US20050205965A1 (en) * 2004-03-18 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a fuse including an aluminum layer
US7009222B2 (en) * 2004-04-22 2006-03-07 Taiwan Semiconductor Manufacturing Co., Ltd Protective metal structure and method to protect low-K dielectric layer during fuse blow process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0853341A2 (de) * 1997-01-14 1998-07-15 Nec Corporation Halbleiteranordnung und Verfahren zu ihrer Herstellung
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
DE19852429C1 (de) * 1998-11-13 2000-11-23 Siemens Ag Halbleiterbaustein für Burn-In-Testanordnung
US6440834B2 (en) * 1999-06-04 2002-08-27 International Business Machines Corporation Method and structure for a semiconductor fuse
DE10026251A1 (de) * 2000-05-26 2001-12-06 Infineon Technologies Ag Anordnung zur Programmierung einer Fuse
US6368902B1 (en) * 2000-05-30 2002-04-09 International Business Machines Corporation Enhanced efuses by the local degradation of the fuse link
EP1304741A1 (de) * 2001-09-13 2003-04-23 Texas Instruments Incorporated Rechteckiger Kontakt, der als Sicherungselement verwendet wird

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229875B2 (en) 2011-03-29 2019-03-12 International Business Machines Corporation Stacked via structure for metal fuse applications
DE112012001490B4 (de) * 2011-03-29 2021-02-11 Sony Corporation Gestapelte Durchkontaktstruktur für Metallsicherungsanwendungen

Also Published As

Publication number Publication date
US20140167215A1 (en) 2014-06-19
WO2005096378A1 (de) 2005-10-13
US20070063313A1 (en) 2007-03-22
US8952487B2 (en) 2015-02-10
DE102004014925B4 (de) 2016-12-29
US8698275B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
WO2005096378A1 (de) Elektronische schaltkreisanordnung
DE60307793T2 (de) Fusestrukturprogrammieren durch Elektromigration von Silizid verbessert durch Schaffen eines Temperaturgradienten
DE112010004347B4 (de) Verfahren zur herstellung einer tunnelübergangs-durchkontaktierung
DE3127826C2 (de) Halbleiterspeicher
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE112011103278B4 (de) Elektronische Sicherung und programmierte elektronische Sicherung
DE102007020903A1 (de) Integriertes Halbleiterschmelzsicherungsbauelement und Herstellungsverfahren
DE102008054073A1 (de) Halbleiterbauelement mit elektronischen Sicherungen mit erhöhter Programmiereffizienz
DE102016114784B4 (de) Verbesserte IC-Dichte mit aktivem Atomreservoir
DE69533537T2 (de) Schmelzstruktur für eine integrierte Schaltungsanordnung
DE2300847A1 (de) Schmelzbare verbindung fuer integrierte schaltungen
DE102009055439A1 (de) Halbleiterbauelement mit halbleiterbasierten e-Sicherungen mit besserer Programmiereffizienz durch erhöhte Metallagglomeration und/oder Hohlraumbildung
DE102009017049A1 (de) Halbleitervorrichtung
DE102008031309B4 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102016100055B4 (de) Aktives Atomreservoir zum Verbessern der Elektromigrationszuverlässigkeit in integrierten Schaltungen
DE10348902A1 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE19752014C2 (de) Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array
EP1198836B1 (de) Fuse für halbleiteranordnung
DE102010003450B4 (de) Halbleiterbauelement mit E-Sicherung auf Metallbasis mit verbesserter Programmiereffizienz durch Erhöhen der Wärmeerzeugung
DE10306949A1 (de) Halbleitereinrichtung
DE10030442B4 (de) Verbindungselement in einem integrierten Schaltkreis
DE10358324A1 (de) Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
DE112010002791B4 (de) SCHALTKREISSTRUKTUR UND VERFAHREN ZUM PROGRAMMIEREN UNDUMPROGRAMMIEREN EINER ELEKTRONISCHEN SICHERUNG (eFUSE) FÜRGERINGE LEISTUNG UND MIT MEHREREN ZUSTÄNDEN
DE102005013478A1 (de) Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung
DE19903349C2 (de) Vorrichtung zur elektrischen Erzeugung einer niederohmigen Verbindung in einem Halbleiterbauelement sowie ein zugehöriges Programmierverfahren und ein zugehöriges Herstellverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee