DE102014019348B4 - Halbleitervorrichtung mit eigenhitzeverringernden Schichten - Google Patents

Halbleitervorrichtung mit eigenhitzeverringernden Schichten Download PDF

Info

Publication number
DE102014019348B4
DE102014019348B4 DE102014019348.9A DE102014019348A DE102014019348B4 DE 102014019348 B4 DE102014019348 B4 DE 102014019348B4 DE 102014019348 A DE102014019348 A DE 102014019348A DE 102014019348 B4 DE102014019348 B4 DE 102014019348B4
Authority
DE
Germany
Prior art keywords
conductive layer
heat
width
heat conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014019348.9A
Other languages
English (en)
Other versions
DE102014019348A1 (de
Inventor
c/o Taiwan Semiconductor Manufactu Kundu Amit
c/o Taiwan Semiconductor Manu Horng Jaw-Juinn
c/o Taiwan Semiconductor Manu Chen Chung-Hui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019348A1 publication Critical patent/DE102014019348A1/de
Application granted granted Critical
Publication of DE102014019348B4 publication Critical patent/DE102014019348B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung (100) aufweisend:
ein Substrat (101);
einen Quellbereich (107) über dem Substrat;
einen Schutzring (201) über dem Substrat, wobei der Schutzring von dem Quellbereich durch eine erste Beabstandung (S1) abgetrennt ist;
eine erste hitzeleitende Schicht (203), welche über dem Quellbereich (107) und dem Schutzring (201) liegt und diese koppelt;
einen ersten Durchgang (205) über einem ersten Teil der ersten hitzeleitenden Schicht (203);
einen zweiten Durchgang (207) getrennt von dem ersten Durchgang (203) über einem zweiten Teil der ersten hitzeleitenden Schicht (203);
und
eine zweite hitzeleitende Schicht (209), die über dem ersten Durchgang (205) und dem zweiten Durchgang (207) liegt und diese koppelt, wobei die Hitzeleitfähigkeit der ersten hitzeleitenden Schicht (203) und der zweiten hitzeleitenden Schicht (209) im Wesentlichen gleich ist;
wobei, in Verwendung, die Halbleitervorrichtung Hitze erzeugt, und diese Hitze zumindest teilweise abgeleitet wird, von dem Quellbereich (107) durch die erste hitzeleitende Schicht (203) zu dem Schutzring (201) und dem Substrat (101).

Description

  • HINTERGRUND
  • Gerätehersteller sind ständig gefordert Endverbrauchern Wertigkeit und Bequemlichkeit zu liefern, beispielsweise durch die Bereitstellung integrierter Schaltungen, die qualitative Leistung anbieten. Die Temperatur integrierter Schaltungen erhöht sich oft bei Verwendung, was häufig die Leistungsfähigkeit der integrierten Schaltung begrenzt. Die US Patentanmeldung US 2005/0133839 A1 offenbart eine Halbleitervorrichtung mit einem elektrostatischen Entladungselement (ESD-Element). Die US Patentanmeldung US 2013/0299890 A1 beschreibt eine Halbleitervorrichtung und Halbleiterspeichervorrichtung mit Kondensator. Die Deutsche Patentanmeldung DE 10 2005 013 478 A1 offenbart ein Verfahren zum verbesserten Schutz der elektrostatischen Entladung in einer Halbleitervorrichtung.
  • Figurenliste
  • Eine oder mehrere Ausführungsformen sind beispielhaft, und nicht einschränkend, in den Figuren der beigefügten Zeichnungen dargestellt, in denen durchweg Elemente der gleichen Bezugszifferbezeichnung gleichartige Elemente darstellen. Es wird betont, dass in Übereinstimmung mit der gängigen Praxis in der Industrie einige Merkmale nicht maßstabsgetreu gezeichnet sind und ausschließlich zu illustrativen Zwecken verwendet werden. In der Tat können die Abmessungen der verschiedenen Merkmale in den Zeichnungen zur Klarheit der Diskussion beliebig erhöht oder verringert werden.
    • 1 ist ein Diagramm auf hoher Ebene einer beispielhaften Halbleitervorrichtung in Übereinstimmung mit einer oder mehreren Ausführungsformen, welche derart konfiguriert ist, dass sie Hitze durch eine Vielzahl von hitzeverringernden Schichten abführt;
    • 2A ist ein Diagramm einer Anordnung einer Halbleitervorrichtung in Übereinstimmung mit einer oder mehreren Ausführungsformen, wie sie in 1 dargestellt ist;
    • 2B ist eine Querschnittsansicht der Anordnung der Halbleitervorrichtung in Übereinstimmung mit einer oder mehreren Ausführungsformen, welche entlang des Querschnitts A-A` in 2A entnommen ist;
    • 3A ist ein Diagramm einer Anordnung einer Halbleitervorrichtung in Übereinstimmung mit einer oder mehreren Ausführungsformen, wie sie in 1 dargestellt ist;
    • 3B ist eine Querschnittsansicht der Anordnung der Halbleitervorrichtung in Übereinstimmung mit einer oder mehreren Ausführungsformen, welche entlang des Querschnitts B-B' in 3A entnommen ist;
    • 4A ist ein Diagramm einer Anordnung einer Halbleitervorrichtung in Übereinstimmung mit einer oder mehreren Ausführungsformen, wie sie in 1 dargestellt ist;
    • 4B ist eine Querschnittsansicht der Anordnung der Halbleitervorrichtung in Übereinstimmung mit einer oder mehreren Ausführungsformen, welche entlang des Querschnitts C-C' in 4A entnommen ist;
    • 5 ist ein Verlaufsdiagramm eines Verfahrens der Bildung einer Halbleitervorrichtung, in Übereinstimmung mit einer oder mehreren Ausführungsformen;
    • 6 ist ein Diagramm eines Teils einer Vorrichtungsreihe, die mindestens eine aktive Halbleitervorrichtung und wenigstens eine Attrappenvorrichtung in Übereinstimmung mit einer oder mehreren Ausführungsformen umfasst.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung bietet viele unterschiedliche Ausführungsformen, oder Beispiele, für die Implementierung unterschiedlicher Merkmale der Erfindung. Spezifische Beispiele von Komponenten und Anordnungen werde unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind Beispiele, und nicht einschränkend gedacht.
  • Die Temperatur integrierter Schaltungen erhöht sich oft bei Verwendung, was häufig die Leistungsfähigkeit der integrierten Schaltung begrenzt. Beispielsweise, Eigenerhitzung in Halbleitervorrichtung wie Fin-Feldeffekttransistoren (FINFETs) hat das Potenzial die Zuverlässigkeit der Vorrichtung zu beeinflussen, sowohl in Masse, als auch Silizium-auf-Oxid (SOI). Typische FINFETs sind so angeordnet, dass die meiste Hitze in Metallzwischenverbindungen abgeführt wird, welche aktiv in der Funktion der integrierten Schaltung genutzt werden. Elektromigration Degeneration verursacht durch Temperaturanstieg in Metallzwischenverbindungen ist zum Beispiel ein Problem für Vorrichtungsentwickler. Konventionelle Entwicklungspraktiken fokussieren sich jedoch nicht auf spezifische Anordnungsformen, um den Temperaturaufbau in Metallzwischenverbindungen aufgrund Selbsterhitzung der Vorrichtung während der Verwendung zu lindern.
  • Zum Beispiel umfassen viele Halbleitervorrichtungen ein Substrat, eine Quelle, einen Drain, einen Schutzring, einen oxiddefinierten Bereich über dem Substrat, einen oxiddefinierten Bereich, oder epitaktische Schicht, über dem Schutzring, eine Metallzwischenverbindung gekoppelt durch zumindest zwei Durchgänge mit dem oxiddefinierten Bereich über dem Substrat und dem oxiddefinierten Bereich über dem Schutzring, und ein Gate. Solche Halbleitervorrichtungen haben eine Beabstandung zwischen dem oxiddefinierten Bereich über dem Substrat und dem oxiddefinierten Bereich über dem Schutzring. Während der Verwendung erzeugen diese Halbleitervorrichtungen Hitze. Die Mehrheit der erzeugten Hitze wird von der Quelle, oder dem Drain zu der Metallzwischenverbindung abgeleitet durch zumindest einen der zumindest zwei Durchgänge zu der epitaktischen Schicht. Etwas von der Hitze passiert schließlich zum Schutzring aufgrund eines weiteren der zumindest zwei Durchgänge. Da es nur eine begrenzte Anzahl an Hitzeableitungswegen gibt, und da die meiste Hitze durch die Zwischenverbindung abgeht, wird die Leistung der Halbleitervorrichtung stark beeinflusst. Beispielsweise wirkt bereits ein Temperaturanstieg von so wenig wie 10 Grad Celsius derart auf die Leistung der Vorrichtung, dass zum Beispiel Elektromigration Degenerierung verursacht wird. Darüber hinaus hat Selbsterhitzung die Fähigkeit andere Vorrichtungen eines integrierten Schaltkreises innerhalb weniger Mikrometer der erzeugten Hitze zu beeinflussen.
  • Zum Beispiel haben FINFETs kleine Längen von ungefähr 16 nm bis 20 nm und Hitze, die in dem FINFET während der Verwendung erzeugt wird erhitzt beinahe identisch die Quelle und den Drain. Viele FINFET Anordnungsdesigns leiten jedoch nur unzureichend Hitze ab, da konventionellen FINFET Anordnungsdesigns Abführungswege fehlen, die die Hitze zum Substrat oder zu Attrappenmetallen umlenken. Dementgegen beeinflusst selbsterzeugte Hitze in einer Vorrichtung die tatsächlichen Zwischenverbindung Metallschichten, die in der Vorrichtung elektrisch verbunden sind, oder in nahe zueinander liegen, was wesentlich für die Metallzwischenverbindungsleistung ist. Die erzeugte Hitze kann sich auch oft zum Gate hin fortpflanzen, was weiterhin die Leistung der Vorrichtung einschränkt.
  • 1 ist ein Hochebenendiagramm einer exemplarischen Halbleitervorrichtung 100, die derart konfiguriert ist um Hitze durch eine Mehrzahl von hitzeverringernden Schichten abzuführen, in Übereinstimmung mit einer, oder mehreren Ausführungsformen.
  • Die Halbleitervorrichtung 100 in diesem Beispiel ist ein FINFET. Die Halbleitervorrichtung umfasst ein Substrat 101 mit einem Fin 103, eine ersten Schicht 105 über dem Substrat 101, einen Quellbereich 107, einen Drain-Bereich 109, und eine Gatestruktur 111 oberhalb der ersten Schicht 105 und des Fins 103. Die Halbleitervorrichtung 100 ist auf Basis einer oder mehrerer Designregeln konfigurierbar um eine Vielzahl von Anordnungen von Quellenzwischenverbindungen, Metallzwischenverbindungen und Gate-Zwischenverbindungen, die konfiguriert sind um Hitze erzeugt durch die Halbleitervorrichtung 100 von zumindest dem Quellbereich 107 zum Substrat 101, andere Vorrichtungsmerkmale und/oder die Umgebung abzuleiten. In einigen Ausführungsformen ist das Substrat 101 ein Siliziumsubstrat und die Gatestruktur 111 umfasst ein Poly-SiliziumMaterial, ein Material mit einer hohen dielektrischen Konstante (z.B. ein Hoch-K Material), oder andere geeignete Materialien. Die Abführung der von dem Quellenbereich 107 erzeugten Hitze lindert zum Beispiel Elektromigration Degeneration in Zwischenverbindungen am hinteren Ende.
  • 2A ist ein Diagramm einer Anordnung 200 der Halbleitervorrichtung 100, in Übereinstimmung mit einer oder mehreren Ausführungsformen.
  • Die Anordnung 200 umfasst ein Substrat 101, eine erste Schicht 105 (1), Quellenbereich 107 in der ersten Schicht 105, Drain-Bereich 109, Gatestruktur 111, und ein Schutzring 201 abgetrennt von dem Quellbereich 107 durch eine Beabstandung Si. Die Anordnung 200 umfasst auch eine erste hitzeleitende Schicht 203 oberhalb des Quellbereich 107 und des Schutzrings 201. Die erste hitzeleitende Schicht 203 koppelt den Quellbereich 107 und den Schutzring 201. In einigen Ausführungsformen koppelt die erste hitzeleitende Schicht 203 direkt den Quellbereich 107 und den Schutzring 201, um Hitze direkt vom Quellbereich 107 zum Schutzring 201 abzuführen. Die Anordnung 200 umfasst weiter zumindest eine Quelldurchgang 205 über einem ersten Teil der ersten hitzeleitenden Schicht 203 und zumindest eine Schutzringdurchgang 207 über einem zweiten Bereich der ersten hitzeleitenden Schicht 203. Der zumindest eine Quelldurchgang 205 ist durch eine Beabstandung S2 abgetrennt von dem zumindest einen Schutzringdurchgang 207.
  • Die Anordnung 200 umfasst weiterhin eine zweite hitzeleitende Schicht 209 oberhalb des zumindest einen Quelldurchgangs 205 und dem zumindest einen Schutzringdurchgang 207. Die zweite hitzeleitende Schicht 209 koppelt den zumindest einen Quelldurchgang 205 und den zumindest einen Schutzringdurchgang 207, wodurch zusätzlich der Quellbereich 107 mit dem Schutzring 201 zumindest im Wege des zumindest einen Quelldurchgangs 205, der zweiten hitzeleitenden Schicht 209, und des zumindest einen Schutzringdurchgangs 207 gekoppelt wird. In einigen Ausführungsformen wird die zweite hitzeleitende Schicht 209 in der Halbleitervorrichtung 100 als eine elektrisch gekoppelte Komponente der Halbleitervorrichtung 100 genutzt, konfiguriert, um den Quellbereich 107 mit einem oder mehreren anderen Schaltungselementen der Halbleitervorrichtung 100 zu verbinden. Die Gatestruktur 111 ist zwischen dem Quellbereich 107 und dem Drainbereich 109. Die Anordnung 200 umfasst auch einen Gatekontakt 211, welcher die Gatestruktur 111 mit einer oder mehreren anderen Gatestrukturen 111 in der Anordnung 200 verbindet. In einigen Ausführungsformen ist der Gatekontakt 211 so konfiguriert, um die zweite hitzeleitende Schicht 209 zu kontaktieren. Die Ausführung 200 umfasst weiter einen Drainkontakt 213, welcher den Drainbereich 109 zu einem oder mehreren anderen Drainbereichen 109 der Anordnung 200 koppelt.
  • Der Quellbereich 107 hat eine Breite W1, der Schutzring 201 hat eine Breite W2, die erste hitzeleitende Schicht 203 hat eine Breite W3. In einigen Ausführungsformen ist die Breite W3 zumindest leicht größer als die Beabstandung Si, um den Quellbereich 107 und den Schutzring 201 zu verbinden. In einigen Ausführungsformen ist die Breite W3 größer als oder gleich zu der Summe der Breite Wi, der Breite W2 und der Beabstandung Si. Zum Beispiel hat in einigen Ausführungsformen die erste hitzeleitende Schicht 203 eine Breite W3 welche sich von dem Quellbereich 107 zumindest zu einer Kante des Schutzrings 201 erstreckt. In anderen Ausführungsformen hat die erste hitzeleitende Schicht 203 eine Breite W3 welche sich von dem Quellbereich 107 über die Kante des Schutzrings 201 hinaus in eine Richtung weg von dem Quellbereich 107 erstreckt.
  • Die zweite hitzeleitende Schicht 209 hat einen ersten Teil 209a und einen zweiten Teil 209bder erste Teil 209a ist über der ersten hitzeleitenden Schicht 203 und erstreckt sich in einer Richtung entlang der Weite W3 der ersten hitzeleitenden Schicht 203. Der zweite Teil 209b ist oberhalb des Schutzrings 201 und erstreckt sich entlang der Länge des Schutzrings 201. Der erste Teil 209a hat eine Breite W4 und der zweite Teil 209b hat eine Breite W5. In einigen Ausführungsformen ist die Breite W4 zumindest leicht größer als die Beabstandung S2 um den zumindest einen Quelldurchgang 205 und den zumindest einen Schutzringdurchgang 207 zu koppeln. In einigen Ausführungsformen ist die Breite W4 größer als oder gleich zu der Summe der Breite Wi, der Breite W2 und der Beabstandung Si. Zum Beispiel hat in einigen Ausführungen die zweite hitzeleitende Schicht 209 eine Breite W4 welche sich von dem Quellbereich 107 zumindest bis zur Kante des Schutzrings 201 erstreckt. In anderen Ausführungsformen hat die zweite hitzeleitende Schicht 209 eine Breite W4 welche sich von dem Quellbereich 107 über die Kante des Schutzrings 201 hinaus in eine Richtung weg von dem Quellbereich 107 erstreckt. In einigen Ausführungsformen ist die Breite W4 weniger als die Summe von W1und Si, so dass die zweite hitzeleitende Schicht 209 sich nicht von dem Quellbereich 107 zum Schutzring 201 erstreckt.
  • In einigen Ausführungsformen ist die Breite W1etabliert und die Breite W2 maximiert in Übereinstimmung mit einer Designregel die mit einer minimal erlaubten Beabstandung S1 assoziiert ist. In anderen Ausführungsformen werden ein oder mehrere Designregeln ignoriert, um W1und/oder W2 zu maximieren, um die Hitzeabführung zu maximieren. In einigen Ausführungsformen ist die Breite W5 innerhalb einer verfügbaren Beabstandung der Halbleitervorrichtung 100 maximiert.
  • In einigen Ausführungsformen umfasst die erste hitzeleitende Schicht 203 einen oder mehrere ein oxiddefinierten Bereich, eine Metallleitung, oder andere geeignete Materialien die die Fähigkeit haben Hitze zu übertragen. In einigen Ausführungsformen umfasst die zweite hitzeleitende Schicht 209 eine Metallleitung oder andere geeignete elektrisch leitende Materialien. In einigen Ausführungsformen ist die Hitzeleitfähigkeit der ersten hitzeleitenden Schicht 203 und der zweiten hitzeleitenden Schicht 209 im Wesentlichen gleich. In anderen Ausführungsformen ist die Hitzeleitfähigkeit der ersten hitzeleitenden Schicht 203 und der zweiten hitzeleitenden Schicht 209 unterschiedlich.
  • In einigen Ausführungsformen umfasst der Gatekontakt 211 und der Drainkontakt 213 Metallleitungen oder andere geeignete elektrisch leitende Materialien. In einigen Ausführungsformen umfasst der Gatekontakt 211 und der Drainkontakt 213 ein gleiches Material. In anderen Ausführungsformen umfasst der Gatekontakt 211 und der Drainkontakt 213 unterschiedliche Materialien.
  • In Verwendung erzeugt die Halbleitervorrichtung 100 Hitze. Die erzeugte Hitze wird, zumindest teilweise, von dem Quellbereich 107 durch die erste hitzeleitende Schicht 203 zum Schutzring 201 und dem Substrat 101 abgeführt. In einigen Ausführungsformen wird die Hitze direkt zum Schutzring 201 abgeführt. Wenn die Hitze nicht vollständig durch die erste hitzeleitende Schicht 203 abgeführt wird, wird etwas von der Hitze durch einen oder mehrere der zweiten hitzeleitenden Schicht 209, den Gatekontakt 211 oder den Drainkontakt 213 abgeführt. Jede Hitze, die durch die erste hitzeleitende Schicht 209, dem Gatekontakt 211 und/oder der Drainkontakt 213 abgeführt wird, ist minimiert, da ein Großteil der von dem Quellbereich 107 abgeführten Hitze durch die erste hitzeleitenden Schicht 203 zum Schutzring 201 abgeführt wird. In einigen Ausführungsformen ermöglicht eine erweiterte zweite hitzeleitende Schicht 209 weitere Hitze von der zweiten hitzeleitenden Schicht 209 abzuführen wie dies die maximierte Breite W5 der zweiten hitzeleitenden Schicht 209 tut.
  • In einigen Ausführungsformen, um erzeugte Hitze weiter abzuführen, umfasst die Anordnung 200 weiter zumindest einen zusätzlichen Gatekontakt 211n,der gekoppelt ist zu der Gatestruktur 111. Um zum Beispiel weiter Hitze abzuführen umfasst die Anordnung 200 optional doppelte oder dreifache Gatekontakte 211 an der einfachen Seite oder an der doppelten Seite der Gatestruktur 111. Des Weiteren ist eine maximal mögliche oder zulässige Breite für die Gatekontakte 211 verwendbar um weiter erzeugte Hitze abzuführen so es eine oder mehrere Designregeln zulassen. Außerdem umfasst die Halbleitervorrichtung 100 in einigen Ausführungsformen eine oder mehrere zusätzliche hitzeleitende Schichten oder Merkmale welche derart ausgestattet sind, um erzeugte Hitze von zumindest dem Quellbereich 107 abzuführen, um ein Erhitzen der zweiten hitzeleitenden Schicht 209 zu reduzieren und die Leistung und Zuverlässigkeit der Vorrichtung zu verbessern. Da die Hitze, die in der Halbleitervorrichtung 100 erzeugt wird beinahe identisch den Quellbereich 107 und den Drainbereich 109 erhitzt, und da gängige Halbleitervorrichtungen sich nur darauf fokussieren Temperatursteigerungen durch Ableitung der erzeugten Hitze von dem Drainbereich zu lindern, ist die durch die Halbleitervorrichtung 100 abgeführte Hitze fähig den Umfang der abgeführten Hitze einer Halbleitervorrichtung um ungefähr 50% zu erhöhen.
  • 2b ist eine Querschnittsansicht der Anordnung 200 der Halbleitervorrichtung 100 die entlang des Querschnitts A-A` gezeigt in 2a genommen wurde, in Übereinstimmung mit einer oder mehreren Ausführungsformen.
  • Die durch die Halbleitervorrichtung 100 erzeugte Hitze 215 wird von dem Quellbereich 107 zu dem Schutzring 201 und dem Substrat 101 abgeführt, wie durch die Pfeile 217 angedeutet wird. Wenn die Hitze 215 nicht vollständig zu dem Schutzring 201 durch die erste hitzeleitende Schicht 203 abgeführt wird, wird etwas von der Hitze 215 zu einem oder mehreren des zumindest einen Quelldurchgangs 205, des zumindest einen Schutzringdurchgangs 207, dem ersten Teil 209a der zweiten hitzeleitenden Schicht 209, oder dem zweiten Teil 209b der zweiten hitzeleitenden Schicht 209 abgeführt. Der dargestellte Querschnitt A-A` zeigt die Beabstandung S1 zwischen dem Quellbereich 107 und dem Schutzring 201, die Beabstandung S2 zwischen dem zumindest einen Quelldurchgang 205 und dem zumindest einen Schutzringdurchgang 207, die Breite W1, die Breite W2, die Breite W3, die Breite W4, und die Breite W5. Erweitern einer oder mehrere von W3 oder W4 über den Schutzringdurchgang 207 hinaus wie gezeigt, erhöht die Hitzeableitungsfähigkeiten der Halbleitervorrichtung 100.
  • 3a ist ein Diagramm der Anordnung 300 der Halbleitervorrichtung 100 in Übereinstimmung mit einer oder mehrerer Ausführungsformen.
  • Die Anordnung 300 umfasst viele der in Verbindung mit Anordnung 200 diskutierten Merkmale (2a und 2b). Anordnung 300 umfasst weiter zumindest eine zusätzliche hitzeleitende Schicht 301 aufweisend einen ersten Teil 301a und einen zweiten Teil 301b oberhalb des ersten Teils 209a und des zweiten Teils 209b der zweiten hitzeleitenden Schicht 209. Der erste Teil 301a hat eine Breite W6 und der zweite Teil 301b hat eine Breite W7.
  • Die zumindest eine weitere hitzeleitende Schicht 301 hat eine Breite W6. In einigen Ausführungsformen ist die Breite W6 größer als oder gleich zu der Summe der Breite Wi, der Breite W2 und der Beabstandung Si. Anders gesagt ist in einigen Ausführungsformen die Breite W6 der zumindest einen weiteren hitzeleitenden Schicht 301 gleich zu der Breite W4 der zweite hitzeleitenden Schicht 209. In anderen Ausführungsformen ist die Breite W6 der zumindest einen weiteren hitzeleitenden Schicht 301 unterschiedlich zu der Breite W4 der zweiten hitzeleitenden Schicht 209. In einigen Ausführungsformen ist die Breite W7 gleich zu der Breite W5. In einigen Ausführungsformen ist die Breite W7 innerhalb einer verfügbaren Beabstandung der Halbleitervorrichtung 100 maximiert. In einigen Ausführungsformen sind Designregeln nicht anwendbar, da die zumindest eine weitere hitzeleitende Schicht 301 frei von elektrischer Verbindung zum Quellbereich 107 ist und/oder von anderen Schaltungselementen der Halbleitervorrichtung 100. Wenn zum Beispiel die zumindest eine weitere hitzeleitende Schicht 301 elektrisch mit der zweiten hitzeleitenden Schicht 209 verbunden ist, und, in Übereinstimmung mit den Designregeln, solch eine Schicht die Fähigkeit aufweist nicht nur die Hitzeabführung der zweiten hitzeleitenden Schicht 209 zu erhöhen, sondern auch den Widerstand der zweiten hitzeleitenden Schicht 209 zu verringern, um die Leistung der Vorrichtung zu verbessern. In einigen Ausführungsformen liegt die zumindest eine weitere hitzeleitende Schicht über zumindest einem Teil der Gatestruktur 111.
  • Die Anordnung 300 ermöglicht es der erzeugten Hitze 215 (2b) zu der zumindest einen weiteren hitzeleitenden Schicht 301 abgeführt zu werden, um die Verringerung einer Menge der Hitze die durch die zweite hitzeleitende Schicht 209 abgeführt wird zu fördern.
  • In einigen Ausführungsformen umfasst die zumindest eine weitere hitzeleitende Schicht 301 einen oder mehrere von ein oxiddefinierter Bereich, eine Metallleitung, oder anderer geeigneter Materialien aufweisend die Fähigkeit Hitze zu leiten. In einigen Ausführungsformen ist die Hitzeleitfähigkeit der zumindest einen weiteren hitzeleitenden Schicht 301, der ersten hitzeleitenden Schicht 203 und/oder der zweiten hitzeleitenden Schicht 209 im Wesentlichen gleich. In anderen Ausführungsformen ist die Hitzeleitfähigkeit der zumindest einen weiteren hitzeleitenden Schicht 301, der ersten hitzeleitenden Schicht 203, und/oder der zweiten hitzeleitenden Schicht 209 unterschiedlich.
  • Obgleich als einzelne hitzeleitende Schicht 301 dargestellt beinhaltet die Anordnung 300 in einigen Ausführungsformen jede Anzahl von weiteren hitzeleitenden Schichten 301, um die Hitzeableitfähigkeiten der Halbleitervorrichtung 100 zu erhöhen. Darüber hinaus, falls die Halbleitervorrichtung 100 mehr als eine weitere hitzeleitende Schicht 301 beinhaltet braucht die weitere hitzeleitende Schicht 301 nicht das gleiche Material zu umfassen, oder müssen alle frei sein von elektrischen Verbindungen zu dem Quellbereich 107, der zweiten hitzeleitenden Schicht 209 oder anderen Schaltungselementen.
  • In einigen Ausführungsformen ist die zumindest eine weitere hitzeleitende Schicht 301 zu der zweiten hitzeleitenden Schicht 209 oder der ersten hitzeleitenden Schicht 203 (2a) gekoppelt, durch ein oder mehrere weitere Durchgänge 303. In anderen Ausführungsformen ist die zumindest eine weitere hitzeleitende Schicht direkt auf der zweiten hitzeleitenden Schicht 209. Wenn eine Ausführungsform mehr als eine weitere hitzeleitende Schicht 301 beinhaltet sind die mehr als eine hitzeleitende Schicht 301 durch eine Kombination von direkten Kontakten oder zusätzlichen Durchgängen 303 miteinander verbunden.
  • 3b ist eine Querschnittsansicht der Anordnung 300 der Halbleitervorrichtung 100 die entlang des Querschnitts B-B' wie in 3a gezeigt genommen wurde, in Übereinstimmung mit einer oder mehrerer Ausführungsformen.
  • Hitze 215 die durch die Halbleitervorrichtung 100 erzeugt wurde wird von dem Quellbereich 107 zum Schutzring 201 und dem Substrat 101 wie durch die Pfeile 217 indiziert abgeführt. Falls die Hitze 215 nicht vollständig zum Schutzring 201 durch die erste hitzeleitende Schicht 203 abgeführt wird, dann wird etwas der Hitze 215 zu ein oder mehrerer der zumindest ein Quelldurchgang 205, der zumindest ein Schutzringdurchgang 207, der ersten Teil 209a der zweiten hitzeleitenden Schicht 209, der zweiten Teil 209b der zweiten hitzeleitenden Schicht 209, der ersten Teil 301a der zumindest einen weiteren hitzeleitenden Schicht 301, der zweite Teil 301b der zumindest einen weiteren hitzeleitenden Schicht 301, oder einer oder mehreren Durchgänge 303 abgeführt. Der dargestellte Querschnitt B-B' zeigt die Beabstandung S1 zwischen dem Quellbereich 107 und dem Schutzring 201, die Breite W1, die Breite W2, die Breite W3, die Breite W4, und die Breite W5, die Breite W6, und die Breite W7. Erweitern der Breite W6 über die Schutzringdurchgang 207 hinaus wie gezeigt erhöht die hitzeableitenden Fähigkeiten der Halbleitervorrichtung 100 wie auch Maximierung der Breite W7.
  • 4a ist ein Diagramm der Anordnung 400 der Halbleitervorrichtung 100 in Übereinstimmung mit einem oder mehreren Ausführungsformen.
  • Anordnung 400 umfasst viele der Merkmale die mit Hinblick auf Anordnung 200 (Figuren a2 und 2b) und/oder Anordnung 300 (3a und 3b) diskutiert wurden. Anordnung 400 umfasst weiter zumindest eine weitere hitzeleitende Schicht 401 die zu der ersten hitzeleitenden Schicht 203 durch ein oder mehrere zusätzliche Durchgänge 403 gekoppelt ist. In einigen Ausführungsformen sind die eine oder mehrere der zumindest einen weiteren hitzeleitenden Schicht(en) 401 direkt zu der ersten hitzeleitenden Schicht ohne einen dazwischenliegenden zusätzlichen Durchgang 403 gekoppelt, was die Hitzeabführungsfähigkeiten der Halbleitervorrichtung 100 erhöht. Die zumindest eine weitere hitzeleitende Schicht 401 ist so ausgestaltet um über der ersten hitzeleitenden Schicht 203 zu sein. In einigen Ausführungsformen sind die eine oder mehrere der zumindest einen weiteren hitzeleitenden Schicht(en) 401 über der zweiten hitzeleitenden Schicht 209. In einigen Ausführungsformen ist die eine oder mehrere der zumindest einen weiteren hitzeleitenden Schicht(en) 401 unter der zweiten hitzeleitenden Schicht 209.
  • In einigen Ausführungsformen ist die zumindest eine weitere hitzeleitende Schicht 401 von der zweiten hitzeleitenden Schicht 201 durch eine Beabstandung S3 getrennt ( 4b). In einigen Ausführungsformen ist eine Breite der zumindest einen weiteren hitzeleitenden Schicht 401 und/oder der zweiten hitzeleitenden Schicht 209 maximiert, um einer Designregel zu entsprechen, die mit einer für die Beabstandung S3 minimalen Beabstandung assoziiert ist.
  • In einigen Ausführungsformen ist die zumindest eine weitere hitzeleitende Schicht 401 frei von elektrischer Verbindung zu der zweiten hitzeleitenden Schicht 209 und/oder einer oder mehrerer anderer Schaltungselemente der Halbleitervorrichtung 100. In einigen Ausführungsformen ist die zumindest eine weitere hitzeleitende Schicht 401 in direktem Kontakt mit der ersten hitzeleitenden Schicht 103 ohne einen dazwischenliegenden zusätzlichen Durchgang 403.
  • Die Anordnung 400 ermöglicht es der erzeugten Hitze 215 (2b) zu der zumindest einen weiteren hitzeleitenden Schicht 401 abgeführt zu werden, um eine Verringerung der Menge der Hitze die durch die zweite hitzeleitende Schicht 209 abgeführt wird zu fördern. Hitze die durch die zumindest eine weitere hitzeleitende Schicht 401 abgeführt wird unterstützt die Verringerung von Effekten die die erzeugte Hitze 215 auf die Leistung der Halbleitervorrichtung 100 hat, da in einigen Ausführungsformen die zumindest eine weitere hitzeleitende Schicht 401 frei ist von elektrischer Verbindung von dem Quellbereich und/oder anderen Schaltungselementen der Halbleitervorrichtung 100.
  • In einigen Ausführungsformen umfasst die zumindest eine weitere hitzeleitende Schicht 401 ein oder mehrere oxiddefinierte Bereiche, eine Metallleitung, oder andere geeignete Materialien die die Fähigkeit aufweisen Hitze zu übertragen. In einigen Ausführungsformen ist die Hitzeleitfähigkeit der zumindest einen weiteren hitzeleitenden Schicht 401, der ersten hitzeleitenden Schicht 203, und/oder der zweiten hitzeleitenden Schicht 209 im Wesentlichen gleich. In anderen Ausführungsformen ist die Hitzeleitfähigkeit der zumindest einen weiteren hitzeleitenden Schicht 401, der ersten hitzeleitenden Schicht 203, und/oder der zweiten hitzeleitenden Schicht 209 unterschiedlich.
  • 4b ist eine Querschnittsansicht der Anordnung 400 der Halbleitervorrichtung 100, die entlang des Querschnitts C-C' gezeigt in 4a genommen wurde, in Übereinstimmung mit einer oder mehrerer Ausführungsformen.
  • Hitze 215 die durch die Halbleitervorrichtung erzeugt wurde wird von dem Quellbereich 107 zu dem Schutzring 201 und dem Substrat 101 wie durch die Pfeile 217 angedeutet abgeführt. Wenn die Hitze 215 nicht vollständig zum Schutzring 201 durch die erste hitzeleitende Schicht 203 abgeführt wird, dann wird etwas von der Hitze 215 zu einer oder mehrerer des zumindest einen Quelldurchgangs 205, des zumindest einen Schutzringdurchgangs 207, der zweiten hitzeleitenden Schicht 209, der einen oder mehreren zusätzlichen Durchgänge 403, oder der zumindest einen weiteren hitzeleitenden Schicht 401 abgeführt.
  • 5 ist ein Ablaufdiagramm eines Verfahrens 500 zur Bildung einer Halbleitervorrichtung wie der Halbleitervorrichtung 100 in Übereinstimmung mit einer oder mehrerer Ausführungsformen. Verfahren 500 beginnt mit Schritt 501 in dem eine erste Schicht über ein Substrat durch, zum Beispiel, eine Ablagerung, epitaktischer Wachstumsprozess, oder anderen geeignete Prozesse.
  • In Schritt 503 wird ein Quellbereich in der ersten Schicht gebildet durch, zum Beispiel, einen ionischen Implantationsprozesses oder anderen geeigneten Prozess.
  • In Schritt 505 wird ein Schutzring über dem Substrat gebildet durch, zum Beispiel, eine Ablagerung, einen epitaktischen Wachstumsprozess, ein Ätzverfahren, oder andere geeignete Prozesse, oder Kombinationen davon. Der Schutzring wird derart gebildet, dass der Schutzring von dem Quellbereich durch eine erste Beabstandung getrennt ist. In einigen Ausführungsformen ist der Schutzring innerhalb der ersten Schicht oder ist ein Teil der ersten Schicht die bedingt ist abgetrennt zu sein von dem Quellbereich. In einigen Ausführungsformen ist der Schutzring in einer anderen Schicht oder ist ein getrennt gebildetes Merkmal in einer gleichen oder anderen Stufe der Halbleitervorrichtung getrennt von dem Quellbereich.
  • In Schritt 507 wird eine erste hitzeleitende Schicht über dem Quellbereich gebildet durch, zum Beispiel, eine Ablagerung, epitaktischer Wachstumsprozess oder andere geeignete Verfahren. Die erste hitzeleitende Schicht koppelt den Quellbereich und den Schutzring. In einigen Ausführungsformen hat der Quellbereich eine erste Breite, der Schutzring hat eine zweite Breite, die erste hitzeleitende Schicht hat eine dritte Breite, und die dritte Breite ist größer als oder gleich zu der Summe der ersten Breite, der zweiten Breite und der Beabstandung.
  • In Schritt 509 wird ein erster Durchgang über einem ersten Teil der ersten hitzeleitenden Schicht gebildet, und ein zweiter Durchgang wird über einem zweiten Teil der ersten hitzeleitenden Schicht gebildet. Der erste Durchgang und der zweite Durchgang werden derart ausgebildet, dass der erste Durchgang und der zweite Durchgang durch eine Beabstandung voneinander getrennt sind. In einigen Ausführungsformen korrespondiert der erste Teil der ersten hitzeleitenden Schicht mit dem Quellbereich und der zweite Teil der ersten hitzeleitenden Schicht korrespondiert mit dem Schutzring. In einigen Ausführungsformen wird der erste und der zweite Durchgang mit einem Ablagerungsverfahren, einem epitaktischen Wachstumsverfahren, einem Ätzverfahren oder anderen geeigneten Verfahren, oder Kombinationen davon, gebildet.
  • In Schritt 511 wird eine zweite hitzeleitende Schicht über den ersten Durchgang und den zweiten Durchgang durch, zum Beispiel, eine Ablagerung, epitaktisches Wachstumsverfahren, oder andere geeignete Verfahren gebildet. Die zweite hitzeleitende Schicht koppelt den ersten Durchgang und den zweiten Durchgang. In einigen Ausführungsformen hat die zweite hitzeleitende Schicht eine vierte Breite und die vierte Breite ist größer als oder gleich zu einer Summe der ersten Breite, der zweiten Breite und der Beabstandung.
  • In Verwendung erzeugt die Halbleitervorrichtung Hitze und diese Hitze wird, zumindest teilweise, von dem Quellbereich durch die erste hitzeleitende Schicht zu dem Schutzring und dem Substrat abgeführt.
  • In Schritt 513 wird zumindest eine weitere hitzeleitende Schicht über der zweiten hitzeleitenden Schicht durch, zum Beispiel, einer Ablagerung, ein epitaktisches Wachstumsverfahren, oder andere geeignete Verfahren gebildet. Die zumindest eine weitere hitzeleitende Schicht hat eine vierte Breite, die vierte Breite ist größer als oder gleich zu der Summe der ersten Breite, der zweiten Breite, und der Beabstandung, und Hitze wird zu der zumindest einen weiteren hitzeleitenden Schicht abgeführt. In einigen Ausführungsformen ist die zumindest eine weitere hitzeleitende Schicht frei von elektrischer Verbindung von dem Quellbereich.
  • In Schritt 515 wird eine Gatestruktur über dem Substrat zwischen der Quelle und den Drainbereichen gebildet, und eine oder mehrere Gatekontakte werden über der ersten hitzeleitenden Schicht gebildet. Die Gatestruktur und/oder der eine oder mehreren GateKontakte werden gebildet durch, zum Beispiel, einer Ablagerung, ein epitaktisches Wachstumsverfahren, oder andere geeignete Verfahren. Die Gatekontakt(e) sind mit der Gatestruktur gekoppelt. Erzeugte Hitze wird auch vom Quellbereich zu dem Gatekontakt(en) abgeführt. In einigen Ausführungsformen hat die zweite hitzeleitende Schicht eine fünfte Breite, und die fünfte Breite ist innerhalb der verfügbaren Beabstandung der Halbleitervorrichtung 100 maximiert.
  • 6 ist ein Diagramm eines Teils einer Vorrichtungsreihe 600 die zumindest eine aktive Halbleitervorrichtung 100 und zumindest eine Attrappenvorrichtung 601 beinhaltet in Übereinstimmung mit einer oder mehrerer Ausführungsformen.
  • In einigen Ausführungsformen sind die eine oder mehreren Halbleitervorrichtungen 100 derart konfiguriert um aktive Vorrichtungen innerhalb der Vorrichtungsreihe 600 zu sein. In einigen Ausführungsformen, um weiter erzeugte Hitze abzuführen, umfasst die Vorrichtungsreihe 600 eine oder mehrere Attrappenvorrichtungen 601, die zu den aktiven Halbleitervorrichtungen 100 gekoppelt sind. In einigen Ausführungsformen umfassen die eine oder mehreren Attrappenvorrichtungen 601 ähnliche oder äquivalente Ausgestaltungen zu den aktiven Halbleitervorrichtungen 100. In anderen Ausführungsformen umfassen die eine oder mehreren Attrappenvorrichtungen 601 Attrappenmetalle, Attrappenpolymerschichten, Attrappenoxidschichten, oder anderen geeignete hitzeabführende Materialien oder Schichten aufweisend eine Ausgestaltung die unterschiedlich ist von den Halbleitervorrichtungen 100. In einigen Ausführungsformen sind die eine oder mehreren Attrappenvorrichtungen nicht aktive Vorrichtungen in der Vorrichtungsreihe 600, und sind in der Vorrichtungsreihe 600 nicht nur integriert um Hitze abzuführen, sondern auch um die Herstellbarkeit der Vorrichtungsreihe 600 effizienter zu gestalten.
  • In einigen Ausführungsformen kann jedes der Merkmale wie mit Hinblick auf 1-4b diskutiert erweitert werden, um eine aktive Halbleitervorrichtung 100 zu einer oder mehreren Attrappenvorrichtungen 601 zu koppeln. Zum Beispiel ist in einigen Ausführungsformen die erste leitende Schicht 203 so ausgestaltet, um die aktive Halbleitervorrichtung 100 mit einer Attrappenvorrichtung 601 im gezeigten Teil der Vorrichtungsreihe 600 zu koppeln. Demgemäß wird Hitze die vom Quellbereich 107 zum Schutzring 201 geleitet wird nicht nur zum Schutzring 201 abgeführt, sondern wird auch zu der Attrappenvorrichtung 601 und jeder Komponente davon abgeführt.
  • Ein Aspekt dieser Beschreibung betrifft eine Halbleitervorrichtung welche ein Substrat umfasst, ein Quellbereich über dem Substrat, und einen Schutzring über dem Substrat. Der Schutzring ist getrennt vom Quellbereich durch eine erste Beabstandung. Die Halbleitervorrichtung umfasst auch eine erste hitzeleitende Schicht gebildet über und koppelnd den Quellbereich und den Schutzring. Die Halbleitervorrichtung umfasst weiter einen ersten Durchgang über einen ersten Teil der ersten hitzeleitenden Schicht. Die Halbleitervorrichtung umfasst zusätzlich einen zweiten Durchgang getrennt von dem ersten Durchgang über einen zweiten Teil der ersten hitzeleitenden Schicht. Die Halbleitervorrichtung umfasst auch eine zweite hitzeleitende Schicht über und koppelnd den ersten Durchgang und den zweiten Durchgang. In Verwendung erzeugt die Halbleitervorrichtung Hitze und diese Hitze wird zumindest teilweise vom Quellbereich durch die erste hitzeleitende Schicht zu dem Schutzring und dem Substrat abgeführt.
  • Ein weiterer Aspekt der Beschreibung betrifft ein Verfahren zur Bildung einer Halbleitervorrichtung, das Verfahren umfassend bilden einer ersten Schicht über einem Substrat. Das Verfahren umfasst auch bilden eines Quellbereichs in der ersten Schicht. Das Verfahren umfasst weiter bilden eines Schutzrings über dem Substrat, wobei der Schutzring vom Quellbereich durch eine erste Beabstandung getrennt ist. Das Verfahren umfasst auch bilden einer ersten hitzeleitenden Schicht über dem Quellbereich, die erste hitzeleitende Schicht verbindet den Quellbereich und den Schutzring. Das Verfahren zusätzlich umfassend bilden eines ersten Durchgangs über einem ersten Teil der ersten hitzeleitenden Schicht. Das Verfahren umfasst weiter bilden eines zweiten Durchgangs getrennt von dem ersten Durchgang über einem zweiten Teil der ersten hitzeleitenden Schicht. Das Verfahren umfasst weiter bilden einer zweiten hitzeleitenden Schicht über dem ersten Durchgang und dem zweiten Durchgang, die zweite hitzeleitende Schicht koppelnd den ersten Durchgang und den zweiten Durchgang. In Verwendung erzeugt die Halbleitervorrichtung Hitze und diese Hitze wird zumindest teilweise von dem Quellbereich durch die erste hitzeleitende Schicht zum Schutzring und dem Substrat abgeführt.
  • Noch ein weiterer Aspekt der Beschreibung betrifft einen Fin-Feldeffekttransistor umfassend ein Siliziumsubstrat, eine erste Oxidschicht aufweisend einen Quellbereich über dem Substrat und einen Schutzring über dem Substrat. Der Schutzring ist getrennt vom Quellbereich durch eine erst Beabstandung. Der Fin-Feldeffekttransistor umfasst auch eine zweite Oxidschicht über dem Quellbereich und dem Schutzring, und koppelt diese. Der Fin-Feldeffekttransistor umfasst weiter einen ersten Durchgang über einem ersten Teil der zweiten Oxidschicht. Der Fin-Feldeffekttransistor umfasst zusätzlich einen zweiten Durchgang getrennt von dem ersten Durchgang über einem zweiten Teil der zweiten Oxidschicht. Der Fin-Feldeffekttransistor umfasst auch eine Metallleitung über dem ersten Durchgang und dem zweiten Durchgang, die diese koppelt. In Verwendung erzeugt der Fin-Feldeffekttransistor Hitze, und diese Hitze wird zumindest teilweise vom Quellbereich durch die zweite Oxidschicht zum Schutzring und dem Siliziumsubstrat abgeführt.

Claims (17)

  1. Eine Halbleitervorrichtung (100) aufweisend: ein Substrat (101); einen Quellbereich (107) über dem Substrat; einen Schutzring (201) über dem Substrat, wobei der Schutzring von dem Quellbereich durch eine erste Beabstandung (S1) abgetrennt ist; eine erste hitzeleitende Schicht (203), welche über dem Quellbereich (107) und dem Schutzring (201) liegt und diese koppelt; einen ersten Durchgang (205) über einem ersten Teil der ersten hitzeleitenden Schicht (203); einen zweiten Durchgang (207) getrennt von dem ersten Durchgang (203) über einem zweiten Teil der ersten hitzeleitenden Schicht (203); und eine zweite hitzeleitende Schicht (209), die über dem ersten Durchgang (205) und dem zweiten Durchgang (207) liegt und diese koppelt, wobei die Hitzeleitfähigkeit der ersten hitzeleitenden Schicht (203) und der zweiten hitzeleitenden Schicht (209) im Wesentlichen gleich ist; wobei, in Verwendung, die Halbleitervorrichtung Hitze erzeugt, und diese Hitze zumindest teilweise abgeleitet wird, von dem Quellbereich (107) durch die erste hitzeleitende Schicht (203) zu dem Schutzring (201) und dem Substrat (101).
  2. Die Halbleitervorrichtung nach Anspruch 1, wobei der Quellbereich (107) eine erste Breite (Wi) hat, der Schutzring (201) eine zweite Breite (W2) hat, die erste hitzeleitende Schicht (203) eine dritte Breite (W3) hat, und die dritte Breite größer (W3) ist als oder gleich ist zu der Summe der ersten Breite (W1), der zweiten Breite (W2) und der Beabstandung (S1).
  3. Die Halbleitervorrichtung gemäß Anspruch 2, wobei die zweite hitzeleitende Schicht (209) eine vierte Breite (W4) aufweist, und die vierte Breite (W4) größer ist als oder gleich ist zu der Summe der ersten Breite (W1), der zweiten Breite (W2) und der Beabstandung (S1).
  4. Die Halbleitervorrichtung nach Anspruch 3, weiter aufweisend: zumindest eine zusätzliche hitzeleitende Schicht (301) über der zweiten hitzeleitenden Schicht (209), wobei die zumindest eine weitere hitzeleitende Schicht (301) eine sechste Breite (W6) aufweist, die sechste Breite größer ist als, oder gleich ist zu der Summe der ersten Breite (W1), der zweiten Breite (W2) und der Beabstandung (Si), und Hitze abgeführt wird zu der zumindest einen weiteren hitzeleitenden Schicht.
  5. Die Halbleitervorrichtung nach Anspruch 4, wobei die zumindest eine weitere hitzeleitende Schicht (301) frei ist von elektrischer Verbindung von dem Quellbereich (107).
  6. Die Halbleitervorrichtung nach Anspruch 3, wobei die zweite hitzeleitende Schicht (209) eine fünfte Breite (W5) aufweist, und die fünfte Breite (W5) innerhalb einer verfügbaren Beabstandung maximiert ist.
  7. Die Halbleitervorrichtung nach Anspruch 1, weiter aufweisend: eine Gatestruktur (111); und ein Gatekontakt (211) über und verbunden mit der Gatestruktur (111), wobei die Hitze zum Gatekontakt (211) abgeführt wird.
  8. Die Halbleitervorrichtung nach Anspruch 7, weiter aufweisend: zumindest ein zusätzlicher Gatekontakt (211n)über und verbunden mit der Gatestruktur (111), wobei die Hitze zu dem zumindest einen zusätzlichen Gatekontakt (211n)abgeführt wird.
  9. Die Halbleitervorrichtung nach Anspruch 1, worin die zweite hitzeleitende Schicht (209) eine Metallleitung ist.
  10. Ein Verfahren (500) zur Bildung einer Halbleitervorrichtung, das Verfahren umfassend: Bilden einer ersten Schicht über einem Substrat (501); Bilden eines Quellbereichs (107) in der ersten Schicht (503); Bilden eines Schutzrings (201) über dem Substrat (505), wobei der Schutzring (201) abgetrennt ist von dem Quellbereich (107) durch eine erste Beabstandung (Si); Bilden einer ersten hitzeleitenden Schicht (203) über dem Quellbereich (507), wobei die erste hitzeleitende Schicht (203) den Quellbereich und den Schutzring (201) koppelt; Bilden eines ersten Durchgangs (509) über einem ersten Teil der ersten hitzeleitenden Schicht (203); Bilden eines zweiten Durchgangs (509) getrennt von dem ersten Durchgang über einem zweiten Teil der ersten leitenden Schicht (203); und Bilden einer zweiten hitzeleitenden Schicht (209) über dem ersten Durchgang und dem zweiten Durchgang (511), wobei die zweite hitzeleitende Schicht (209) den ersten Durchgang (509) und den zweiten Durchgang (511) koppelt, wobei die Hitzeleitfähigkeit der ersten hitzeleitenden Schicht (203) und der zweiten hitzeleitenden Schicht (209) im Wesentlichen gleich ist; wobei, in Verwendung, die Halbleitervorrichtung Hitze erzeugt, und die Hitze zumindest teilweise abgeführt wird von dem Quellbereich (107) durch die erste hitzeleitende Schicht (203) zu dem Schutzring (201) und dem Substrat (101).
  11. Das Verfahren (500) nach Anspruch 10, wobei der Quellbereich (107) eine erste Breite (Wi) aufweist, der Schutzring (201) eine zweite Breite (W2) aufweist, die erste hitzeleitende Schicht (203) eine dritte Breite (W3) aufweist, und die dritte Breite größer ist als, oder gleich ist zu der Summe der ersten Breite, der zweiten Breite und der Beabstandung.
  12. Das Verfahren (500) nach Anspruch 11, worin die zweite Hitzeleitende Schicht (209) eine vierte Breite (W4) aufweist, und die vierte Breite größer ist als oder gleich ist zu der Summe der ersten Breite, der zweiten Breite und der Beabstandung.
  13. Das Verfahren (500) nach Anspruch 12, weiter umfassend: zumindest eine weitere hitzeleitende Schicht (301) über der zweiten hitzeleitenden Schicht (209), wobei die zumindest eine weitere hitzeleitende Schicht (301) eine sechste Weite (W6) aufweist, die sechste Breite größer ist als oder gleich ist zu der Summe der ersten Breite, der zweiten Breite und der Beabstandung, und die Hitze zu der zumindest einen weiteren hitzeleitenden Schicht abgeführt wird.
  14. Das Verfahren (500) nach Anspruch 13, worin die zumindest eine weitere hitzeleitende Schicht (301) frei ist von elektrischer Verbindung von dem Quellbereich (107).
  15. Das Verfahren (500) nach Anspruch 12, worin die zweite hitzeleitende Schicht (209) eine fünfte Breite (W5) aufweist, und die fünfte Breite (W5) innerhalb einer verfügbaren Beabstandung maximiert ist.
  16. Das Verfahren (500) nach Anspruch 10, weiter umfassend: Bilden einer Gatestruktur; und Bilden eines Gatekontaktes (515) über der ersten hitzeleitenden Schicht, wobei der Gatekontakt (211) mit der Gatestruktur (111) gekoppelt ist, wobei die Hitze zu dem Gatekontakt (211) abgeführt wird.
  17. Das Verfahren (500) nach Anspruch 16, weiter umfassend: Bilden zumindest eines weiteren Gatekontakts (211n)über der ersten hitzeleitenden Schicht (203), wobei der zumindest eine weitere Gatekontakt gekoppelt ist zur Gatestruktur, wobei die Hitze zu dem zumindest einen weiteren Gatekontakt (211n)abgeführt wird.
DE102014019348.9A 2014-01-14 2014-12-22 Halbleitervorrichtung mit eigenhitzeverringernden Schichten Active DE102014019348B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/154,618 US9536790B2 (en) 2014-01-14 2014-01-14 Semiconductor device with self-heat reducing layers
US14/154,618 2014-01-14

Publications (2)

Publication Number Publication Date
DE102014019348A1 DE102014019348A1 (de) 2015-07-16
DE102014019348B4 true DE102014019348B4 (de) 2021-03-04

Family

ID=53484733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019348.9A Active DE102014019348B4 (de) 2014-01-14 2014-12-22 Halbleitervorrichtung mit eigenhitzeverringernden Schichten

Country Status (3)

Country Link
US (2) US9536790B2 (de)
DE (1) DE102014019348B4 (de)
TW (1) TWI527169B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409789B (zh) * 2015-07-29 2019-09-27 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
KR20170066843A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
US10304772B2 (en) * 2017-05-19 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with resistive element
US10692788B2 (en) * 2017-08-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Device to decrease flicker noise in conductor-insulator-semiconductor (CIS) devices
CN109427888B (zh) * 2017-08-31 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10658482B2 (en) 2017-11-01 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Plate design to decrease noise in semiconductor devices
US10985011B2 (en) 2017-11-09 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive elements
US10943924B2 (en) 2018-04-18 2021-03-09 International Business Machines Corporation Semiconductor-on-insulator finFET devices with high thermal conductivity dielectrics
US10923572B2 (en) 2018-09-28 2021-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Heat sink layout designs for advanced FinFET integrated circuits
US10714432B1 (en) 2019-03-25 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Layout to reduce noise in semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133839A1 (en) * 2003-12-19 2005-06-23 Nec Electronics Corporation Semiconductor device
DE102005013478A1 (de) * 2005-03-23 2006-10-05 Infineon Technologies Ag Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung
US20130299890A1 (en) * 2012-05-09 2013-11-14 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor memory device including capacitor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772682B1 (en) * 2006-10-10 2010-08-10 Rf Micro Devices, Inc. Moisture protection metal enclosure
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133839A1 (en) * 2003-12-19 2005-06-23 Nec Electronics Corporation Semiconductor device
DE102005013478A1 (de) * 2005-03-23 2006-10-05 Infineon Technologies Ag Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung
US20130299890A1 (en) * 2012-05-09 2013-11-14 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor memory device including capacitor

Also Published As

Publication number Publication date
US20150200249A1 (en) 2015-07-16
TWI527169B (zh) 2016-03-21
US20170084512A1 (en) 2017-03-23
US9536790B2 (en) 2017-01-03
TW201530713A (zh) 2015-08-01
DE102014019348A1 (de) 2015-07-16
US10090221B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
DE102014019348B4 (de) Halbleitervorrichtung mit eigenhitzeverringernden Schichten
DE102012219375B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102012219376B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102012107756B4 (de) FinFET-basierte ESD-Einheiten und Verfahren zu deren Herstellung
DE112013006640T5 (de) Kühlvorrichtung und mit Kühlvorrichtung ausgestattetes Leistungsvolumen
DE102010003555B4 (de) Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
DE102016113828A1 (de) Halbleitervorrichtung
DE102012108665B4 (de) Halbleiterbauelement, Halbleiterverbindungsstruktur und Herstellungsverfahren
DE102018115192B4 (de) Integrierte Standardzellenstrukturen
DE102013108946B4 (de) Halbleitervorrichtung
DE102015106411B4 (de) Obere metallische kontaktpads als lokale verbinder von vertikaltransistoren
DE102013220852A1 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102015114913A1 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontkaktierungs-Einsetzschema und zugehörige Lauyout-Struktur
DE102017203568A1 (de) Verfahren zum bilden von leitfähigen strukturen mit unterschiedlichen materialzusammensetzungen in einer metallisierungsschicht
DE102009055439A1 (de) Halbleiterbauelement mit halbleiterbasierten e-Sicherungen mit besserer Programmiereffizienz durch erhöhte Metallagglomeration und/oder Hohlraumbildung
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102018205693B4 (de) Verfahren zum bilden von selbstausgerichteten schnitten
DE102013214132B4 (de) ESD-Schutzschaltung
DE102017120185A1 (de) Verfahren und integrierter Schaltungsentwurf mit nichtlinearen Stromschienen
DE102019113408A1 (de) Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen
DE112009005017T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112006000840B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung sowie Verfahren zum Entwerfen einer Halbleiteranordnung
DE112020006814T5 (de) Dünnfilmwiderstand (TFR), hergestellt in einer integrierten Schaltungsvorrichtung unter Verwendung von TFR-Deckschicht(en) als Ätzstopp und/oder Hartmaske
DE102006031539B4 (de) Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt
DE102016118921B4 (de) Verbesserte ESD-Vorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final