JP2005158865A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005158865A JP2005158865A JP2003392240A JP2003392240A JP2005158865A JP 2005158865 A JP2005158865 A JP 2005158865A JP 2003392240 A JP2003392240 A JP 2003392240A JP 2003392240 A JP2003392240 A JP 2003392240A JP 2005158865 A JP2005158865 A JP 2005158865A
- Authority
- JP
- Japan
- Prior art keywords
- plug
- resistor
- wiring
- resistance
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ポリシリコン抵抗で発生する熱を効果的に放熱し、安定したポリシリコン抵抗を得るための半導体装置及びその製造方法を提供する。
【解決手段】ポリシリコン抵抗3における電流経路方向の両側上には、ポリシリコン抵抗3の引き出し電極となる抵抗用プラグ5a及び抵抗用配線6aが形成されている。そして、ポリシリコン抵抗3上の両側に形成された抵抗用プラグ5a及び抵抗用配線6aの間に位置するポリシリコン抵抗3上には、放熱伝導体となる放熱用プラグ5b及び放熱用配線6bが形成されている。そして、抵抗用配線6a及び放熱用配線6b上に形成されたパッシベーション膜には、開口8a、8bが形成されている。
【選択図】図1
【解決手段】ポリシリコン抵抗3における電流経路方向の両側上には、ポリシリコン抵抗3の引き出し電極となる抵抗用プラグ5a及び抵抗用配線6aが形成されている。そして、ポリシリコン抵抗3上の両側に形成された抵抗用プラグ5a及び抵抗用配線6aの間に位置するポリシリコン抵抗3上には、放熱伝導体となる放熱用プラグ5b及び放熱用配線6bが形成されている。そして、抵抗用配線6a及び放熱用配線6b上に形成されたパッシベーション膜には、開口8a、8bが形成されている。
【選択図】図1
Description
本発明は、半導体基板上にポリシリコン抵抗を備えた半導体装置及びその製造方法に関するものである。
近年のマルチメディアサービスの普及に伴い、ネットワークの高速化の要求が高まり、それらのシステムを構成するIC/LSIの高性能化・高機能化が急務となっている。このため、高性能・高機能なトランジスタの開発や、これらを用いたIC/LSIの開発が活発に行われている。しかし、IC/LSIの高性能化・高機能化を達成するには、トランジスタの開発と同時に、抵抗や容量などの受動素子の高性能化が必要である。
ポリシリコン抵抗は、単結晶シリコンに比べ微細化が簡単であり、寄生容量が少ないなどの特徴を持っており、高性能なIC/LSIに広く用いられている。しかしながら、一方ではポリシリコンには粒界があるため、抵抗値の温度依存性が複雑であるという特徴も持ち合わせており、抵抗値のばらつきが大きくなるという問題があった。
特に、ポリシリコン抵抗の周りが熱伝導率の小さい絶縁膜で囲まれていると、ポリシリコン抵抗で発生する熱が放熱しにくいため、消費電力の大きい抵抗では局所的に高温となり、半導体装置の信頼性および特性の面で種々の問題が生じる。
そこで、従来、熱伝導体を用いてポリシリコン抵抗で発生する熱の放熱効果を増加させる方法が提案されている(例えば、特許文献1参照)。
図3(a)、(b)は、従来のポリシリコン抵抗を備えた半導体装置であり、(a)は平面図、(b)は(a)のA−A箇所を示す断面図である。
図3(a)、(b)において、11は半導体基板、12、13、14は絶縁膜、15はポリシリコン抵抗、16はコンタクトホール、17は配線、18は熱伝導体である。
この構成によれば、ポリシリコン抵抗15中で発生した熱は、ポリシリコン抵抗15の下方に形成された熱伝導率が大きい熱伝導体18を介して半導体基板11側に逃がすことによって放熱効果を増すことができる。
特開平1−196157号公報
しかしながら、上記のような従来の構造では、熱伝導体18の周りが熱伝導率の小さい絶縁膜12で覆われているため、ポリシリコン抵抗15中で発生した熱は、熱伝導体18とポリシリコン抵抗15との間の絶縁膜12、熱伝導体18、及び熱伝導体18と半導体基板11との間の絶縁膜12を介して半導体基板11に放熱されるため、放熱効果が悪く、十分には放熱できないため、抵抗値のバラつきが大きくなるという問題があった。
また、絶縁膜12内に熱伝導体18を配置するためには、配置しない場合に比べ、熱伝導体18を配置するための特殊工程を増やす必要があり、コストが増加してしまうという問題があった。
本発明は、上記従来の問題点を解決するものであって、ポリシリコン抵抗で発生する熱を効果的に放熱し、安定したポリシリコン抵抗を得るための半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成されたポリシリコン抵抗と、前記ポリシリコン抵抗の上に形成された第2の絶縁膜と、前記ポリシリコン抵抗上の両側に、前記第2の絶縁膜を貫通して設けられた第1の抵抗用プラグ及び第2の抵抗用プラグと、前記第1の抵抗用プラグと前記第2の抵抗用プラグとの間に位置する前記ポリシリコン抵抗上に、前記第2の絶縁膜を貫通して設けられた少なくとも1つの放熱用プラグと、前記第2の絶縁膜上に形成され、前記第1の抵抗用プラグ及び前記第2の抵抗用プラグに接続された第1の抵抗用配線及び第2の抵抗用配線と、前記第2の絶縁膜上に形成され、前記放熱用プラグに接続された放熱用配線とを備えている。
この構成によって、ポリシリコン抵抗で発生するジュール熱を放熱用プラグ及び放熱用配線から効果的に放熱させることができ、温度変化によるポリシリコン抵抗値の変動を低減することができる。
上記半導体装置において、前記放熱用プラグは、前記第1の抵抗用プラグと前記第2の抵抗用プラグとの間に、間隔が等間隔になるように配置されている。
また、上記半導体装置において、前記放熱用配線は、最上層配線からなり、前記放熱用配線と前記ポリシリコン抵抗との間は、複数のプラグが積層されたスタック構造の前記放熱用プラグによって接続されている。
上記半導体装置において、前記放熱用配線上には、開口を有するパッシベーション膜が形成されている。
本発明の半導体装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程(a)と、前記第1の絶縁膜上にポリシリコン抵抗を形成する工程(b)と、前記ポリシリコン抵抗の上に第2の絶縁膜を形成する工程(c)と、前記ポリシリコン抵抗上の両側に、前記第2の絶縁膜を貫通して設けられた第1の抵抗用プラグ及び第2の抵抗用プラグを形成するとともに、前記第1の抵抗用プラグと前記第2の抵抗用プラグとの間に位置する前記ポリシリコン抵抗上に、前記第2の絶縁膜を貫通して設けられた少なくとも1つの放熱用プラグを形成する工程(d)と、前記第2の絶縁膜上に、前記第1の抵抗用プラグ及び前記第2の抵抗用プラグに接続する第1の抵抗用配線及び第2の抵抗用配線を形成するとともに、前記放熱用プラグに接続する放熱用配線を形成する工程(e)とを備えている。
上記半導体装置の製造方法において、前記工程(d)において、前記放熱用プラグは、前記第1の抵抗用プラグと前記第2の抵抗用プラグとの間に、間隔が等間隔になるように形成する。
また、半導体装置の製造方法において、前記工程(e)の後に、前記放熱用配線上にパッシベーション膜を形成した後、前記放熱用配線上の前記パッシベーション膜に開口を形成する工程を有している。
本発明によれば、絶縁膜で囲まれたポリシリコン抵抗で発生する熱を放熱用プラグ及び放熱用配線から効果的に放熱させ、温度変化によるポリシリコン抵抗の抵抗値変動を低減することができるため安定したIC/LSI開発を可能とする。
(実施の形態)
本発明の一実施形態に係る半導体装置及びその製造方法について説明する。
本発明の一実施形態に係る半導体装置及びその製造方法について説明する。
図1は、本発明の一実施形態に係る半導体装置を示す平面図である。
この図1において、ポリシリコン抵抗3における電流経路方向の両側上には、ポリシリコン抵抗3の引き出し電極となる抵抗用プラグ5a及び抵抗用配線6aが形成されている。そして、ポリシリコン抵抗3上の両側に形成された抵抗用プラグ5a及び抵抗用配線6aの間に位置するポリシリコン抵抗3上には、放熱伝導体となる放熱用プラグ5b及び放熱用配線6bが形成されている。そして、抵抗用配線6a及び放熱用配線6b上に形成されたパッシベーション膜には、開口8a、8bが形成されている。
図2(a)〜(c)は、本発明の一実施形態に係る半導体装置の製造工程を示す断面図である。そして、この図2(a)〜(c)は、図1のA−A箇所における断面図を示したものである。
まず、図2(a)に示す工程で、半導体基板1上にシリコン酸化膜からなる絶縁膜2及びポリシリコン膜を順次形成した後、ポリシリコン膜を所望の抵抗サイズにパターニングしてポリシリコン抵抗3を形成する。
次に、図2(b)に示す工程で、ポリシリコン抵抗3を覆う層間絶縁膜4を基板上に形成する。その後、ポリシリコン抵抗3上の層間絶縁膜4に、抵抗用コンタクトホール4a及び放熱用コンタクトホール4bを形成する。このとき、ポリシリコン抵抗3上の両側に抵抗用コンタクトホール4aを形成し、両側の抵抗用コンタクトホール4aに挟まれる位置に間隔Xが等間隔になるように放熱用コンタクトホール4bを形成する。その後、抵抗用コンタクトホール4a及び放熱用コンタクトホール4bにタングステンなどの導電体を埋め込み、抵抗用プラグ5a及び放熱用プラグ5bを形成する。その後、層間絶縁膜4上に金属膜を形成した後、金属膜をパターニングして、抵抗用プラグ5aに接続される抵抗用配線6a、及び放熱用プラグ5bに接続される放熱用配線6bを形成する。ここでは、説明を簡単にするために最上層配線として、第1層目の配線層である抵抗用配線6a及び放熱用配線6bを用いているが、実際の半導体装置では多層配線構造を有している。このように多層配線構造の場合には、ポリシリコン抵抗3上の各層間絶縁膜に放熱用プラグを設けたスタック構造にすることによって、最上層の配線層からなる放熱用配線に接続する。また、放熱用配線の面積は、レイアウト上可能な限り大きくすることが望ましい。
次に、図2(c)に示す工程で、抵抗用配線6a及び放熱用配線6bが形成された基板上にパッシベーション膜7を形成する。その後、パッシベーション膜7における抵抗用配線6a及び放熱用配線6b上に開口8a、8bを形成する。このとき、抵抗用配線6a上の開口8aは必ずしも形成しなくても良い。
本実施形態によれば、ポリシリコン抵抗3に接続された放熱用プラグ5b及び放熱用配線6bを形成したことにより、ポリシリコン抵抗3で発生するジュール熱を放熱用プラグ5b及び放熱用配線6bから効果的に放熱させることができる。従って、温度変化によるポリシリコン抵抗3の抵抗値の変動を低減することができる。
なお、上記実施形態では、放熱用配線6bとして2本形成しているが、ポリシリコン抵抗3上の両側に形成される抵抗用配線6aの間隔に応じて、放熱用配線の本数を増減しても良い。
また、高抵抗なポリシリコン抵抗3とのコンタクトに低抵抗の抵抗用プラグ5a及び放熱用プラグ5bを使用する場合、抵抗用コンタクトホール4a及び放熱用コンタクトホール4bを間隔Xで等間隔に開口することにより、高抵抗なポリシリコン抵抗3とプラグ領域抵抗との和をひとつの抵抗ユニットと考え、回路設計で一般に使われるシート抵抗のようなものとして扱うことができ、かつ高抵抗なポリシリコン抵抗3とプラグ5a、5bとの温度係数の違いによる抵抗変動を考慮しなくても良くなり、設計が容易になる。
なお、放熱用プラグ5bに、熱伝導率の高い銅(シリコン酸化膜、アルミニウムとの熱伝導率に比べ銅は、それぞれ40倍、1.7倍程度)などの材料を採用することで、さらに効果的に放熱させることができる。
以上説明したように、本発明は、温度変化によるポリシリコン抵抗の抵抗値変動を低減した半導体装置等に有効である。
1 半導体基板
2 絶縁膜
3 ポリシリコン抵抗
4 層間絶縁膜
4a 抵抗用コンタクトホール
4b 放熱用コンタクトホール
5a 抵抗用プラグ
5b 放熱用プラグ
6a 抵抗用配線
6b 放熱用配線
7 パッシベーション膜
8a、8b 開口
2 絶縁膜
3 ポリシリコン抵抗
4 層間絶縁膜
4a 抵抗用コンタクトホール
4b 放熱用コンタクトホール
5a 抵抗用プラグ
5b 放熱用プラグ
6a 抵抗用配線
6b 放熱用配線
7 パッシベーション膜
8a、8b 開口
Claims (7)
- 半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたポリシリコン抵抗と、
前記ポリシリコン抵抗の上に形成された第2の絶縁膜と、
前記ポリシリコン抵抗上の両側に、前記第2の絶縁膜を貫通して設けられた第1の抵抗用プラグ及び第2の抵抗用プラグと、
前記第1の抵抗用プラグと前記第2の抵抗用プラグとの間に位置する前記ポリシリコン抵抗上に、前記第2の絶縁膜を貫通して設けられた少なくとも1つの放熱用プラグと、
前記第2の絶縁膜上に形成され、前記第1の抵抗用プラグ及び前記第2の抵抗用プラグに接続された第1の抵抗用配線及び第2の抵抗用配線と、
前記第2の絶縁膜上に形成され、前記放熱用プラグに接続された放熱用配線と
を備えていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記放熱用プラグは、前記第1の抵抗用プラグと前記第2の抵抗用プラグとの間に、間隔が等間隔になるように配置されていることを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記放熱用配線は、最上層配線からなり、
前記放熱用配線と前記ポリシリコン抵抗との間は、複数のプラグが積層されたスタック構造の前記放熱用プラグによって接続されていることを特徴とする半導体装置。 - 請求項1〜3のうちいずれか1項に記載の半導体装置において、
前記放熱用配線上には、開口を有するパッシベーション膜が形成されていることを特徴とする半導体装置。 - 半導体基板上に第1の絶縁膜を形成する工程(a)と、
前記第1の絶縁膜上にポリシリコン抵抗を形成する工程(b)と、
前記ポリシリコン抵抗の上に第2の絶縁膜を形成する工程(c)と、
前記ポリシリコン抵抗上の両側に、前記第2の絶縁膜を貫通して設けられた第1の抵抗用プラグ及び第2の抵抗用プラグを形成するとともに、前記第1の抵抗用プラグと前記第2の抵抗用プラグとの間に位置する前記ポリシリコン抵抗上に、前記第2の絶縁膜を貫通して設けられた少なくとも1つの放熱用プラグを形成する工程(d)と、
前記第2の絶縁膜上に、前記第1の抵抗用プラグ及び前記第2の抵抗用プラグに接続する第1の抵抗用配線及び第2の抵抗用配線を形成するとともに、前記放熱用プラグに接続する放熱用配線を形成する工程(e)と
を備えていることを特徴とする半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記工程(d)において、前記放熱用プラグは、前記第1の抵抗用プラグと前記第2の抵抗用プラグとの間に、間隔が等間隔になるように形成することを特徴とする半導体装置の製造方法。 - 請求項5又は6に記載の半導体装置の製造方法において、
前記工程(e)の後に、前記放熱用配線上にパッシベーション膜を形成した後、前記放熱用配線上の前記パッシベーション膜に開口を形成する工程を有していることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003392240A JP2005158865A (ja) | 2003-11-21 | 2003-11-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003392240A JP2005158865A (ja) | 2003-11-21 | 2003-11-21 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005158865A true JP2005158865A (ja) | 2005-06-16 |
Family
ID=34719005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003392240A Pending JP2005158865A (ja) | 2003-11-21 | 2003-11-21 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005158865A (ja) |
-
2003
- 2003-11-21 JP JP2003392240A patent/JP2005158865A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7495288B2 (en) | Semiconductor apparatus including a radiator for diffusing the heat generated therein | |
US8652922B2 (en) | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture | |
JP2007305693A (ja) | 半導体装置および電気ヒューズの切断方法 | |
US8541864B2 (en) | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture | |
JP2007329478A (ja) | 超小型電子部品構造体、超小型電子部品構造体を製造する方法 | |
JP3905580B2 (ja) | 冷却改善用の熱伝達構造を有する高密度cmos集積回路 | |
JP4713936B2 (ja) | 半導体装置 | |
US8564090B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20060125090A1 (en) | Heat dissipation structure and method thereof | |
US8946857B2 (en) | Semiconductor device for effectively disperse heat generated from heat generating device | |
US8486796B2 (en) | Thin film resistors and methods of manufacture | |
JP2006196803A (ja) | 半導体装置 | |
US8848374B2 (en) | Method and structure for dissipating heat away from a resistor having neighboring devices and interconnects | |
JP2005158865A (ja) | 半導体装置及びその製造方法 | |
JPH01295455A (ja) | 半導体積層集積回路素子 | |
US10373908B2 (en) | Dielectric thermal conductor for passivating eFuse and metal resistor | |
JP2000031487A (ja) | 半導体装置とその製造方法 | |
WO2006061871A1 (ja) | 半導体装置 | |
KR100607193B1 (ko) | 게이트 패턴의 상부에 적어도 하나의 저항 패턴을 갖는플레시 메모리들 및 그 형성방법들 | |
KR100312977B1 (ko) | 반도체 소자 제조 방법 | |
JP2000307109A5 (ja) | ||
JP2004140180A (ja) | 半導体装置とその製造方法 | |
JP2008294041A (ja) | 半導体装置 | |
KR20050114147A (ko) | 두 개 이상의 직경들로 이루어진 홀을 갖는 반도체 장치들및 그 형성방법들 | |
JP2004140251A (ja) | 半導体装置 |