JP2000307109A5

JP2000307109A5 -

Info

Publication number: JP2000307109A5
Application number: JP1999114590A
Authority: JP
Filing date: 1999-04-22
Publication date: 2005-09-02

Description

このように、本発明では、フィールド絶縁膜３形成後にｐ型層１８を形成するため、他の素子の形成工程を利用してｐ型層１８を形成することができるので工程数の削減が可能である。

（実施の形態２）
図１９は本発明の他の実施の形態の半導体装置の等価回路図であり、図２０はチップ平面レイアウトを示し、図２１は、図２０中の破線図示部分を拡大して示し、図２２は、図２１中のｃ‐ｃ線に沿った縦断面を示している。なお、図２１中では、理解を助けるためにソース電極或いはゲートパッドとなる金属配線層を省略してある。

このｐ型層１８は、その間隔Ｌが狭い程高耐圧化するので、その間隔Ｌを狭く形成するのが望ましいので、ｐ型層１８は横方向拡散によってフィールド絶縁膜３の下部に延在させてある。理想的には、フィールド絶縁膜３の下にてｐ型層１８が横方向拡散で互いに接続されているのが望ましい。
なお、このような半導体装置の製造方法については既述のダイオード及び抵抗を備えた半導体装置の製造方法を適用することができる。
このように、本発明では、フィールド絶縁膜３形成後にｐ型層１８を形成するため、他の素子の形成工程を利用してｐ型層１８を形成することができるので工程数の削減が可能である。

Claims

半導体基板主面の所定領域に形成された絶縁膜上に半導体素子が形成された半導体装置であって、
前記絶縁膜が前記所定領域内に間隙をおいて形成され、
前記間隙の位置する前記半導体基板主面に、前記半導体基板とは反対導電型の半導体層が形成されていることを特徴とする半導体装置。
半導体基板主面の所定領域に形成された絶縁膜によって規定されたセル領域にパワーＭＩＳＦＥＴが形成され、前記絶縁膜上に半導体素子が形成されている半導体装置であって、
前記絶縁膜が前記所定領域内に間隙をおいて形成され、
前記間隙の位置する前記半導体基板主面に、前記半導体基板とは反対導電型の半導体層が形成され、
前記間隙の間に位置する前記絶縁膜上に前記半導体素子が形成されていることを特徴とする半導体装置。
請求項２において、
前記半導体層の拡散深さと、前記パワーＭＩＳＦＥＴのチャネル形成領域の拡散深さとが略等しいことを特徴とする半導体装置。
請求項１乃至請求項３の何れかにおいて、
前記半導体素子は、保護素子となるダイオードまたは抵抗の何れか一方であることを特徴とする半導体装置。
請求項１乃至請求項４の何れかにおいて、
前記半導体層が、前記半導体層上の前記間隙に隣接する絶縁膜下の前記半導体基板主面に、横方向拡散していることを特徴とする半導体装置。
半導体基板主面の所定領域に形成された絶縁膜上に半導体素子が形成された半導体装置の製造方法であって、
前記半導体基板主面に、前記絶縁膜を前記所定領域内に間隙をおいて形成する工程と、
前記間隙の位置する前記半導体基板主面に、前記半導体基板とは反対導電型の半導体層を形成する工程とを有することを特徴とする半導体装置の製造方法。
半導体基板主面の所定領域に形成された絶縁膜によって規定されたセル領域にパワーＭＩＳＦＥＴが形成され、前記絶縁膜上に半導体素子が形成されている半導体装置の製造方法であって、
前記半導体基板主面に、前記絶縁膜を前記所定領域内に間隙をおいて形成する工程と、
前記間隙の位置する前記半導体基板主面に、前記半導体基板とは反対導電型の半導体層を形成する工程と、
前記間隙の間に位置する前記絶縁膜上に前記半導体素子を形成する工程とを有することを特徴とする半導体装置の製造方法。
請求項７において、
前記半導体層と前記パワーＭＩＳＦＥＴのチャネル形成領域とを同一工程にて形成することを特徴とする半導体装置の製造方法。
請求項６乃至請求項８の何れかにおいて、
前記半導体素子は、保護素子となるダイオードまたは抵抗の何れか一方であることを特徴とする半導体装置の製造方法。
請求項６乃至請求項９の何れかにおいて、
前記半導体層を、横方向の拡散によって前記半導体層上の前記間隙に隣接する絶縁膜下の前記半導体基板主面に延在させることを特徴とする半導体装置の製造方法。
第１領域と、前記第１領域とは異なる第２領域とを有する第１導電型の半導体基板と、
前記第１領域に形成されたパワーＭＩＳＦＥＴと、
前記第２領域に、間隙をおいて形成された絶縁膜と、
前記間隙によって規定される前記半導体基板内の領域に形成された前記第１導電型とは異なる第２導電型の半導体層とを具備してなることを特徴とする半導体装置。
第１導電型の半導体基板の第１領域においてパワーＭＩＳＦＥＴを形成する半導体装置の製造方法であって、
前記半導体基板の前記第１領域とは異なる第２領域に、間隙をおいて絶縁膜を形成する工程と、
前記間隙によって規定される前記半導体基板内の領域に、前記第１導電型とは異なる第２導電型の半導体層を形成する工程とを有することを特徴とする半導体装置の製造方法。