TWI841994B - 半導體測試結構及其形成方法 - Google Patents
半導體測試結構及其形成方法 Download PDFInfo
- Publication number
- TWI841994B TWI841994B TW111123881A TW111123881A TWI841994B TW I841994 B TWI841994 B TW I841994B TW 111123881 A TW111123881 A TW 111123881A TW 111123881 A TW111123881 A TW 111123881A TW I841994 B TWI841994 B TW I841994B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive connection
- forming
- lead
- active
- metal layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000012360 testing method Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 238000011056 performance test Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 18
- 239000007769 metal material Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- 102100035731 Protein-arginine deiminase type-4 Human genes 0.000 description 3
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 2
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 101100406797 Arabidopsis thaliana PAD4 gene Proteins 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 101150094373 Padi4 gene Proteins 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- YQNQTEBHHUSESQ-UHFFFAOYSA-N lithium aluminate Chemical compound [Li+].[O-][Al]=O YQNQTEBHHUSESQ-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Abstract
本申請實施例提供一種半導體測試結構及其形成方法，其中，所述方法包括：提供半導體基板，半導體基板包括多個間隔配置的主動區；在半導體基板中形成與主動區之間具有預設距離的第一導電連線；第一導電連線連接在每一所述主動區上形成的主動元件的基板；形成位於第一導電連線上的多個第一接觸孔；形成位於每一第一接觸孔頂部的第一金屬層，得到半導體測試結構；其中，第一金屬層與第一共用焊墊電連接，第一共用焊墊用於對半導體測試結構進行電性能測試。本申請可以抑制漏電的產生，提升第一金屬層測試的元件分析可靠度。
Description
本申請涉及半導體技術領域，涉及但不限於一種半導體測試結構及其形成方法。
相關技術中，為了在有限的測試零件組（Test Element Group，TEG）空間中放入更多不同尺寸、不同性能的元件，需要通過共用焊墊來節省所使用的焊墊數量和空間的利用率，例如同一條劃片線（scrap line）上多個主動元件金屬氧化物半導體（Metal Oxide Semiconductor，MOS）場效應電晶體的源極、閘極和基板通過第一金屬層引出並分別從劃片線的上方或下方連接到不同位置的共用焊墊上，多個MOS場效應電晶體的汲極分別連接對應的多個焊墊，以此節省所使用的焊墊數量。但由於設計規則（Design Rule，DR）的限制，現有劃片線的寬度越來越窄，上下可供第一金屬層走線的空間有限，只能分別允許一條第一金屬層佈局，導致每一MOS場效應電晶體的基板無法通過第一金屬層連接第一共用焊墊。
一種方式是將阱區與多個MOS場效應電晶體的基板電性相連接，使基板電流可以通過阱區引出，但是在這種情況下，由於阱區直接與晶圓的基板相連接，因此，在對第一金屬層進行測試時，晶圓放置到測量設備的底座上，這樣MOS場效應電晶體中的電流會有一部分通過基板、阱區從底座上漏走，導致MOS場效應電晶體電性的漂移，進而影響MOS場效應電晶體的電性調節。
有鑑於此，本申請實施例提供一種半導體測試結構及其形成方法，能夠抑制漏電的產生，提升第一金屬層測試的元件分析可靠度。
第一方面，本申請實施例提供一種半導體測試結構的形成方法，所述方法包括：提供半導體基板，所述半導體基板至少包括多個間隔配置的主動區；在所述半導體基板中形成與所述主動區之間具有預設距離的第一導電連線；所述第一導電連線連接在每一所述主動區上形成的主動元件的基板；形成位於所述第一導電連線上的多個第一接觸孔；形成位於每一所述第一接觸孔頂部的第一金屬層，得到所述半導體測試結構；其中，所述第一金屬層與第一共用焊墊電連接，所述第一共用焊墊用於對所述半導體測試結構進行電性能測試。
在一些實施例中，所述形成位於所述第一導電連線上的多個第一接觸孔，包括：在所述第一導電連線的表面形成介質層；蝕刻所述介質層，形成位於所述第一導電連線上的多個垂直通孔；在每一所述垂直通孔中填充導電材料，形成所述多個第一接觸孔。
在一些實施例中，所述第一導電連線包括第一引出端和多個第二引出端，所述第一引出端，用於連接所述第一共用焊墊，每一所述第二引出端用於連接在每一所述主動區上形成的主動元件的基板；
所述形成位於所述第一導電連線上的多個第一接觸孔，包括：形成位於所述第一引出端上的至少一個第一接觸孔，和，形成位於每一所述第二引出端上的至少一個第一接觸孔。
在一些實施例中，所述方法還包括：形成位於每一所述主動元件的基板上的至少一個第二接觸孔；
對應地，所述形成位於每一所述第一接觸孔頂部的第一金屬層，得到所述半導體測試結構，包括：形成位於每一所述第一接觸孔頂部和每一所述第二接觸孔頂部的第一金屬層，得到所述半導體測試結構。
在一些實施例中，所述形成位於每一所述第一接觸孔頂部和每一所述第二接觸孔頂部的第一金屬層，得到所述半導體測試結構，包括：形成位於每一所述第一接觸孔頂部和每一所述第二接觸孔頂部的第一金屬層後，在每一所述第二引出端上的至少一個第一接觸孔與對應的主動元件的基板上的至少一個第二接觸孔之間，形成第二導電連線，得到所述半導體測試結構。
在一些實施例中，所述形成位於每一所述第一接觸孔頂部和每一所述第二接觸孔頂部的第一金屬層，得到所述半導體測試結構，還包括：在所述第一引出端上的至少一個第一接觸孔與所述第一共用焊墊之間，形成第三導電連線。
在一些實施例中，所述方法還包括：在每一所述主動區形成一主動元件；在每一所述主動元件的每一第三引出端與對應的連接焊墊之間形成第四導電連線。
在一些實施例中，以下至少之一導電連線包括至少兩條金屬連線：
所述第二導電連線、所述第三導電連線和第四導電連線。
在一些實施例中，所述連接焊墊包括第二共用焊墊，所述第四導電連線為閘極與第二共用焊墊之間的導電連線的情況下，所述第四導電連線包括多條金屬連線；其中，所述第二共用焊墊用於連接多個所述主動元件的閘極。
在一些實施例中，所述方法還包括：在相鄰兩個所述主動區之間的預留位置形成連接焊墊和所述第一共用焊墊；每一所述連接焊墊和所述第一共用焊墊均連接所述第一金屬層。
在一些實施例中，所述在所述半導體基板中形成與所述主動區之間具有預設距離的第一導電連線，包括：在所述半導體基板中沉積多晶矽，形成與所述主動區之間具有預設距離的第一導電連線。
第二方面，本申請實施例提供一種半導體測試結構，所述半導體測試結構包括：半導體基板，至少包括多個間隔配置的主動區；第一導電連線，連接在每一所述主動區上形成的主動元件的基板上，形成於所述半導體基板中，且與所述主動區之間具有預設距離；多個第一接觸孔，位於所述第一導電連線上；第一金屬層，位於每一所述第一接觸孔頂部；其中，所述第一金屬層與第一共用焊墊電連接，所述第一共用焊墊用於對所述半導體測試結構進行電性能測試。
在一些實施例中，所述多個第一接觸孔包括：多個垂直通孔，位於所述第一導電連線上。
在一些實施例中，所述第一導電連線包括：第一引出端，連接所述第一共用焊墊；多個第二引出端中的每一所述第二引出端，連接在每一所述主動區上形成的主動元件的基板；所述多個第一接觸孔包括：第一引出端上的至少一個第一接觸孔和每一所述第二引出端上的至少一個第一接觸孔。
在一些實施例中，所述結構還包括：至少一個第二接觸孔，位於每一所述主動元件的基板上；所述第一金屬層位於每一所述第一接觸孔頂部和每一所述第二接觸孔頂部。
在一些實施例中，所述第一金屬層包括：第二導電連線，位於每一所述第二引出端上的至少一個第一接觸孔與對應的主動元件的基板上的至少一個第二接觸孔之間。
在一些實施例中，所述第一金屬層包括：第三導電連線，位於所述第一引出端上的至少第一接觸孔與所述第一共用焊墊之間。
在一些實施例中，所述結構還包括：多個主動元件，每一所述主動元件形成於對應的一所述主動區；第四導電連線，位於每一所述主動元件的每一第三引出端與每一所述第三引出端對應的連接焊墊之間。
在一些實施例中，以下至少之一導電連線包括至少兩條金屬連線：所述第二導電連線、所述第三導電連線和第四導電連線。
在一些實施例中，所述第四導電連線為閘極與第二共用焊墊之間的導電連線的情況下，所述第四導電連線包括多條金屬連線；其中，所述第二共用焊墊用於連接多個所述主動元件的閘極。
在一些實施例中，所述結構還包括：連接焊墊和所述第一共用焊墊，位於每一相鄰所述主動區之間的預留位置，且連接所述第一金屬層。
本申請實施例中，由於形成的第一導電連線連接在每一所述主動區上形成的主動元件的基板，同時，通過位於第一導電連線上的多個第一接觸孔連接第一金屬層，且第一金屬層與第一共用焊墊電連接，即，第一導電連線也連接第一共用焊墊，如此，可以通過第一導電連線將在每一所述主動區上形成的主動元件的基板與第一共用焊墊相連接。從而，在對第一金屬層進行測試時，即使晶圓放置到測量設備的底座上，測試探針注入第一共用焊墊的電壓會通過第一導電連線導入每一主動區上形成的主動元件的基板，而不會從底座上漏走，避免了電性的漂移以及對MOS場效應電晶體的電性調節的影響。
為使本申請實施例的目的、技術方案和優點更加清楚，下面將結合本申請實施例中的附圖，對發明的具體技術方案做進一步詳細描述。以下實施例用於說明本申請，但不用來限制本申請的範圍。
在後續的描述中，使用用於表示元件的諸如“模組”或“單元”的尾碼僅為了有利於本申請的說明，其本身沒有特定的意義。因此，“模組”或“單元”可以混合地使用。
本申請屬於Testkey Design，主要涉及Device layout（元件佈局）設計，特別涉及在積體電路元件的特徵尺寸不斷縮小，需要的元件數量增多(scrap line劃片線空間有限)，導致無法在有限的TEG空間中放入更多的元件的現象。通過本申請可以有效地利用TEG的空間，在提高放入四端或多埠元件數量的同時，抑制漏電的產生，提升第一金屬層（Metal 0，M0）測試的元件分析可靠度。
目前，隨著晶片技術的發展，為了得到高性能、小面積的積體電路，在電路設計時需要的元件種類增多；其中，在晶圓當中劃片線的空間是固定的，需要放入更多不同尺寸、不同性能的元件，這就需要利用共用PAD（焊墊）來節省PAD及提高劃片線空間的利用率；由於半導體元件可以是MOS場效應電晶體，因此，本申請中，半導體基板等同於MOS場效應電晶體基板。
圖1為相關技術中整條TEG的結構示意圖，如圖1所示，其中，PAD13 100作為BUCK（MOS場效應電晶體的基板）101的共用焊墊（第一共用焊墊），PAD13 100是通過第二金屬層（Metal 1，M1）103連接的，M0 102連線時並無金屬連線將MOS場效應電晶體與BUCK101所在的PAD13 100相連，僅通過well（阱區）54與BUCK101電連接。
在晶圓當中劃片線的空間是固定的，想要在固定的劃片線空間中放置更多不同尺寸、不同性能的元件，需要利用共用PAD來節省空間的利用率，但在應用過程中，需要既考慮到設計準則，也要考慮到製程中可能會出現的情況（例如，金屬短路等）。
其中，一個MOS場效應電晶體的TEG結構可以參見圖2a，通過金屬連線201將元件（MOS場效應電晶體）的各個輸入/輸出端與PAD相連，以便於在第一金屬層/最終成品（Metal 0/Final Pass，M0/FP）時進行電性的測試及分析。
圖2b為相關技術中單根金屬導線連接焊墊的第一金屬層時的示意圖，如圖2b示，金屬連線201均為單根金屬導線，且MOS場效應電晶體的基板101也未引出金屬導線201以與對應的焊墊連接。
圖3為相關技術中MOS場效應電晶體在傳統的TEG中的連線方式的示意圖，如圖3所示，PAD12 301作為MOS場效應電晶體的閘極506''共用焊墊（第二共用焊墊），MOS場效應電晶體的源極506'共用PAD4，即，MOS場效應電晶體的閘極506''和源極506'分別是共用不同的PAD，在M0 102需要分別從不同MOS場效應電晶體的上方或下方引出金屬連接到相應的PAD上，導致共用的BUCK 101無法通過M0 102直接連接PAD13 302。雖然阱區（well）303可以將BUCK 101引出，但是在實際對M0 102進行測試時，由於well 303直接與晶圓的基板相接，測試時晶圓需要放到測量設備的底座（chuck）上，這會導致MOS場效應電晶體中的一部分電流從基板、底座上漏走，從而導致電性漂移，進而影響元件的電性調節。
在上述技術問題的基礎上，本申請實施例提供了一種半導體測試結構的形成方法，如圖4所示，所述方法包括以下步驟：
步驟S401：提供半導體基板，所述半導體基板至少包括多個間隔配置的主動區；
這裡，所述半導體基板的材料可以選擇矽（Si）、矽鍺合金（SiGe）、碳化矽（SiC）、氧化鋁（Al
2O
3）、氮化鋁（AlN）、氧化鋅（ZnO）、氧化鎵（Ga
2O
3）或鋁酸鋰（LiAlO
2）等中的任意一種。由於Si基板價格低廉，且易於摻雜，同時易於發生反應生成異質的隔離層，因此，本申請實施例中選擇Si作為基板。
可以理解的是，主動區是指半導體基板上用於形成主動元件的區域。多個間隔配置的主動區上可以對應形成間隔配置的主動元件。舉例來說，主動元件可以是三極管、閘流體、MOS場效應電晶體以及半導體電阻和電容。
在本申請實施例中，所述半導體基板至少包括一個主動區。
步驟S402：在所述半導體基板中形成與所述主動區之間具有預設距離的第一導電連線；所述第一導電連線連接在每一所述主動區上形成的主動元件的基板；
這裡，預設距離可以是根據半導體測試結構的寬度尺寸和主動區的寬度尺寸所確定的大於零的距離。半導體測試結構的寬度尺寸表示從半導體測試結構的基板的底表面來看，基板的底表面的寬度；主動區的寬度尺寸表示在與半導體測試結構的寬度方向相同的方向上，主動區的尺寸。舉例來說，半導體測試結構的寬度尺寸可以為a，主動區的寬度尺寸為b（小於a），在主動區位於半導體測試結構的中間位置的情況下，預設距離s小於(a-b)/2。當然，預設距離s還需要考慮第一導電連線的寬度c和第一導電連線與最近的基板邊緣的要求距離d。在一個示例中，s=(a-b)/2-c-d。
可以理解的是，所述半導體基板可以包括處於正面的頂表面，在忽略頂表面的平整度的情況下，可以認為第一導電連線和每一主動區均處於半導體基板的頂表面。在一種可能的實施方式中，第一導電連線與每一主動區所在位置的連線是平行的，第一導電連線可以位於每一主動區的上方也可以位於每一主動區的下方，這裡不進行具體限定。
在一種可能的實施方式中，在所述半導體基板中形成與所述主動區之間具有預設距離的第一導電連線，可以是在半導體基板上沉積導電材料形成與主動區之間具有預設距離的第一導電連線。
這裡，所述導電材料可以是任意一種金屬材料或者半導體材料；例如，金屬材料可以包括銅（Cu）、銀（Ag）、金（Au）等；半導體材料可以包括矽（si）、鍺（ge）、砷化鎵（GaAs）等。所述導電材料還可以是多種金屬材料的混合材料、多種半導體材料的混合材料或者金屬材料和半導體材料的混合材料。舉例來說，多種金屬材料的混合材料可以是銅和銀的混合材料；多種半導體材料的混合材料可以是矽與鍺的混合材料；金屬材料和半導體材料的混合材料可以是銅與矽的混合材料。本申請實施例中，所述導電材料可以是半導體材料中的多晶矽。
本申請實施例中，通過沉積多晶矽形成與主動區之間具有預設距離的第一導電連線的優點在於，沉積多晶矽作為形成閘極結構的步驟之一，不需要額外增加掩膜，如此，可以減小製程複雜程度。
在一種實施方式中，第一導電連線連接在每一所述主動區上形成的主動元件的基板，在實施時可以採用這樣的方式：將第一導電連線的第二引出端通過金屬導線和接觸孔的方式連接在每一所述主動區上形成的主動元件的基板。
步驟S403：形成位於所述第一導電連線上的多個第一接觸孔；
這裡，第一接觸孔是指第一導電連線與第一金屬層之間的連接通道；
在一種可能的實施方式中，形成位於所述第一導電連線上的多個第一接觸孔，可以是先形成位於第一導電連線的多個通孔；然後通過導電材料填充所述多個通孔形成第一導電連線上的多個第一接觸孔。
步驟S404：形成位於每一所述第一接觸孔頂部的第一金屬層，得到所述半導體測試結構；其中，所述第一金屬層與第一共用焊墊電連接，所述第一共用焊墊用於對所述半導體測試結構進行電性能測試。
可以理解的是，第一金屬層屬於金屬互聯層中的第一層。第一共用焊墊可以是半導體測試結構中用於連接每一主動區上形成的主動元件的基板的共用焊墊。在一些實施例中，第一金屬層與第一導電連線之間還可以存在介質層，即，可以理解為第一金屬層與第一導電連線之間是絕緣的。
在一個示例中，形成位於每一所述第一接觸孔頂部的第一金屬層，得到所述半導體測試結構，可以是通過沉積金屬材料形成位於每一所述第一接觸孔頂部的第一金屬層，得到所述半導體結構。
所述第一金屬層與第一共用焊墊電連接的實現方式，示例性地，可以是在第一共用焊墊上沉積金屬材料形成和第一共用焊墊連接的第一金屬層。
由於形成的第一導電連線連接在每一所述主動區上形成的主動元件的基板，同時，通過位於第一導電連線上的多個第一接觸孔連接第一金屬層，且第一金屬層與第一共用焊墊電連接，即，第一導電連線也連接第一共用焊墊，如此，可以通過第一導電連線將在每一所述主動區上形成的主動元件的基板與第一共用焊墊相連接。從而，在對第一金屬層進行測試時，即使晶圓放置到測量設備的底座上，測試探針注入第一共用焊墊的電壓會通過第一導電連線導入每一主動區上形成的主動元件的基板，不會從底座上漏走，進而減少電性的漂移以及對MOS場效應電晶體的電性調節的影響。
圖5a至5f為本申請實施例提供的形成半導體測試結構的對應流程示意圖。接下來請參考圖5a至5f中半導體測試結構形成過程中的結構示意圖，對本申請實施例提供的半導體元件的形成方法進行進一步地詳細說明。
首先，可以參考圖5a，執行步驟S401：提供半導體基板，所述半導體基板至少包括多個間隔配置的主動區。
圖5a為本申請實施例提供的包含間隔配置的主動區的佈局結構示意圖，如圖5a所示，半導體基板500包括7個間隔配置的主動區501，其中，相鄰兩個主動區501之間的預留位置502。
可以理解的是，在後續步驟中會形成的半導體基板500上方的金屬連接層即圖5d中的第一金屬層5021，在第一金屬層5021上與預留位置502對應的位置形成連接焊墊503和第一共用焊墊504，每一所述連接焊墊503和所述第一共用焊墊504均連接所述第一金屬層。這裡，第一共用焊墊504可以是用於連接每一主動區上形成的主動元件的基板的焊墊。
接著，參考圖5b執行步驟S402：在所述半導體基板中形成與所述主動區之間具有預設距離的第一導電連線；所述第一導電連線連接在每一所述主動區上形成的主動元件的基板。
這裡，以多晶矽作為實現第一導電連線的材料，在所述半導體基板中形成與所述主動區之間具有預設距離的第一導電連線的實現方式可以是：在所述半導體基板中沉積多晶矽，形成與所述主動區之間具有預設距離的第一導電連線。
圖5b為本申請實施例提供的包含第一導電連線的佈局結構示意圖，如圖5b所示，半導體基板500上的第一導電連線505和每一主動區501所在位置的連線平行，且位於每一主動區501的上方。其中，第一導電連線505包括1個第一引出端5051和6個第二引出端5052。所述第一引出端5051，用於連接所述第一共用焊墊504；每一所述第二引出端5052，用於連接在每一所述主動區501上形成的主動元件506的基板。
可以理解的是，主動元件506是後續步驟中在主動區501上生成的。在一些實施例中，步驟S402還可以包括：在每一主動區501形成主動元件506。
再者，參考圖5c執行步驟S403：形成位於所述第一導電連線上的多個第一接觸孔。
在一種實施方式中，步驟S403可以包括以下步驟：
步驟S4031：在所述第一導電連線的表面形成介質層；可以理解的是，介質層可以是絕緣介質層，例如，介質層可以是二氧化矽構成的絕緣介質層。
步驟S4032：蝕刻所述介質層，形成位於所述第一導電連線上的多個垂直通孔；這裡，垂直通孔是指延伸方向與半導體基板的底表面或介質層垂直的通孔。
步驟S4033：在每一所述垂直通孔中填充導電材料，形成所述多個第一接觸孔。
圖5c為本申請實施例提供的第一導電連線上包含多個第一接觸孔的佈局結構示意圖，如圖5c所示，第一導電連線505的1個第一引出端5051和6個第二引出端5052上均存在至少一個第一接觸孔5071。
參考圖5c，在本申請實施例中，在執行步驟S403的同時還執行以下步驟：形成位於每一所述主動元件506的基板上的至少一個第二接觸孔5072。
這裡，第二接觸孔5072的形成步驟和第一接觸孔5071的形成步驟類似。
最後，參考圖5d執行步驟S404：形成位於每一所述第一接觸孔頂部的第一金屬層，得到所述半導體測試結構；其中，所述第一金屬層與第一共用焊墊電連接，所述第一共用焊墊用於對所述半導體測試結構進行電性能測試。
圖5d為本申請實施例提供的包括第一金屬層的佈局結構示意圖，如圖5d所示，第一金屬層5021位於每一所述第一接觸孔5071(未示出，已被第一金屬層5021覆蓋）頂部和每一所述第二接觸孔5072（未示出，已被第一金屬層5021覆蓋）的頂部。
為了方便通過圖5d理解本申請實施例的技術方案，可以參看圖5e和5f。在一些實施例中，步驟S404還包括：在相鄰兩個所述主動區501之間的預留位置502上形成連接焊墊503和所述第一共用焊墊504；每一所述連接焊墊503和所述第一共用焊墊504均連接所述第一金屬層5021。
這裡，每一所述連接焊墊503和所述第一共用焊墊504均連接所述第一金屬層5021的實現方式，可以是在每一所述連接焊墊503和所述第一共用焊墊504上沉積導電材料，使得每一所述連接焊墊503和所述第一共用焊墊504均連接所述第一金屬層5021。
在一些實施例中，步驟S404包括：形成位於每一所述第一接觸孔5071頂部和每一所述第二接觸孔5072頂部的第一金屬層5021，得到所述半導體測試結構。
參考圖5e，形成位於每一所述第一接觸孔5071頂部和每一所述第二接觸孔5072頂部的第一金屬層5021，得到所述半導體測試結構，包括：
步驟4041：形成位於每一所述第一接觸孔5071頂部和每一所述第二接觸孔5072頂部的第一金屬層5021後，在每一所述第二引出端5052上的至少一個第一接觸孔5071與對應的主動元件506的基板上的至少一個第二接觸孔5072之間，形成第二導電連線508；
在一個示例中，在每一所述第二引出端5052上的至少一個第一接觸孔5071與對應的主動元件506的基板上的至少一個第二接觸孔5072之間，形成第二導電連線508的實現方式，可以是每一所述第二引出端5052上的兩個或三個第一接觸孔5071與主動元件506的基板上的兩個或三個第二接觸孔5072之間形成一根金屬連線510；也可以是每一所述第二引出端5052上的每一第一接觸孔5071與主動元件506的基板上的每一第二接觸孔5072之間形成一根金屬連線510。
步驟4042：在所述第一引出端5051上的至少一個第一接觸孔5071與所述第一共用焊墊504之間，形成第三導電連線509，得到所述半導體測試結構。
在一些實施例中，在所述第一引出端5051上的至少一個第一接觸孔5071與所述第一共用焊墊504之間，形成第三導電連線509的實現方式，可以是每一所述第一引出端5051上的兩個或三個第一接觸孔5071與第一共用焊墊504之間形成至少一根金屬連線510。
在一些實施例中，步驟S404還包括：在每一所述主動元件506的每一第三引出端5061與對應的連接焊墊503之間形成第四導電連線511。
這裡，在主動元件為MOS場效應電晶體的情況下，第三引出端5061表示MOS場效應電晶體的閘極506''、源極506'和汲極506'''；對應地，連接焊墊503表示分別與MOS場效應電晶體的閘極506''、源極506'和汲極506'''連接的焊墊。可以理解的是，MOS場效應電晶體的基板端不屬於第三引出端5061，則MOS場效應電晶體的基板端500對應的焊墊不屬於連接焊墊503，而是第一共用焊墊504。
可以理解的是，連接焊墊503可以包括第二共用焊墊5031（未示出）和第三共用焊墊5032（未示出）；每一主動元件506（MOS場效應電晶體）的閘極可以用於連接共用的第二共用焊墊5031；每一MOS場效應電晶體的源極也連接共用的第三共用焊墊5032；但每一MOS場效應電晶體的汲極不共用共用焊墊，每一MOS場效應電晶體的汲極對應一個連接焊墊503。
在一些實施方式中，在第四導電連線511為所述主動元件506的閘極506''與第二共用焊墊5031之間的導電連線的情況下，所述第四導電連線511包括至少兩條金屬連線510；其中，所述第二共用焊墊5031用於連接多個所述主動元件506的閘極506''。
在一些實施例中，以下至少之一導電連線包括至少兩條金屬連線510：
所述第二導電連線508、所述第三導電連線509和第四導電連線511。
本申請實施例中，通過至少兩條金屬連線510連接每一所述主動元件506的每一第三引出端509與對應的連接焊墊503，通過這種連接方式可以達到減少金屬連線510所帶來的寄生電阻，從而進一步減少測試誤差，可以得到更精准的測試結果。
圖5f為本申請實施例提供的單個主動元件的連線結構示意圖，如圖5f所示，主動元件506的基板端引出的第二導電連線508包括至少兩根金屬連線510；主動元件506的第三引出端5061引出的第四導電連線511也包括至少兩根金屬連線510。
圖5g為本申請實施例提供的第一共用焊墊與第一導電連線的連接結構示意圖，如圖5g所示，第一導電連線505的第一引出端5051通過包括至少兩根金屬連線510的第三導電連線509連接至第一共用焊墊504。
除此之外，本申請實施例還提供一種半導體測試結構，所述半導體測試結構是通過上述實施例提供的半導體測試結構的形成方法形成。所述半導體測試結構包括：
半導體基板500，至少包括多個間隔配置的主動區501；
第一導電連線505，連接在每一所述主動區501上形成的主動元件506的基板上，形成於所述半導體基板512中，且與所述主動區501之間具有預設距離；
多個第一接觸孔5071，位於所述第一導電連線505上；
第一金屬層5021，位於每一所述第一接觸孔5071頂部；其中，所述第一金屬層5021與第一共用焊墊504電連接，所述第一共用焊墊504用於對所述半導體測試結構進行電性能測試。
在一些實施例中，所述多個第一接觸孔5071包括：多個垂直通孔，位於所述第一導電連線505上。
在一些實施例中，所述第一導電連線505包括：第一引出端5051，連接所述第一共用焊墊504；多個第二引出端5052中的每一所述第二引出端5052，連接在每一所述主動區501上形成的主動元件506的基板；所述多個第一接觸孔5071包括：第一引出端5051上的至少一個第一接觸孔5071和每一所述第二引出端5052上的至少一個第一接觸孔5071。
在一些實施例中，所述結構還包括：至少一個第二接觸孔5072，位於每一所述主動元件506的基板上；所述第一金屬層5021，位於每一所述第一接觸孔5071頂部和每一所述第二接觸孔5072頂部。
在一些實施例中，所述第一金屬5021包括：第二導電連線508，位於每一所述第二引出端5052上的至少一個第一接觸孔5071與對應的主動元件506的基板上的至少一個第二接觸孔5072之間。
在一些實施例中，所述第一金屬層5021包括：第三導電連線509，位於所述第一引出端5051上的至少第一接觸孔5071與所述第一共用焊墊504之間。
在一些實施例中，所述結構還包括：多個主動元件506，每一所述主動元件506形成於對應的一所述主動區501；第四導電連線511，位於每一所述主動元件506的每一第三引出端5061與每一所述第三引出端5061對應的連接焊墊503之間。
在一些實施例中，以下至少之一導電連線包括至少兩條金屬連線510：所述第二導電連線508、所述第三導電連線509和第四導電連線511。
在一些實施例中，所述第四導電連線511為閘極506''與第二共用焊墊5031之間的導電連線的情況下，所述第四導電連線511包括多條金屬連線510；其中，所述第二共用焊墊5031用於連接多個所述主動元件506的閘極506''。
在一些實施例中，所述結構還包括：連接焊墊503和所述第一共用焊墊504，位於每一相鄰所述主動區501之間的預留位置，且連接所述第一金屬層5021。
本申請實施例提供的半導體元件與上述實施例提供的半導體元件的形成方法類似，對於本申請實施例未詳盡披露的技術特徵，請參照上述實施例進行理解，這裡，不再贅述。
本申請實施例提供一種半導體測試結構，由於形成的第一導電連線連接在每一所述主動區上形成的主動元件的基板，同時，通過位於第一導電連線上的多個第一接觸孔連接第一金屬層，且第一金屬層與第一共用焊墊電連接，即，第一導電連線也連接第一共用焊墊，如此，可以通過第一導電連線將在每一所述主動區上形成的主動元件的基板與第一共用焊墊相連接。從而，在對第一金屬層進行測試時，即使晶圓放置到測量設備的底座上，測試探針注入第一共用焊墊的電壓會通過第一導電連線導入每一主動區上形成的主動元件的基板，而不會從底座上漏走，避免了電性的漂移以及對MOS場效應電晶體的電性調節的影響。
在本申請所提供的幾個實施例中，應該理解到，所揭露的設備和方法，可以通過非目標的方式實現。以上所描述的設備實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，如：多個單元或元件可以結合，或可以集成到另一個系統，或一些特徵可以忽略，或不執行。
本申請所提供的幾個方法或設備實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的方法實施例或設備實施例。
以上所述，僅為本發明的具體實施方式，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應以所述發明申請專利範圍的保護範圍為准。
50/501:主動區
51:多晶矽接觸孔
102/52:第一金屬層
53:多晶矽閘極
103:第二金屬層
54/303:阱區
101/500:半導體基板
502:預留位置
5021:第一金屬層
503:連接焊墊
301/5031:第二共用焊墊
100/504:第一共用焊墊
505:第一導電連線
5051:第一引出端
5052:第二引出端
506:主動元件
5061:第三引出端
506':源級
506":閘極
506''':汲極
5071:第一接觸孔
5072:第二接觸孔
508:第二導電連線
509:第三導電連線
201/510:金屬連線
511:第四導電連線
S401~S404:步驟
在附圖（其不一定是按比例繪製的）中，相似的附圖標記可在不同的視圖中描述相似的部件。具有不同字母尾碼的相似附圖標記可表示相似部件的不同示例。附圖以示例而非限制的方式大體示出了本文中所討論的各個實施例。
圖1為相關技術中整條TEG的結構示意圖；
圖2a為相關技術中一個MOS場效應電晶體的TEG結構示意圖；
圖2b為相關技術中單根金屬導線連接焊墊的第一金屬層時的示意圖；
圖3為相關技術中MOS場效應電晶體在傳統的TEG中的連線方式的示意圖；
圖4為本申請實施例提供了一種半導體測試結構的形成方法的實現流程示意圖；
圖5a至圖5f為本申請實施例提供的形成半導體測試結構的對應流程示意圖；
圖5g為本申請實施例提供的第一共用焊墊與第一導電連線的連接結構示意圖；
S401~S404:步驟
Claims (10)
- 一種半導體測試結構的形成方法，其中，所述方法包括：提供半導體基板，所述半導體基板包括多個間隔配置的主動區；在所述半導體基板中形成與所述主動區之間具有預設距離的第一導電連線；所述第一導電連線連接在每一所述主動區上形成的主動元件的基板；形成位於所述第一導電連線上的多個第一接觸孔；形成位於每一所述第一接觸孔頂部的第一金屬層，得到所述半導體測試結構；其中，所述第一金屬層與第一共用焊墊電連接，所述第一共用焊墊用於對所述半導體測試結構進行電性能測試；所述在所述半導體基板中形成與所述主動區之間具有預設距離的第一導電連線，包括：在所述半導體基板中沉積多晶矽，形成與所述主動區之間具有預設距離的第一導電連線。
- 根據請求項1所述的方法，其中，所述形成位於所述第一導電連線上的多個第一接觸孔，包括：在所述第一導電連線的表面形成介質層；蝕刻所述介質層，形成位於所述第一導電連線上的多個垂直通孔；在每一所述垂直通孔中填充導電材料，形成所述多個第一接觸孔。
- 根據請求項1所述的方法，其中，所述第一導電連線包括第一引出端和多個第二引出端，所述第一引出端，用於連接所述第一共用焊墊，每一所述第二引出端用於連接在每一所述主動區上形成的主動元件的基板；所述形成位於所述第一導電連線上的多個第一接觸孔，包括：形成位於所述第一引出端上的至少一個第一接觸孔，和，形成位於每一所述第二引出端上的至少一個第一接觸孔；所述方法還包括：形成位於每一所述主動元件的基板上的至少一個第二接觸孔； 對應地，所述形成位於每一所述第一接觸孔頂部的第一金屬層，得到所述半導體測試結構，包括：形成位於每一所述第一接觸孔頂部和每一所述第二接觸孔頂部的第一金屬層，得到所述半導體測試結構。
- 根據請求項3所述的方法，其中，所述形成位於每一所述第一接觸孔頂部和每一所述第二接觸孔頂部的第一金屬層，得到所述半導體測試結構，包括：形成位於每一所述第一接觸孔頂部和每一所述第二接觸孔頂部的第一金屬層後，在每一所述第二引出端上的至少一個第一接觸孔與對應的主動元件的基板上的至少一個第二接觸孔之間，形成第二導電連線，得到所述半導體測試結構；和在所述第一引出端上的至少一個第一接觸孔與所述第一共用焊墊之間，形成第三導電連線。
- 根據請求項1至4任一項所述的方法，其中，所述方法還包括：在每一所述主動區形成一主動元件；在每一所述主動元件的每一第三引出端與對應的連接焊墊之間形成第四導電連線；其中，以下至少之一導電連線包括至少兩條金屬連線：所述第二導電連線、所述第三導電連線和所述第四導電連線；其中，所述連接焊墊包括第二共用焊墊，所述第四導電連線為所述主動元件的閘極與所述第二共用焊墊之間的導電連線的情況下，所述第四導電連線包括至少兩條金屬連線；其中，所述第二共用焊墊用於連接多個所述主動元件的閘極。
- 根據請求項1至4任一項所述的方法，其中，所述方法還包括：在相鄰兩個所述主動區之間的預留位置形成連接焊墊和所述第一共用焊墊；每一所述連接焊墊和所述第一共用焊墊均連接所述第一金屬層。
- 一種半導體測試結構，其中，所述半導體測試結構包括：半導體基板，包括多個間隔配置的主動區；第一導電連線，連接在每一所述主動區上形成的主動元件的基板上，形成於所述半導體基板中，且與所述主動區之間具有預設距離；多個第一接觸孔，位於所述第一導電連線上；第一金屬層，位於每一所述第一接觸孔頂部；其中，所述第一金屬層與第一共用焊墊電連接，所述第一共用焊墊用於對所述半導體測試結構進行電性能測試；所述第一導電連線的材料包括多晶矽。
- 根據請求項7所述的半導體測試結構，其中，所述多個第一接觸孔包括：多個垂直通孔，位於所述第一導電連線上。
- 根據請求項7所述的半導體測試結構，其中，所述第一導電連線包括：第一引出端，連接所述第一共用焊墊；多個第二引出端中的每一所述第二引出端，連接在每一所述主動區上形成的主動元件的基板；所述多個第一接觸孔包括：第一引出端上的至少一個第一接觸孔和每一所述第二引出端上的至少一個第一接觸孔；其中，所述結構還包括：至少一個第二接觸孔，位於每一所述主動元件的基板上；所述第一金屬層位於每一所述第一接觸孔頂部和每一所述第二接觸孔頂部；其中，所述第一金屬層包括：第二導電連線，位於每一所述第二引出端上的至少一個第一接觸孔與對應的主動元件的基板上的至少一個第二接觸孔之間； 其中，所述第一金屬層包括：第三導電連線，位於所述第一引出端上的至少第一接觸孔與所述第一共用焊墊之間。
- 根據請求項7至9任一項所述的半導體測試結構，其中，所述結構還包括：多個主動元件，每一所述主動元件形成於對應的一所述主動區；第四導電連線，位於每一所述主動元件的每一第三引出端與每一所述第三引出端對應的連接焊墊之間；其中，以下至少之一導電連線包括至少兩條金屬連線：所述第二導電連線、所述第三導電連線和所述第四導電連線；其中，所述第四導電連線為閘極與第二共用焊墊之間的導電連線的情況下，所述第四導電連線包括多條金屬連線；其中，所述第二共用焊墊用於連接多個所述主動元件的閘極。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110777975.5A CN115602609A (zh) | 2021-07-09 | 2021-07-09 | 一种半导体测试结构及其形成方法 |
| CN202110777975.5 | 2021-07-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202303857A TW202303857A (zh) | 2023-01-16 |
| TWI841994B true TWI841994B (zh) | 2024-05-11 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120193787A1 (en) | 2011-01-31 | 2012-08-02 | Renesas Electronics Corporation | Manufacturing method of semiconductor device and semiconductor device |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120193787A1 (en) | 2011-01-31 | 2012-08-02 | Renesas Electronics Corporation | Manufacturing method of semiconductor device and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI503957B (zh) | 具有電晶體區域互連的半導體設備 | |
| TWI755485B (zh) | 用於使串擾減至最小之積體電路封裝設備及積體電路封裝方法 | |
| CN103456690B (zh) | 半导体器件和半导体器件的制造方法 | |
| CN102738036B (zh) | 晶圆级mosfet金属化 | |
| TWI634637B (zh) | 半導體裝置 | |
| US7564104B2 (en) | Low ohmic layout technique for MOS transistors | |
| JP2021518053A (ja) | 反り低減トレンチコンデンサ | |
| US9761550B2 (en) | Power semiconductor device with a double metal contact and related method | |
| JP2006319204A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| TWI785010B (zh) | 用於積體側向擴散場效電晶體之連接配置 | |
| JP2015032600A (ja) | 半導体装置 | |
| US9768135B2 (en) | Semiconductor device having conductive bump with improved reliability | |
| CN105789307A (zh) | 半导体器件及其制造方法 | |
| KR20150033553A (ko) | 반도체 장치 | |
| TW202133324A (zh) | 半導體結構及其形成方法 | |
| JP3481813B2 (ja) | 半導体装置 | |
| US20110241125A1 (en) | Power Semiconductor Device with Low Parasitic Metal and Package Resistance | |
| TWI841994B (zh) | 半導體測試結構及其形成方法 | |
| JPH0496336A (ja) | Ｍｏｓ型半導体装置 | |
| JP2004207509A (ja) | 半導体装置及びその製造方法 | |
| TW202303857A (zh) | 半導體測試結構及其形成方法 | |
| CN105990179B (zh) | 用于双重区域分割的系统和方法 | |
| US11984370B2 (en) | Semiconductor testing structure and method for forming same | |
| KR20230001613A (ko) | 반도체 패키지 | |
| TW202404219A (zh) | 輸出入埠電路及其晶片 |