CN102800650A - 用于ic钝化结构的均匀度控制 - Google Patents

用于ic钝化结构的均匀度控制 Download PDF

Info

Publication number
CN102800650A
CN102800650A CN2011103636320A CN201110363632A CN102800650A CN 102800650 A CN102800650 A CN 102800650A CN 2011103636320 A CN2011103636320 A CN 2011103636320A CN 201110363632 A CN201110363632 A CN 201110363632A CN 102800650 A CN102800650 A CN 102800650A
Authority
CN
China
Prior art keywords
pseudo
ppi
welding disk
conductive welding
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103636320A
Other languages
English (en)
Other versions
CN102800650B (zh
Inventor
陈宪伟
于宗源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102800650A publication Critical patent/CN102800650A/zh
Application granted granted Critical
Publication of CN102800650B publication Critical patent/CN102800650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

用于IC钝化结构的均匀度控制。本发明涉及半导体器件。半导体器件包括包含互连结构的晶片。互连结构包括多个通孔和多个互连线。半导体器件包括设置在互连结构之上的第一导电焊盘。第一导电焊盘电连接至互连结构。半导体器件包括设置在互连结构之上的多个第二导电焊盘。半导体器件包括设置在第一和第二导电焊盘之上并且至少部分地密封第一和第二导电焊盘的钝化层。半导体器件包括电连接至第一导电焊盘但是不与第二导电焊盘的导电端子电连接的导电端子。

Description

用于IC钝化结构的均匀度控制
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
半导体集成电路(IC)工业经历了快速成长。IC材料和设计方面的技术进步产生了几代IC，其中，每代都具有比前一代更小和更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，对于将实现的这些进步，需要IC处理和制造的类似发展。在IC演进的过程中，功能密度(即，每芯片面积的互连器件的数量)通常增加，同时几何尺寸(即，使用制造处理可以创建的最小部件)减小。
IC器件的制造通常涉及钝化处理，其中形成钝化结构以保护IC器件内部的电子部件不受湿气、灰尘、和其他污染物粒子的影响。后钝化互连(PPI)器件可以用于在IC器件内的那些电子部件和外部器件之间建立电连接。然而，传统IC器件通常PPI分布均匀度很差。换句话说，PPI器件在IC器件的一些区域中可能具有很高的种群密度，但是在IC器件的其他区域中具有较低的种群密度。PPI均匀度的不足可能不利地影响IC器件的电气性能和封装可靠性。
从而，虽然现有IC钝化结构通常满足它们想要的目的，但是它们不能完全满足每个方面。
发明内容
根据本发明的一方面，提供一种半导体器件，包括：晶片，包括互连结构，所述互连结构包括多个通孔和多个互连线；第一导电焊盘，设置在所述互连结构之上，所述第一导电焊盘电连接至所述互连结构；多个第二导电焊盘，设置在所述互连结构之上；钝化层，设置在所述第一导电焊盘和所述第二导电焊盘之上并且至少部分地密封所述第一导电焊盘和所述第二导电焊盘；以及导电端子，电连接至所述第一导电焊盘但是不与所述第二导电焊盘电连接。
优选地，所述晶片包括多个电子部件；所述第一导电焊盘通过所述互连结构电连接至所述电子部件中的至少一个；以及所述第二导电焊盘不与所述电子部件电连接。
优选地，该半导体器件进一步包括：第一后钝化互连(PPI)器件，设置在所述钝化层之上，其中，所述第一PPI器件电连接至所述第一导电焊盘，并且其中，所述第一PPI器件电连接至所述导电端子；以及多个第二PPI器件，设置在所述钝化层之上，其中，所述第二PPI器件不与所述第一导电焊盘电连接，并且其中，所述第二PPI器件不与所述导电端子电连接。
优选地，所述导电端子包括焊球。
优选地，所述第一导电焊盘和所述第二导电焊盘具有相同材料成分，并且其中，所述第一PPI器件和所述第二PPI器件具有相同材料成分。
优选地，所述第二PPI器件中的每个都具有多边形形状；所述第二PPI器件中的每个都具有不少于约10微米的尺寸；以及每个第二PPI器件都与相邻第二PPI器件间隔不少于约10微米的距离。
优选地，所述第一PPI器件包括与所述第一导电焊盘直接接触的沟槽部分；以及至少所述第二PPI器件的子集包括与各个第二导电焊盘直接接触的各个沟槽部分。
优选地，该半导体器件进一步包括：第一聚合物层，设置在所述钝化层与所述第一PPI器件和第二PPI器件之间；以及第二聚合物层，设置在所述第一PPI器件和所述第二PPI器件之上。
根据本发明的另一方面，提供一种半导体器件，包括：形成在基板上的多个功能导电焊盘和多个伪导电焊盘；钝化层，形成在所述功能导电焊盘和所述伪导电焊盘之上，所述钝化层至少部分地密封所述功能导电焊盘和所述伪导电焊盘；多个功能后钝化互连(PPI)器件，形成在所述钝化层之上，其中，每个功能PPI器件都电连接至所述功能导电焊盘中的相应一个；多个伪PPI器件，形成在所述钝化层之上，其中，所述伪PPI器件不与所述功能导电焊盘电连接；聚合物层，形成在所述功能PPI器件和所述伪PPI器件之上；以及多个导电端子，形成在所述聚合物层之上，其中，所述导电端子中的每个都电连接至所述功能PPI器件中的至少一个，但是所述导电端子不与所述伪PPI器件电连接。
优选地，所述基板包括形成在其中的多个电子部件和形成在所述电子部件之上的互连结构；所述功能导电焊盘中的每个都电连接至所述电子部件中的至少一个；以及所述伪导电焊盘不电连接至所述电子部件。
优选地，该半导体器件进一步包括：多个功能导电沟槽，每个均电连接至所述功能PPI器件中的相应一个和所述功能导电焊盘中的相应一个；以及多个伪导电沟槽，每个均电连接至所述伪PPI器件中的相应一个和所述伪导电焊盘中的相应一个。
优选地，所述导电端子中的每个都包括焊球；所述功能导电焊盘和所述伪导电焊盘包括基本相同的材料成分；以及所述功能PPI器件和所述伪PPI器件包括基本相同的材料成分。
优选地，所述伪PPI器件中的每个都具有多边形形状；所述伪PPI器件中的每个都具有大于约10微米的尺寸；以及每个伪PPI器件都与相邻伪PPI器件间隔大于约10微米的距离。
根据本发明的又一方面，提供一种方法，包括：在包括互连结构的晶片之上形成多个功能导电焊盘和多个伪导电焊盘，其中，所述功能导电焊盘和所述伪导电焊盘形成在所述互连结构之上；在所述功能导电焊盘和所述伪导电焊盘之上形成钝化层，所述钝化层至少部分地密封所述功能导电焊盘和所述伪导电焊盘；以及在所述钝化层之上形成多个导电端子，所述导电端子中的每个都电连接至所述功能导电焊盘中的至少一个，但是不与所述伪导电焊盘电连接。
优选地，所述晶片包括多个电子部件；以及执行形成所述功能导电焊盘和所述伪导电焊盘，使得所述功能导电焊盘中的每个都通过所述互连结构电连接至所述电子部件中的至少一个，并且所述伪导电焊盘不与所述电子部件电连接。
优选地，该方法进一步包括，在形成所述导电端子之前：在所述钝化层之上形成多个功能后钝化互连(PPI)器件和多个伪PPI器件，其中，所述功能PPI器件中的每个都电连接至所述导电端子中的相应一个，并且所述伪PPI器件不与所述导电端子电连接。
优选地，执行形成所述功能PPI器件和所述伪PPI器件，使得：所述功能PPI器件中的每个都电连接至所述功能导电焊盘中的相应一个；以及所述伪PPI器件不与所述功能导电焊盘电连接。
优选地，所述导电端子包括焊球；所述功能导电焊盘和所述伪导电焊盘具有基本相同的材料成分；以及所述功能PPI器件和所述伪PPI器件具有基本相同的材料成分。
优选地，执行形成所述伪PPI器件，使得：所述伪PPI器件中的每个都具有多边形形状；所述伪PPI器件中的每个都具有不少于约10微米的尺寸；以及每个伪PPI器件都与相邻伪PPI器件间隔不少于约10微米的距离。
优选地，执行形成所述伪PPI器件，使得：至少所述伪PPI器件的子集包括与各个伪导电焊盘直接接触的各个伪沟槽部分。
附图说明
当读取附图时，根据以下详细描述最好地理解本披露的各个方面。需要强调的是，根据工业中的标准实践，多种特征不按比例绘制。实际上，为了论述清楚起见，多种特征的尺寸可以任意增加或减少。
图1是传统IC器件的一部分的简化局部俯视图。
图2是根据本披露的实施例的IC器件的一部分的示意性局部横截面侧视图。
图3是根据本披露的实施例的IC器件的一部分的简化局部俯视图。
图4是根据本披露的实施例的更详细的IC器件的一部分的简化俯视图。
图5-图7是根据本披露的多个实施例的IC器件的一部分的各个示意性局部横截面侧视图。
图8是示出根据本披露的各个方面的形成半导体器件的方法的流程图。
具体实施方式
将明白，以下披露提供用于实现多种实施例的不同特征的多个不同实施例或实例。以下描述部件和布置的特定实例，以简化本披露。当然，这些仅是实例并且不用于限制。例如，在以下说明中的第一特征在第二特征之上或上形成可以包括第一和第二特征直接接触形成的实施例，并且还可以包括附加特征可以形成在第一和第二特征之间，使得第一和第二特征不直接接触的实施例。另外，本披露可以在多种实例中重复参考标号和/或字母。该重复用于简化和清楚的目的，其本身不表示所论述的多种实施例和/或配置之间的关系。
图1是传统IC器件30的一部分的简化局部俯视图。IC器件30包括多个导电焊盘40。这些导电焊盘40每个都连接至IC器件30的一个或多个电子部件。导电焊盘40还通过多个后钝化互连(PPI)线50连接至导电端子(在此未示出)。PPI线50和导电焊盘40可以形成在不同层中，由于图1示出俯视图，所以在图1中不必可识别。
如从图1可以看出，导电焊盘40和PPI线50的分布密度不均匀。例如，IC器件30的边缘区域附近的PPI线50的分布密度可以大于IC器件30的中心区域附近的PPI线50的分布密度。换句话说，边缘区域在每单位面积上的PPI线50比中心区域的更多。导电焊盘40的分布密度贯穿IC器件30可以不均匀。在所示实例中，导电焊盘40的分布密度在IC器件30的边缘区域周围比中心区域低。在其他情况下，导电焊盘可以具有其他随机和不均匀分布图案。导电焊盘40和PPI线50的这种分布的不均匀度可能导致很差的IC器件30的封装可靠性。例如，IC器件可能存在破裂或剥离问题，其将导致IC器件的不充分封装。不均匀度还可能降低IC器件的电气性能。例如，PPI线厚度改变将导致对金属电阻或线到线金属电容的很差控制。
本披露的多个方面提供均匀度改进，以克服上述封装和电气问题。图2是根据本披露的实施例的IC器件70A的一部分的示意性局部横截面侧视图。IC器件70A包括基板80(还称为晶片)。基板80是掺杂有p型搀杂物(诸如，硼)的硅基板(例如，p型基板)。可替换地，基板80可以是另一合适半导体材料。例如，基板80可以是掺杂有n型搀杂物(诸如，磷或砷)的硅基板(n型基板)。基板80可以包括其他基础半导体，诸如，锗和金刚石。基板80可以选择性地包括化合物半导体和/或合金半导体。进一步地，基板80可以包括外延层(epi层)，可以使其变形(strain)用于性能增强，并且可以包括绝缘体上硅(SOI)结构。
多个电子部件90形成在基板80中或上。这些电子部件90可以包括有源部件(诸如，场效应晶体管(FET)或双极结型晶体管(BJT))或无源部件(诸如，电阻、电容、或电感)。IC器件70A可以包括数百万或数十亿个这些电子部件，但是为了简单起见，仅在图2中示出几个。
互连结构100形成在基板80之上。互连结构100还可以被认为是基板80的一部分。互连结构100包括在多个掺杂特征、电路、和IC器件70A的输入/输出之间提供互连件(例如，布线)的多个图案化介电层和导电层。例如，互连结构100包括层间介电层(ILD)和多层互连(MLI)结构。MLI结构包括触点、通孔和金属线。为了说明目的，图2中示出多个导电线110(还称为金属线或金属互连件)和通孔/触点120，将明白，所示的导电线110和通孔/触点120仅是示意性的，并且导电线110和通孔/触点120的实际位置和配置可以根据设计和制造需要而改变。
MLI结构可以包括导电材料，诸如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或其结合，被称为铝互连(interconnect)。铝互连可以通过包括物理气相沉积(PVD)(或溅射)、化学气相沉积(CVD)、原子层沉积(ALD)、或其结合的处理形成。形成铝互连的其他制造技术可以包括光刻处理和蚀刻，以图案化导电材料，用于垂直连接(例如，通孔/触点120)和水平连接(例如，导电线110)。可替换地，铜多层互连可以用于形成金属图案。铜互连结构可以包括铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物、或其结合。铜互连结构可以通过包括CVD、溅射、电镀、或其他合适处理的技术形成。
多个导电焊盘140形成在互连结构100之上。在本实施例中，导电焊盘140包括金属材料，例如，铝(Al)，但是在可选实施例中可以包括其他导电材料。导电焊盘140中的每个均电连接至电子部件90中的至少一个，使得可以建立电子部件90和外部器件之间的电连接。可以通过互连结构100中的一个或多个导电线110和一个或多个通孔120实现连接。为了简单起见，在图2中仅示出这种导电焊盘140中的一个。
然后，钝化层150形成在互连结构100之上和导电焊盘140之上。钝化层150包括氮化硅或氧化硅材料、或其结合。钝化层150通过可以包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、其结合的处理、或另一合适处理形成。钝化层150提供用于多种部件和IC器件70A的器件的密封功能，使得它们不太容易被外部部件侵蚀或损坏。例如，钝化层150防止湿气、灰尘、和其他污染物粒子到达IC器件70A的内部，其可能降低IC器件70的性能和/或缩短其寿命。在实施例中，钝化层150具有在约8微米(um)到约30um范围的厚度。
聚合物层160形成在钝化层150之上。聚合物层160包括酰亚胺单体的聚合物，例如，均苯四酸二酐(pyromellitic dianhydride)单体。因此，聚合物层160还可以被称为聚酰亚胺层160。在一个实施例中，聚合物层160具有在约5um到约40um范围的厚度。多个沟槽或开口例如通过湿蚀刻或干蚀刻处理，可以形成在导电焊盘140之上的聚合物层160和钝化层150的部分中。此后，多个后钝化互连(PPI)器件180可以形成在聚合物层160之上，其部分180A填充形成在导电焊盘140之上的各个沟槽。部分180A可以称为沟槽部分。PPI器件180包括导电材料，诸如，铜(Cu)，并且可以通过现有技术中已知的合适沉积处理形成。为了简单起见，在此仅示出一个这样的PPI器件180。
多个伪PPI器件190还形成在聚合物层160之上。伪PPI器件190可以使用与形成PPI器件180相同的处理形成并且可以使用相同掩膜形成。因此，伪PPI器件190可以具有与PPI器件180相同的材料成分。然而，与PPI器件180不同的是，图2中所示的实施例中的伪PPI器件190不电连接至任何导电焊盘140，并且从而不与任何电子部件90电连接。换句话说，该实施例中的伪PPI器件190是单独或无依靠的“独立”器件。
伪PPI器件190可以具有任何多边形形状。在实施例中，伪PPI器件190具有每个均大于或等于约10um的横向尺寸200(在图2的横截面图中水平测量的)，并且伪PPI器件190与邻近伪PPI器件190隔离每个均大于或等于约10um的相应距离210。这些尺寸将在以下参考图4更详细地论述。
还参考图2，伪PPI器件190的存在减少了PPI器件180的不均匀分布。换句话说，由于伪PPI器件190和PPI器件180包括基本相同的材料，所以它们可以共同被认为是整体PPI结构关于IC外形的一部分。以此方式，这就像是PPI器件贯穿IC器件70A相对均匀地形成。这是因为虽然功能PPI器件180仅形成在IC器件70A的所选区域，但是伪PPI器件190形成在功能PPI器件180未占用的IC器件70A的其他部分中。
作为PPI器件分布密度改进的结果，诸如剥离或破裂的结构缺陷可以减少，并且IC器件70A的电气性能可以被改善。在实施例中，整体PPI分布密度(功能PPI器件180和伪PPI器件190的面积除以芯片的总面积的总数)在约10％到约70％的范围内。
在PPI器件180和伪PPI器件190形成之后，另一聚合物层220形成在聚合物层160之上，以及PPI器件180和伪PPI器件190之上。在一个实施例中，聚合物层220具有在约5um到约40um范围内的厚度。聚合物层220也可以包括酰亚胺单体的聚合物。可替换地，聚合物层220可以包括与聚合物层160的材料不同的聚合物材料。多个沟槽或开口形成在聚合物层220的覆盖在PPI器件180之上部分中，并且形成凸点下金属化(UBM)器件230，以至少部分地填充这些开口。UBM器件230中的每个均可以包括多个金属层，以提供到其下导电焊盘180的足够附着力并且提供对下层材料的保护。UBM器件230还提供对待形成在之上的导电端子的润湿(wetting)。
还参考图2，多个导电端子240形成在UBM器件230上。在一个实施例中，导电端子240包括焊球或焊料块，其可以通过蒸发、电镀、印刷、喷射、凸焊(stud bumping)、或其他合适技术形成。在一个实施例中，导电端子240包括金属材料，诸如，铅(Pb)。导电端子240允许外部器件电连接至电子部件90(或获得到电子部件的电访问)。在一个实施例中，导电端子240可以通过多条接合线(在此未示出)电连接至IC封装。为了简单起见，在此仅示出UBM器件230中的一个和导电端子240中的一个。
图3是IC器件70A的一部分的简化局部俯视图。在该简化俯视图中，示出多个导电焊盘140、多个功能PPI器件180、以及多个伪PPI器件190。更详细地，导电焊盘140被示出为相对大和有点椭圆形的块，功能PPI器件180被示出为每个均连接至导电焊盘中的相应一个的延长线，并且伪PPI器件190被示出为遍及IC器件70A密集分布的相对小的“点”。在没有这些伪PPI器件190的情况下，功能PPI器件180的分布将是不平均的或不均匀的。例如，PPI器件180的分布在IC器件70A边缘附近比中心附近更高。通过伪PPI器件190，PPI器件的分布贯穿IC器件70A可以变得基本均匀。换句话说，伪PPI器件190帮助填充“空隙”或者由功能PPI器件180留下的空的空间。
图4是根据一个实施例的更详细(放大)的IC器件70A的一部分的简化俯视图。将明白，图4仅示出多个伪PPI器件190的子集的俯视图。所示实施例中的伪PPI器件190具有基本为矩形或正方形的形状。如以上参考图2所述，伪PPI器件190具有不少于约10um的横向尺寸200。横向尺寸200可以在图4的俯视图中所示的X方向或Y方向测量。另外，伪PPI器件190与邻近伪PPI器件隔离不少于约10um的距离。距离210也可以在X方向或Y方向测量。在其他实施例中，横向尺寸200和距离210可以在其他方向测量，例如，在具有X方向分量以及Y方向分量的方向上。在一个实施例中，伪PPI器件190的分布密度可以在约10％到约70％的范围内。而且，应该明白，在可选实施例中，伪PPI器件190可以采取不同多边形形状。
如上所述，图2-图3中所示的PPI器件180是“功能”PPI器件，这是由于它们在导电端子240(及外部器件)和导电焊盘140(以及电子部件90)之间提供电连接。相比较，图2-图4中所示的伪PPI器件190是伪器件，这是因为它们在导电端子240和电子部件90之间不提供电连接。形成伪PPI器件190以改善在IC器件70A之上的PPI器件180的分布密度均匀度，使得IC器件70A的外形(topography)更协调。
图5是根据本披露的可选实施例的IC器件70B的一部分的示意性局部横截面侧视图。IC器件70B类似于图2的IC器件70A，并且同样地，为了清楚和一致起见，出现在图2和图5中的类似部件被同样标记。参考图5，IC器件70B包括基板或晶片80，在其中形成电子部件90。互连结构100形成在基板80之上，以提供到电子部件90的电连接。多个导电焊盘140形成在互连结构100之上。这些导电焊盘140被认为是“功能”导电焊盘，这是因为它们通过互连结构100的通孔/触点120和导电线110电连接至电子部件90。换句话说，导电焊盘140提供到电子部件90的电输入/输出。
在图5中所示的可选实施例中，还形成多个伪导电焊盘300。在一个实施例中，伪导电焊盘300包括与导电焊盘140基本相同的材料，并且可以使用与形成导电焊盘140相同的处理形成。伪导电焊盘300被认为是“伪”焊盘，这是因为它们不一定电连接至任何电子部件90。作为替换，伪导电焊盘300与图2的伪PPI器件190的作用相似，用以帮助改进导电焊盘140的分布均匀度。
更详细地，回忆以上参考图1的论述，遍及IC器件，功能(functional)导电焊盘140的分布密度可能不是均匀的。类似于PPI器件，该导电焊盘的均匀度的不足还可以导致剥离、破裂、以及其他性能下降问题。在此，伪(dummy)导电焊盘300具有与导电焊盘140基本相似的材料成分，并且从而可以被认为与导电焊盘140的分布密度和/或外形全景(perspective)相同。以此方式，形成伪导电焊盘300以改进IC芯片70B上的导电焊盘140的分布均匀度，使得可以实现更均匀的外形。
在形成伪导电焊盘300之后，以上参考图2描述的处理被用于形成钝化层150、PPI器件180、聚合物层160和220、UBM 230、以及导电端子240。PPI器件180电连接至相应导电焊盘140和相应导电端子240。在所示实施例中，PPI器件180不电连接至任何伪导电焊盘300。而且，根据所示实施例，没有伪PPI器件形成。从而，在该实施例中，伪导电焊盘300可以由钝化层150覆盖并且与其他器件电隔离。
图6是根据本披露的另一可选实施例的IC器件70C的一部分的示意性局部横截面侧视图。IC器件70C类似于图2和图5的IC器件70A和70B，并且同样地，为了清楚和一致起见，出现在图2、图5和图6所有中的类似部件被同样标记。参考图6，IC器件70C包括基板或晶片80，其中形成电子部件90。互连结构100形成在基板80之上，以提供到电子部件90的电连接。多个功能导电焊盘140以及多个伪导电焊盘300形成在互连结构100之上。功能导电焊盘140提供到电子部件90的电输入/输出，同时伪导电焊盘300帮助改进导电焊盘140的分布密度均匀度。
钝化层150形成在导电焊盘140和伪导电焊盘300之上。聚合物层160形成在钝化层150之上。沟槽形成在导电焊盘140之上并且用PPI器件180(其形成在聚合物层160之上)填充。在图6中所示的实施例中，还形成伪PPI器件190以帮助改善PPI器件180的分布密度均匀度。此后，聚合物层220形成在PPI器件180和伪PPI器件190之上，并且形成UBM 230和导电端子240，以提供到基板80中的导电焊盘140和电子部件90的电连接。基于以上论述，图6中所示的实施例可以被认为是图2中所示的实施例和图5中所示的实施例的结合。
图7是根据本披露的又一可选实施例的IC器件70D的一部分的示意性局部横截面侧视图。IC器件70D类似于以上参考图2、图5和图6所述的IC器件70A-70C。同样地，为了清楚和一致起见，出现在图2、图5、图6和图7所有中的类似部件被同样标记。参考图7，IC器件70D包括基板或晶片80，其中形成电子部件90。互连结构100形成在基板80之上，以提供到电子部件90的电连接。多个功能导电焊盘140以及多个伪导电焊盘300形成在互连结构100之上。功能导电焊盘140提供到电子部件90的电输入/输出，同时伪导电焊盘300帮助改善导电焊盘140的分布密度的均匀度。
钝化层150形成在导电焊盘140和伪导电焊盘300之上。聚合物层160形成在钝化层之上。沟槽或开口形成在导电焊盘140和伪焊盘300之上的聚合物层160和钝化层150中。PPI器件180和伪PPI器件190和310形成在聚合物层160之上。伪PPI器件310A的一部分310A至少部分地填充形成在伪导电焊盘300之上的沟槽，并且从而可以被称为伪沟槽部分。此后，聚合物层220形成在PPI器件180和伪PPI器件190和310之上，并且形成UBM 230和导电端子240，以提供到基板80中的导电焊盘140和电子部件90的电连接。
在图7中所示的实施例中，伪沟槽部分310A帮助改善功能PPI器件的沟槽部分180A的分布密度。伪PPI器件310、伪沟槽部分310A、以及伪导电焊盘300可以共同称为伪支柱结构。伪支柱结构还帮助增强钝化层150和聚合物层160和/或220之间的粘着力。
图8是示出用于执行用于形成上述IC器件70A-70D的处理的方法400的流程图。方法400包括框410，其中，多个功能导电焊盘和多个伪导电焊盘形成在晶片之上。晶片包括互连结构。功能导电焊盘和伪导电焊盘形成在互连结构之上。方法400包括框420，其中，钝化层形成在功能导电焊盘和伪导电焊盘之上。钝化层至少部分地密封功能导电焊盘和伪导电焊盘。方法400包括框430，其中，多个导电端子形成在钝化层之上。导电端子中的每个都电连接至功能导电焊盘中的至少一个。导电端子不电连接至任何伪导电焊盘。
上述本披露的多种实施例提供超过传统器件的优点，应该明白，没有特定优点被要求用于所有实施例，并且不同实施例可以提供不同优点。优点之一在于，对于导电焊盘、PPI器件、以及连接导电焊盘和PPI器件的沟槽，分布密度可以被改进(更均匀)。由于使用伪导电焊盘、伪PPI器件、以及伪沟槽，从而至少部分地改进了分布密度。改进的分布均匀度可能导致较少的剥离或破裂问题，并且可能增强IC器件的电气性能。而且，这些伪结构不需要电连接至IC器件内部或外部的电子部件，并且从而将不干扰IC器件计划的电气操作。另一优点在于，上述多种伪器件的形成不要求额外制造处理，因为它们可以使用与形成功能导电焊盘和PPI器件相同的制造处理形成。
本披露的更广泛形式之一涉及半导体器件。半导体器件包括：晶片，包括互连结构，互连结构包括多个通孔和互连线；第一导电焊盘，设置在互连结构之上，第一导电焊盘电连接至互连结构；多个第二导电焊盘，设置在互连结构之上；钝化层，设置在第一和第二导电焊盘之上并且至少部分地密封第一和第二导电焊盘；以及导电端子，电连接至第一导电焊盘但是不电连接至第二导电焊盘。
本披露的另一种更广泛形式涉及半导体器件。半导体器件包括：形成在基板之上的多个功能导电焊盘和多个伪导电焊盘；钝化层，形成在功能导电焊盘和伪导电焊盘之上，钝化层至少部分地密封功能导电焊盘和伪导电焊盘；多个功能后钝化互连(PPI)器件，形成在钝化层之上，其中，每个功能PPI器件都电连接至功能导电焊盘中的相应一个；多个伪PPI器件，形成在钝化层之上，其中，伪PPI器件不电连接至功能导电焊盘；聚合物层，形成在功能PPI器件和伪PPI器件之上；以及多个导电端子，形成在聚合物层之上，其中，每个导电端子中都电连接至功能PPI器件中的至少一个，但是导电端子不电连接至伪PPI器件。
本披露的还有的另一更广泛形式涉及制造半导体器件的方法。该方法包括：在包括互连结构的晶片之上形成多个功能导电焊盘和多个伪导电焊盘，其中，功能导电焊盘和伪导电焊盘形成在互连结构之上；在功能导电焊盘和伪导电焊盘之上形成钝化层，钝化层至少部分地密封功能导电焊盘和伪导电焊盘；以及在钝化层之上形成多个导电端子，导电端子中的每个都电连接至功能导电焊盘中的至少一个，但是不电连接至伪导电焊盘。
上述概括了多个实施例的特征，使得本领域技术人员可以更好地理解以下详细说明。本领域技术人员将认识到，他们可以容易地使用本披露作为基础用于设计和修改执行相同目的和/或实现在此介绍的实施例的相同优点的其他处理和结构。本领域技术人员还应该认识到，这种等价结构不脱离本披露的精神和范围，并且他们可以在不脱离本披露的精神和范围的情况下作出多种改变、替换和更改。

Claims (10)

1.一种半导体器件，包括：
晶片，包括互连结构，所述互连结构包括多个通孔和多个互连线；
第一导电焊盘，设置在所述互连结构之上，所述第一导电焊盘电连接至所述互连结构；
多个第二导电焊盘，设置在所述互连结构之上；
钝化层，设置在所述第一导电焊盘和所述第二导电焊盘之上并且至少部分地密封所述第一导电焊盘和所述第二导电焊盘；以及
导电端子，电连接至所述第一导电焊盘但是不与所述第二导电焊盘电连接。
2.根据权利要求1所述的半导体器件，其中：
所述晶片包括多个电子部件；
所述第一导电焊盘通过所述互连结构电连接至所述电子部件中的至少一个；以及
所述第二导电焊盘不与所述电子部件电连接。
3.根据权利要求1所述的半导体器件，进一步包括：
第一后钝化互连(PPI)器件，设置在所述钝化层之上，其中，所述第一PPI器件电连接至所述第一导电焊盘，并且其中，所述第一PPI器件电连接至所述导电端子；以及
多个第二PPI器件，设置在所述钝化层之上，其中，所述第二PPI器件不与所述第一导电焊盘电连接，并且其中，所述第二PPI器件不与所述导电端子电连接，其中，所述导电端子包括焊球，其中，所述第一导电焊盘和所述第二导电焊盘具有相同材料成分，并且其中，所述第一PPI器件和所述第二PPI器件具有相同材料成分，
其中：
所述第二PPI器件中的每个都具有多边形形状；
所述第二PPI器件中的每个都具有不少于约10微米的尺寸；以及
每个第二PPI器件都与相邻第二PPI器件间隔不少于约10微米的距离，其中：
所述第一PPI器件包括与所述第一导电焊盘直接接触的沟槽部分；以及
至少所述第二PPI器件的子集包括与各个第二导电焊盘直接接触的各个沟槽部分，
并且所述半导体器件进一步包括：
第一聚合物层，设置在所述钝化层与所述第一PPI器件和第二PPI器件之间；以及
第二聚合物层，设置在所述第一PPI器件和所述第二PPI器件之上。
4.一种半导体器件，包括：
形成在基板上的多个功能导电焊盘和多个伪导电焊盘；
钝化层，形成在所述功能导电焊盘和所述伪导电焊盘之上，所述钝化层至少部分地密封所述功能导电焊盘和所述伪导电焊盘；
多个功能后钝化互连(PPI)器件，形成在所述钝化层之上，其中，每个功能PPI器件都电连接至所述功能导电焊盘中的相应一个；
多个伪PPI器件，形成在所述钝化层之上，其中，所述伪PPI器件不与所述功能导电焊盘电连接；
聚合物层，形成在所述功能PPI器件和所述伪PPI器件之上；以及
多个导电端子，形成在所述聚合物层之上，其中，所述导电端子中的每个都电连接至所述功能PPI器件中的至少一个，但是所述导电端子不与所述伪PPI器件电连接。
5.根据权利要求4所述的半导体器件，其中：
所述基板包括形成在其中的多个电子部件和形成在所述电子部件之上的互连结构；
所述功能导电焊盘中的每个都电连接至所述电子部件中的至少一个；以及
所述伪导电焊盘不电连接至所述电子部件。
6.根据权利要求4所述的半导体器件，进一步包括：
多个功能导电沟槽，每个均电连接至所述功能PPI器件中的相应一个和所述功能导电焊盘中的相应一个；以及
多个伪导电沟槽，每个均电连接至所述伪PPI器件中的相应一个和所述伪导电焊盘中的相应一个，
其中：
所述导电端子中的每个都包括焊球；
所述功能导电焊盘和所述伪导电焊盘包括基本相同的材料成分；以及
所述功能PPI器件和所述伪PPI器件包括基本相同的材料成分，
其中：
所述伪PPI器件中的每个都具有多边形形状；
所述伪PPI器件中的每个都具有大于约10微米的尺寸；以及
每个伪PPI器件都与相邻伪PPI器件间隔大于约10微米的距离。
7.一种方法，包括：
在包括互连结构的晶片之上形成多个功能导电焊盘和多个伪导电焊盘，其中，所述功能导电焊盘和所述伪导电焊盘形成在所述互连结构之上；
在所述功能导电焊盘和所述伪导电焊盘之上形成钝化层，所述钝化层至少部分地密封所述功能导电焊盘和所述伪导电焊盘；以及
在所述钝化层之上形成多个导电端子，所述导电端子中的每个都电连接至所述功能导电焊盘中的至少一个，但是不与所述伪导电焊盘电连接。
8.根据权利要求7所述的方法，其中：
所述晶片包括多个电子部件；以及
执行形成所述功能导电焊盘和所述伪导电焊盘，使得所述功能导电焊盘中的每个都通过所述互连结构电连接至所述电子部件中的至少一个，并且所述伪导电焊盘不与所述电子部件电连接。
9.根据权利要求7所述的方法，进一步包括，在形成所述导电端子之前：
在所述钝化层之上形成多个功能后钝化互连(PPI)器件和多个伪PPI器件，其中，所述功能PPI器件中的每个都电连接至所述导电端子中的相应一个，并且所述伪PPI器件不与所述导电端子电连接。
10.根据权利要求9所述的方法，其中：
执行形成所述功能PPI器件和所述伪PPI器件，使得：
所述功能PPI器件中的每个都电连接至所述功能导电焊盘中的相应一个；以及
所述伪PPI器件不与所述功能导电焊盘电连接，
其中：
所述导电端子包括焊球；
所述功能导电焊盘和所述伪导电焊盘具有基本相同的材料成分；以及
所述功能PPI器件和所述伪PPI器件具有基本相同的材料成分，
或者
其中，执行形成所述伪PPI器件，使得：
所述伪PPI器件中的每个都具有多边形形状；
所述伪PPI器件中的每个都具有不少于约10微米的尺寸；以及
每个伪PPI器件都与相邻伪PPI器件间隔不少于约10微米的距离，
或者
其中，执行形成所述伪PPI器件，使得：
至少所述伪PPI器件的子集包括与各个伪导电焊盘直接接触的各个伪沟槽部分。
CN201110363632.0A 2011-05-27 2011-11-16 用于ic钝化结构的均匀度控制 Active CN102800650B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/117,641 US8581389B2 (en) 2011-05-27 2011-05-27 Uniformity control for IC passivation structure
US13/117,641 2011-05-27

Publications (2)

Publication Number Publication Date
CN102800650A true CN102800650A (zh) 2012-11-28
CN102800650B CN102800650B (zh) 2016-05-04

Family

ID=47199714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110363632.0A Active CN102800650B (zh) 2011-05-27 2011-11-16 用于ic钝化结构的均匀度控制

Country Status (2)

Country Link
US (1) US8581389B2 (zh)
CN (1) CN102800650B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253100A (zh) * 2013-06-28 2014-12-31 精材科技股份有限公司 晶片封装体
CN104851859A (zh) * 2014-02-13 2015-08-19 台湾积体电路制造股份有限公司 凸块下金属化
CN104952747A (zh) * 2014-03-28 2015-09-30 台湾积体电路制造股份有限公司 具有均匀图案密度的混合接合
CN106653720A (zh) * 2016-12-30 2017-05-10 武汉新芯集成电路制造有限公司 一种混合键合结构及混合键合方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013038B2 (en) * 2013-03-15 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with post-passivation interconnect structure and method of forming the same
DE102013105721B4 (de) * 2013-03-15 2024-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit einer Nach-Passivierung-Verbindungs-Struktur und Verfahren zu dessen Herstellung
US9559044B2 (en) * 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
US9691686B2 (en) * 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US9397056B2 (en) * 2014-06-03 2016-07-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having trench adjacent to receiving area and method of forming the same
US9570418B2 (en) * 2014-06-06 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for package warpage control using dummy interconnects
US9543259B2 (en) * 2014-10-01 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure with oval shaped conductor
US9633959B2 (en) * 2015-02-11 2017-04-25 Freescale Semiconductor, Inc. Integrated circuit die with corner IO pads
US10541218B2 (en) * 2016-11-29 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layer structure and fabrication method therefor
KR20210005436A (ko) 2019-07-05 2021-01-14 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532600A (zh) * 2003-03-19 2004-09-29 精工爱普生株式会社 基板及其制造方法、电光装置用基板、电光装置和电子设备
US20080150857A1 (en) * 2006-12-20 2008-06-26 Min Hyung Lee Display Driving Chip
US20100133704A1 (en) * 2008-12-01 2010-06-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
CN101740532A (zh) * 2008-11-17 2010-06-16 台湾积体电路制造股份有限公司 面积减小的双实心金属垫

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026016A (ja) 2000-07-13 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6998653B2 (en) 2002-05-29 2006-02-14 Renesas Technology Corp. Semiconductor device
JP4268587B2 (ja) 2003-03-13 2009-05-27 富士通マイクロエレクトロニクス株式会社 ダミーパターンを有する半導体装置
US7026233B2 (en) 2003-08-06 2006-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing defects in post passivation interconnect process
US7696607B2 (en) 2006-08-10 2010-04-13 Panasonic Corporation Semiconductor device
JP5007250B2 (ja) * 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7932608B2 (en) 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
US8030776B2 (en) * 2009-10-07 2011-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with protective structure
US8748305B2 (en) * 2009-11-17 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for semiconductor devices
US8174124B2 (en) * 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532600A (zh) * 2003-03-19 2004-09-29 精工爱普生株式会社 基板及其制造方法、电光装置用基板、电光装置和电子设备
US20080150857A1 (en) * 2006-12-20 2008-06-26 Min Hyung Lee Display Driving Chip
CN101740532A (zh) * 2008-11-17 2010-06-16 台湾积体电路制造股份有限公司 面积减小的双实心金属垫
US20100133704A1 (en) * 2008-12-01 2010-06-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253100A (zh) * 2013-06-28 2014-12-31 精材科技股份有限公司 晶片封装体
CN104253100B (zh) * 2013-06-28 2017-04-12 精材科技股份有限公司 晶片封装体
CN104851859A (zh) * 2014-02-13 2015-08-19 台湾积体电路制造股份有限公司 凸块下金属化
CN104851859B (zh) * 2014-02-13 2017-11-21 台湾积体电路制造股份有限公司 凸块下金属化
US10134694B2 (en) 2014-02-13 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming redistribution layer
CN104952747A (zh) * 2014-03-28 2015-09-30 台湾积体电路制造股份有限公司 具有均匀图案密度的混合接合
US10388642B2 (en) 2014-03-28 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US11257805B2 (en) 2014-03-28 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US11996399B2 (en) 2014-03-28 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
CN106653720A (zh) * 2016-12-30 2017-05-10 武汉新芯集成电路制造有限公司 一种混合键合结构及混合键合方法

Also Published As

Publication number Publication date
US8581389B2 (en) 2013-11-12
US20120299167A1 (en) 2012-11-29
CN102800650B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN102800650A (zh) 用于ic钝化结构的均匀度控制
US8786081B2 (en) Method and device for circuit routing by way of under-bump metallization
TWI512896B (zh) 半導體晶粒及在基板穿孔上形成內連線結構的方法
US8766431B2 (en) Power MOSFET package
TWI730028B (zh) 半導體裝置及其製造方法
CN102738036B (zh) 晶圆级mosfet金属化
KR101264926B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US8212357B2 (en) Combination via and pad structure for improved solder bump electromigration characteristics
CN111508930B (zh) 穿通孔及其形成方法
JP3759909B2 (ja) 半導体装置及びその製造方法
CN104037145B (zh) 用于晶片级封装的由垫限定的接触
US9412681B2 (en) Interposer device
US7521803B2 (en) Semiconductor device having first and second dummy wirings varying in sizes/coverage ratios around a plug connecting part
CN108155155B (zh) 半导体结构及其形成方法
US20190148272A1 (en) Electrical connectivity for circuit applications
US10886241B1 (en) Semiconductor package structure
US10340229B2 (en) Semiconductor device with superior crack resistivity in the metallization system
KR20140134132A (ko) 반도체 소자 및 그 형성 방법
CN109411407A (zh) 一种半导体器件及其制作方法
US8809695B2 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
US7947514B2 (en) Semiconductor device production process
KR100829789B1 (ko) 반도체 장치 및 이의 제조 방법
EP3131118B1 (en) Semiconductor device allowing metal layer routing formed directly under metal pad
US20150206810A1 (en) Stacked semiconductor structure and manufacturing method for the same
JP2000307109A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant