JPS63219169A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63219169A JPS63219169A JP62052322A JP5232287A JPS63219169A JP S63219169 A JPS63219169 A JP S63219169A JP 62052322 A JP62052322 A JP 62052322A JP 5232287 A JP5232287 A JP 5232287A JP S63219169 A JPS63219169 A JP S63219169A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon resistor
- metal layer
- resistor
- breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000003068 static effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 230000004927 fusion Effects 0.000 abstract 2
- 230000002265 prevention Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 31
- 230000000694 effects Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に係わシ、特にＭＯ８型
縦型電界効果トランジスタを備える半導体集積回路装置
の入力静電破壊保護回路部分の構造に関わる。
縦型電界効果トランジスタを備える半導体集積回路装置
の入力静電破壊保護回路部分の構造に関わる。
従来、ＭＯ８型電界効果トランジスタを備える半導体集
積回路装置においては、内部回路に使用される素子の静
電破壊を防止するために、例えは、第３図に示す様な入
力静電破壊保護回路が入力端子１と内部回路１６の間に
用いられる。入力端子１は多結晶シリコン抵抗２及び拡
散抵抗１５を介して内部回路１６に接続されている。
積回路装置においては、内部回路に使用される素子の静
電破壊を防止するために、例えは、第３図に示す様な入
力静電破壊保護回路が入力端子１と内部回路１６の間に
用いられる。入力端子１は多結晶シリコン抵抗２及び拡
散抵抗１５を介して内部回路１６に接続されている。
上述した従来の半導体集積回路装置では入力端子１に加
えられた電気エネルギーを熱エネルギーに変換し、内部
回路１６に入り込む電気エネルギーを低減させる目的で
多結晶シリコン抵抗１６を用いているが、ある程度高い
電気エネルギーが入力するとこの多結晶シリコン抵抗２
自体が発熱により破壊、溶断されてしまうという欠点が
ある。
えられた電気エネルギーを熱エネルギーに変換し、内部
回路１６に入り込む電気エネルギーを低減させる目的で
多結晶シリコン抵抗１６を用いているが、ある程度高い
電気エネルギーが入力するとこの多結晶シリコン抵抗２
自体が発熱により破壊、溶断されてしまうという欠点が
ある。
このような不良は、多結晶シリコン抵抗２が通常窒化膜
や酸化膜などの熱伝導率の低い絶縁膜層にはさまれてお
り、効率よく放熱が行なわれないためと考えられる。ま
た、このような不良は、多結晶シリコン抵抗２の抵抗パ
ターンが折れ曲がった個所に多く発生する事が知られて
いる。このように、上述した従来の半導体集積回路装置
は、入力端子に関してかならずしも静電破壊に対する保
−が十分ではなかった。
や酸化膜などの熱伝導率の低い絶縁膜層にはさまれてお
り、効率よく放熱が行なわれないためと考えられる。ま
た、このような不良は、多結晶シリコン抵抗２の抵抗パ
ターンが折れ曲がった個所に多く発生する事が知られて
いる。このように、上述した従来の半導体集積回路装置
は、入力端子に関してかならずしも静電破壊に対する保
−が十分ではなかった。
本発明の半導体集積回路装置は、入力静電保護回路部に
おいて、半導体基板の一主面上の絶縁膜と、その絶縁膜
上の多結晶シリコン抵抗と、この多結晶シリコン層の一
部で接続された金属膜を有する。
おいて、半導体基板の一主面上の絶縁膜と、その絶縁膜
上の多結晶シリコン抵抗と、この多結晶シリコン層の一
部で接続された金属膜を有する。
次に、図面を参照して本発明をよシ詳細に説明する。
第１図（ａ）は本発明の一実施例の平面図であシ、第１
図（ｂ）はその縦断面図である。入力端子１はアルミニ
ウムからなり、スルーホール７を介して入力端子１よす
下層の金属層パターン８に接続される。これらの入力端
子１と下層金属属パターン８はスルーホール７以外では
層間絶縁膜１２によって絶縁される。下層金属層パター
ン８はコンタクト５を介して多結晶シリコン抵抗２に接
続されている。多結晶シリコン抵抗２のコンタクト５で
下層金属層パターン８に接続される部分から、内部回路
側の一端１４０間には、コンタクト６以外で他の回路の
一部と接触しない下層金属層パターン３と接続されてい
る。この下層金属層パターン３と前記下層金属層パター
ン８は同時に形成されるもので、下層金属層パターン３
は、コンタクト６以外の部分で、絶縁層１１及び層間絶
縁層１２で同層及び他層の導電性パターンと絶縁される
。多結晶シリコン抵抗２は、半導体基板９上に形成され
た素子分離用の厚い絶縁膜（ＬＯＣＯ８＆化膜）上に形
成される。また、入力端子１を除いて全体は窒化膜等の
表面保護膜１３でおおわれている。
図（ｂ）はその縦断面図である。入力端子１はアルミニ
ウムからなり、スルーホール７を介して入力端子１よす
下層の金属層パターン８に接続される。これらの入力端
子１と下層金属属パターン８はスルーホール７以外では
層間絶縁膜１２によって絶縁される。下層金属層パター
ン８はコンタクト５を介して多結晶シリコン抵抗２に接
続されている。多結晶シリコン抵抗２のコンタクト５で
下層金属層パターン８に接続される部分から、内部回路
側の一端１４０間には、コンタクト６以外で他の回路の
一部と接触しない下層金属層パターン３と接続されてい
る。この下層金属層パターン３と前記下層金属層パター
ン８は同時に形成されるもので、下層金属層パターン３
は、コンタクト６以外の部分で、絶縁層１１及び層間絶
縁層１２で同層及び他層の導電性パターンと絶縁される
。多結晶シリコン抵抗２は、半導体基板９上に形成され
た素子分離用の厚い絶縁膜（ＬＯＣＯ８＆化膜）上に形
成される。また、入力端子１を除いて全体は窒化膜等の
表面保護膜１３でおおわれている。
また、４は電源供給用の金属層パターンの一端を示すも
のである。
のである。
次に本発明を適用する入力静電破壊保護回路の一典型例
の動作原理を簡単に説明する。第２図はＭＯ８型半導体
集積回路装置の入力静電破壊保護回路の典型的な例であ
る。１は入力端子、２は多結晶シリコン抵抗、１５はＰ
形半導体基板内に形成されたＮ形拡散領域でつくられた
拡散抵抗である。この回路によって入力端子１に加えら
れた静電荷は、拡散抵抗１５に構造的に寄生したダイオ
ードを通じて基板に逃げるかもしくは、拡散抵抗１５に
近接して形成されたＶＤＤ電源に接続された別のＮ影領
域にパンチスルーによって逃げるので、内部回路内のＰ
−チャンネルＭＯ８型トランジスタやＮ−チャンネルＭ
Ｏ８型トランジスタのゲート酸化膜等が絶縁破壊から保
護される。この時、多結晶シリコン抵抗２は入力エネル
ギーを緩和する目的で挿入されている。すなわち、多結
晶シリコン抵抗２では電気エネルギーから熱エネルギー
への変挾が行われ、かなシのジュール熱を発する事とな
る。この熱によシ、前記した通シ、多結晶シリコン抵抗
が破壊溶断してしまう不良が発生する事があった。本発
明では、多結晶シリコン抵抗２に熱伝導率の高い金属層
パターン３を接続し、多結晶シリコン抵抗パターン２で
発生した熱を金属層パターン３で吸収、さらには半導体
チップの外に放熱させる事によシ、多結晶シリコン抵抗
パターン２の破壊溶断を防止しようとするものである。
の動作原理を簡単に説明する。第２図はＭＯ８型半導体
集積回路装置の入力静電破壊保護回路の典型的な例であ
る。１は入力端子、２は多結晶シリコン抵抗、１５はＰ
形半導体基板内に形成されたＮ形拡散領域でつくられた
拡散抵抗である。この回路によって入力端子１に加えら
れた静電荷は、拡散抵抗１５に構造的に寄生したダイオ
ードを通じて基板に逃げるかもしくは、拡散抵抗１５に
近接して形成されたＶＤＤ電源に接続された別のＮ影領
域にパンチスルーによって逃げるので、内部回路内のＰ
−チャンネルＭＯ８型トランジスタやＮ−チャンネルＭ
Ｏ８型トランジスタのゲート酸化膜等が絶縁破壊から保
護される。この時、多結晶シリコン抵抗２は入力エネル
ギーを緩和する目的で挿入されている。すなわち、多結
晶シリコン抵抗２では電気エネルギーから熱エネルギー
への変挾が行われ、かなシのジュール熱を発する事とな
る。この熱によシ、前記した通シ、多結晶シリコン抵抗
が破壊溶断してしまう不良が発生する事があった。本発
明では、多結晶シリコン抵抗２に熱伝導率の高い金属層
パターン３を接続し、多結晶シリコン抵抗パターン２で
発生した熱を金属層パターン３で吸収、さらには半導体
チップの外に放熱させる事によシ、多結晶シリコン抵抗
パターン２の破壊溶断を防止しようとするものである。
第２図は本発明の他の実施例の縦断面図である。
第１図（ａ）の一実施例との相違点は入力端子１と同層
の上層金属層パターン１７を追加した事にある。
の上層金属層パターン１７を追加した事にある。
上層金属層パターン１７はスルーホール１８で下層金属
層パターン３と接続されている。
層パターン３と接続されている。
実際のレイアウトパターン上、下層金属層パターンが大
きくとれず、放熱効果が十分に期待できない時は、この
ように上層金属層パターンを接続する事でレイアウトパ
ターン設計の自由度が増す利点がある。
きくとれず、放熱効果が十分に期待できない時は、この
ように上層金属層パターンを接続する事でレイアウトパ
ターン設計の自由度が増す利点がある。
以上は、金属配線層プロセスとして２層のものを想定し
て説明したが、３層もしくはそれ以上の配線層をもつプ
ロセスのものについても同様にできる事は明らかである
。また本発明を適用する入力静電保護回路としては多結
晶シリコン抵抗を用いる他の入力静電保護回路について
も本発明が適用できる。
て説明したが、３層もしくはそれ以上の配線層をもつプ
ロセスのものについても同様にできる事は明らかである
。また本発明を適用する入力静電保護回路としては多結
晶シリコン抵抗を用いる他の入力静電保護回路について
も本発明が適用できる。
また、説明は主としてＰ形半導体基板を有する半導体集
積回路装置をもとにして行なったが、Ｎ形半導体基板を
有する半導体集積回路装置についても同様に本発明が適
用できる事は明らかである。
積回路装置をもとにして行なったが、Ｎ形半導体基板を
有する半導体集積回路装置についても同様に本発明が適
用できる事は明らかである。
以上説明した様に、本発明は、入力静電破壊保護回路内
の多結晶シリコン抵抗に、熱伝導率の高い金属層を接触
させる事により、高いエネルギーが入力端子に入力した
時の多結晶シリコン抵抗の発熱をおさえ、発熱によシ多
結晶シリコン抵抗が破壊溶断される事を防ぎ、結果とし
て高い静電破壊保護能力を備えた半導体集積回路装置を
提供できる効果がある。
の多結晶シリコン抵抗に、熱伝導率の高い金属層を接触
させる事により、高いエネルギーが入力端子に入力した
時の多結晶シリコン抵抗の発熱をおさえ、発熱によシ多
結晶シリコン抵抗が破壊溶断される事を防ぎ、結果とし
て高い静電破壊保護能力を備えた半導体集積回路装置を
提供できる効果がある。
第１図（ａ）は本発明の一実施例を示す平面図、第１図
（ｂ）は、同図（ａ）の断面図、第２図は本発明の他の
実施例を示す断面図、第３図は一般的な入力静電破壊保
護回路の回路図である。 １・・・・・・入力端子、２・・・・・・多結晶シリコ
ン抵抗、３．８・・・・・・下層金属層パターン、４・
・・・・・電源供給用金属層パターン、５，６・・・・
・・コンタクト、７゜１８・・・・・・スルーホール、
９・・・・・・半導体基板、１０・・・・・・素子分離
用の厚い酸化膜、１１・・・・・・絶縁膜層、１２・・
・・・・層間絶縁膜層、１３・・・・・・表面保護膜、
１７・・・・・・上層金属層パターン。
（ｂ）は、同図（ａ）の断面図、第２図は本発明の他の
実施例を示す断面図、第３図は一般的な入力静電破壊保
護回路の回路図である。 １・・・・・・入力端子、２・・・・・・多結晶シリコ
ン抵抗、３．８・・・・・・下層金属層パターン、４・
・・・・・電源供給用金属層パターン、５，６・・・・
・・コンタクト、７゜１８・・・・・・スルーホール、
９・・・・・・半導体基板、１０・・・・・・素子分離
用の厚い酸化膜、１１・・・・・・絶縁膜層、１２・・
・・・・層間絶縁膜層、１３・・・・・・表面保護膜、
１７・・・・・・上層金属層パターン。
Claims (1)
- 入力端子と内部回路の間に設けられた入力静電破壊保護
回路を備えた半導体集積回路において、前記入力静電破
壊保護回路内の抵抗素子は多結晶シリコン層による抵抗
を含み、該多結晶シリコン層には他素子及び入力端子等
に接続されない金属層パターンが被着されている事を特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62052322A JPS63219169A (ja) | 1987-03-06 | 1987-03-06 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62052322A JPS63219169A (ja) | 1987-03-06 | 1987-03-06 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63219169A true JPS63219169A (ja) | 1988-09-12 |
Family
ID=12911556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62052322A Pending JPS63219169A (ja) | 1987-03-06 | 1987-03-06 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63219169A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10134511B2 (en) | 2015-03-26 | 2018-11-20 | Seiko Epson Corporation | Resistance element, electrostatic protection circuit, temperature detection circuit, and electro-optic apparatus |
-
1987
- 1987-03-06 JP JP62052322A patent/JPS63219169A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10134511B2 (en) | 2015-03-26 | 2018-11-20 | Seiko Epson Corporation | Resistance element, electrostatic protection circuit, temperature detection circuit, and electro-optic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3905580B2 (ja) | 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路 | |
| KR920003482A (ko) | 반도체장치 및 반도체 패키지 | |
| CN101226935A (zh) | 半导体集成电路器件 | |
| US6246583B1 (en) | Method and apparatus for removing heat from a semiconductor device | |
| JP2018117054A (ja) | 半導体装置および電力変換装置 | |
| JP3116916B2 (ja) | 回路装置、その製造方法 | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JPH11261011A (ja) | 半導体集積回路装置の保護回路 | |
| US5909046A (en) | Semiconductor integrated circuit device having stable input protection circuit | |
| US6320229B1 (en) | Semiconductor device | |
| JPS63219169A (ja) | 半導体集積回路装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JPS6110268A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JP3134357B2 (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JP2000040821A (ja) | 半導体装置の保護装置 | |
| JPH08236522A (ja) | 半導体チップ | |
| JPH05114729A (ja) | 半導体装置 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
| JP2000307109A5 (ja) | ||
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPS59132673A (ja) | Ｍｏｓトランジスタ |