JPS61168959A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61168959A JPS61168959A JP942485A JP942485A JPS61168959A JP S61168959 A JPS61168959 A JP S61168959A JP 942485 A JP942485 A JP 942485A JP 942485 A JP942485 A JP 942485A JP S61168959 A JPS61168959 A JP S61168959A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- interval
- emitter
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000004020 conductor Substances 0.000 claims description 9
- 239000011295 pitch Substances 0.000 abstract 2
- 238000009825 accumulation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高周波島出力トランジ
スタに関する。
スタに関する。
今日渦周波萬出力トランジスタの発達は目を見張るもの
があり、ＣＷ電力では数１００Ｗまたパルス電力では１
００ＯＷを越えるものが開発されている◇この場合高出
力化の一般的手段は多数個の単位トランジスタを並列に
接続することであり、その並列数が多くなればなるほど
高出力になることは明らかである。
があり、ＣＷ電力では数１００Ｗまたパルス電力では１
００ＯＷを越えるものが開発されている◇この場合高出
力化の一般的手段は多数個の単位トランジスタを並列に
接続することであり、その並列数が多くなればなるほど
高出力になることは明らかである。
第２図は従来の高周波高出力トランジスタの平面図であ
る。第２図にもとすき従来のＮＰＮ型シリコン高出力ト
ランジスタについて説明する。
る。第２図にもとすき従来のＮＰＮ型シリコン高出力ト
ランジスタについて説明する。
まｆ、Ｎ十型のシリコンサブストレート上ＫＮ型のコレ
クタ領域がエビタキンヤル成長されたウヱーハにおいて
、酸化、拡散、リングラフイー技術により、Ｐ型のベー
ス領域ｌが、またＰ型のベース領域ｌ内にＮ＋型のエミ
ッタ領域２が形成されている。さらにリングラフイー技
術によってウェーハ上の酸化膜（Ｓｉ０２）または窒化
膜（８ｉ３Ｎ４ ） 等の絶縁膜上のコンタクト窓３
を介して表面にあるベース電極ストライプ４とベース領
域１がそれぞれ電気的に接続されている。さらに同じ平
面上にあるエミ、り電極ストライプ５によってエミ、り
領域２がそれぞれ電気的に接続されている０ 今第２図の従来例では、ベース電極ストライプ４とエミ
ッタ電極ストライプ５は同一平面上に交互に配列されて
いる。ここで第２図で示される従来チップでは、前記２
つの電極ストライプ４．５の間隔Ａはチップ全体にわた
って一定になっている０ 〔発明が解決しようとする問題点〕 以上説明したよう罠、従来の高周波高出力トランジスタ
は多数個の単位トランジスタを並列に、しかも等間隔に
並べた構造となっている。しかし単位トランジスタの並
列数を単純に増すと各単位トランジスタの均一動作が困
難になり相互間のＲＦ動作バランスがくずれ、期待した
程、高出力にならなかったりひいては破壊しやすくなっ
たりする。この主な原因の１つは熱的アンバランスであ
る。即ち、単位トランジスタが平面的に配列されている
構造では、ＲＰ動作の際、各単位トランジスタから発生
する熱が互いに重なシ合う為各単位トランジスタの接合
温度の上昇を誘発し特に中央に配列された単位トランジ
スタの方が両端に配置されたトランジスタよりも多くの
熱の重なりて出合う為、接合温度が高くなる。こうなる
と半導体の抵抗温度係数が負であることにより、電流が
中央部の単位トランジスタに集中するようになり、両端
部の単位トランジスタは充分なＲＦ動作をしなくなシ、
ますます熱的アンバランス状態を促進してしまう。以上
の様な現象は多数個の単位トランジスタを平面的に並列
接続する高周波高出力トランジスタにおいては宿命的な
ものであった。
クタ領域がエビタキンヤル成長されたウヱーハにおいて
、酸化、拡散、リングラフイー技術により、Ｐ型のベー
ス領域ｌが、またＰ型のベース領域ｌ内にＮ＋型のエミ
ッタ領域２が形成されている。さらにリングラフイー技
術によってウェーハ上の酸化膜（Ｓｉ０２）または窒化
膜（８ｉ３Ｎ４ ） 等の絶縁膜上のコンタクト窓３
を介して表面にあるベース電極ストライプ４とベース領
域１がそれぞれ電気的に接続されている。さらに同じ平
面上にあるエミ、り電極ストライプ５によってエミ、り
領域２がそれぞれ電気的に接続されている０ 今第２図の従来例では、ベース電極ストライプ４とエミ
ッタ電極ストライプ５は同一平面上に交互に配列されて
いる。ここで第２図で示される従来チップでは、前記２
つの電極ストライプ４．５の間隔Ａはチップ全体にわた
って一定になっている０ 〔発明が解決しようとする問題点〕 以上説明したよう罠、従来の高周波高出力トランジスタ
は多数個の単位トランジスタを並列に、しかも等間隔に
並べた構造となっている。しかし単位トランジスタの並
列数を単純に増すと各単位トランジスタの均一動作が困
難になり相互間のＲＦ動作バランスがくずれ、期待した
程、高出力にならなかったりひいては破壊しやすくなっ
たりする。この主な原因の１つは熱的アンバランスであ
る。即ち、単位トランジスタが平面的に配列されている
構造では、ＲＰ動作の際、各単位トランジスタから発生
する熱が互いに重なシ合う為各単位トランジスタの接合
温度の上昇を誘発し特に中央に配列された単位トランジ
スタの方が両端に配置されたトランジスタよりも多くの
熱の重なりて出合う為、接合温度が高くなる。こうなる
と半導体の抵抗温度係数が負であることにより、電流が
中央部の単位トランジスタに集中するようになり、両端
部の単位トランジスタは充分なＲＦ動作をしなくなシ、
ますます熱的アンバランス状態を促進してしまう。以上
の様な現象は多数個の単位トランジスタを平面的に並列
接続する高周波高出力トランジスタにおいては宿命的な
ものであった。
本発明は上記問題点を解決し、各単位トランジスタに流
れる電流の均一化を計り、ＲＦ動作のバランスを実現し
、より高出力が得られる半導体装置を提供することを目
的とする。
れる電流の均一化を計り、ＲＦ動作のバランスを実現し
、より高出力が得られる半導体装置を提供することを目
的とする。
本発明の半導体装置は、３つの異なる動作領域を有する
半導体チップにおいて、該半導体チップの一表面上に前
記３つの動作領域のうち２つの動作領域がそれぞれ複数
個の金属化導体によシミ気的に接続されており、かつ前
記金属化導体はそれぞれ交互に配列されてなり、さらに
前記残りの１つの動作領域は前記半導体チップの反対側
の表面から外部との電気的接続のなされる半導体装置に
おいて前記平面的に交互に配列された金属化導体のその
くり返しピッチは中央部が両端部より広く構成されてい
るものである。
半導体チップにおいて、該半導体チップの一表面上に前
記３つの動作領域のうち２つの動作領域がそれぞれ複数
個の金属化導体によシミ気的に接続されており、かつ前
記金属化導体はそれぞれ交互に配列されてなり、さらに
前記残りの１つの動作領域は前記半導体チップの反対側
の表面から外部との電気的接続のなされる半導体装置に
おいて前記平面的に交互に配列された金属化導体のその
くり返しピッチは中央部が両端部より広く構成されてい
るものである。
なお、上記構成において、交互に配列された金属化導体
によシミ気的に接続された２つの動作領域がそれぞれエ
ミ、りとベースであり、残りの１つの動作領域がコレク
ターである半導体装置又は上記２つの動作領域がそれぞ
れソースとゲートであり、残りの１つ動作領域がドレイ
ンである半導体装置に適用して効果がある。
によシミ気的に接続された２つの動作領域がそれぞれエ
ミ、りとベースであり、残りの１つの動作領域がコレク
ターである半導体装置又は上記２つの動作領域がそれぞ
れソースとゲートであり、残りの１つ動作領域がドレイ
ンである半導体装置に適用して効果がある。
以下、本発明の実施例について図面を８押して説明する
。第１図は本発明の一実施例の平圓図である０ 第１図は従来例の第２図に示したトランジスタチップと
同−ｗｉ類のトランジスタチップの平面図であり、１１
はベース領域、１２はエミ、り領域、１３はコンタクト
窓、１４はベース電極ストライプ％ １５はエミ、り電
極ストライプである。
。第１図は本発明の一実施例の平圓図である０ 第１図は従来例の第２図に示したトランジスタチップと
同−ｗｉ類のトランジスタチップの平面図であり、１１
はベース領域、１２はエミ、り領域、１３はコンタクト
窓、１４はベース電極ストライプ％ １５はエミ、り電
極ストライプである。
本実施例の構成は従来例と同じ構成となっているが異な
る点は中央部に位置する２つの電極ストライプ１４．１
５の間隔Ｂの方が両端に位置する２つの電極ストライプ
１４．１５の間隔Ｃよりも大きく設計されていることで
ある。
る点は中央部に位置する２つの電極ストライプ１４．１
５の間隔Ｂの方が両端に位置する２つの電極ストライプ
１４．１５の間隔Ｃよりも大きく設計されていることで
ある。
これＫより中央部の熱の重なりによる電流の集中を防止
し、ストライプ全体が均一動作するようになる。
し、ストライプ全体が均一動作するようになる。
以上説明したとおり、本発明によれば、従来平均的に配
列される多数個の単位トランジスタ相互の配置ピッチを
、中央部のそれを疎に両端部のそれを密に形成すること
によシ、熱の重なりの多い中央部の単位トランジスタの
その傾向を軽減してやることが可能となシ、各単位トラ
ンジスタを均一に動作させることができる。
列される多数個の単位トランジスタ相互の配置ピッチを
、中央部のそれを疎に両端部のそれを密に形成すること
によシ、熱の重なりの多い中央部の単位トランジスタの
その傾向を軽減してやることが可能となシ、各単位トラ
ンジスタを均一に動作させることができる。
第１図は本発明の一実施例の平面図、第２図は従来の高
周波高出力トランジスタの一例の平面図である。 １．１１・・・・・・ベース領域、２．１２・・・・・
・エミッタ領域、３，１３・・・・・・コンタクト窓、
４．１４・・・°°゛ヘース電極ストライプ、５．１５
・・・・・・エミ、り電極ストライプ。 ／ｌ＋ 代理人 弁理士 内 原 背／−”ｌ゛）叉
］と
周波高出力トランジスタの一例の平面図である。 １．１１・・・・・・ベース領域、２．１２・・・・・
・エミッタ領域、３，１３・・・・・・コンタクト窓、
４．１４・・・°°゛ヘース電極ストライプ、５．１５
・・・・・・エミ、り電極ストライプ。 ／ｌ＋ 代理人 弁理士 内 原 背／−”ｌ゛）叉
］と
Claims (3)
- （１）３つの異なる動作領域を有する半導体チップにお
いて、該半導体チップの一表面上に前記３つの動作領域
のうち２つの動作領域がそれぞれ複数個の金属化導体に
より電気的に接続されており、かつ前記金属化導体はそ
れぞれ交互に配列されてなり、さらに前記残りの１つの
動作領域は前記半導体チップの反対側の表面から外部と
の電気的接続のなされる半導体装置において前記平面的
に交互に配列された金属化導体のそのくり返しピッチは
中央部が両端部より広いことを特徴とする半導体装置。 - （２）交互に配列された金属化導体により電気的に接続
された２つの動作領域がそれぞれエミッタとベースであ
り残りの１つの動作領域がコレクタであることを特徴と
する特許請求の範囲第（１）項記載の半導体装置。 - （３）交互に配列された金属化導体により電気的に接続
された２つの動作領域がそれぞれソースとゲートであり
残りの１つの動作領域がドレインであることを特徴とす
る特許請求の範囲第（１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP942485A JPS61168959A (ja) | 1985-01-22 | 1985-01-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP942485A JPS61168959A (ja) | 1985-01-22 | 1985-01-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61168959A true JPS61168959A (ja) | 1986-07-30 |
Family
ID=11719965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP942485A Pending JPS61168959A (ja) | 1985-01-22 | 1985-01-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61168959A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0560123A2 (de) * | 1992-03-12 | 1993-09-15 | Siemens Aktiengesellschaft | Leistungstransistor mit Multifingerkontakten |
| JP2006216802A (ja) * | 2005-02-04 | 2006-08-17 | Hitachi Ulsi Systems Co Ltd | 半導体装置 |
| US8018006B2 (en) | 2005-02-04 | 2011-09-13 | Hitachi Ulsi Systems Co., Ltd. | Semiconductor device having an enlarged space area surrounding an isolation trench for reducing thermal resistance and improving heat dissipation |
| WO2022202004A1 (ja) * | 2021-03-26 | 2022-09-29 | 株式会社村田製作所 | 半導体装置及び半導体モジュール |
-
1985
- 1985-01-22 JP JP942485A patent/JPS61168959A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0560123A2 (de) * | 1992-03-12 | 1993-09-15 | Siemens Aktiengesellschaft | Leistungstransistor mit Multifingerkontakten |
| EP0560123A3 (en) * | 1992-03-12 | 1994-05-25 | Siemens Ag | Power transistor with multiple finger contacts |
| JP2006216802A (ja) * | 2005-02-04 | 2006-08-17 | Hitachi Ulsi Systems Co Ltd | 半導体装置 |
| US8018006B2 (en) | 2005-02-04 | 2011-09-13 | Hitachi Ulsi Systems Co., Ltd. | Semiconductor device having an enlarged space area surrounding an isolation trench for reducing thermal resistance and improving heat dissipation |
| WO2022202004A1 (ja) * | 2021-03-26 | 2022-09-29 | 株式会社村田製作所 | 半導体装置及び半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900482B2 (en) | Semiconductor device having divided active regions with comb-teeth electrodes thereon | |
| US3731164A (en) | Combined bipolar and field effect transistors | |
| JP2017079324A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6665457B2 (ja) | 半導体装置 | |
| JP2001174486A (ja) | ホ−ル素子を備えた電流検出装置 | |
| TWI754997B (zh) | 半導體裝置及高頻模組 | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| US5719429A (en) | High frequency/high output insulated gate semiconductor device with reduced and balanced gate resistance | |
| US5287072A (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| JP2003046142A (ja) | 発光装置及びそれに用いる支持台 | |
| US20040016971A1 (en) | Diode and producing method thereof | |
| JPS61168959A (ja) | 半導体装置 | |
| JPH049378B2 (ja) | ||
| US3465214A (en) | High-current integrated-circuit power transistor | |
| US3808474A (en) | Semiconductor devices | |
| US10964630B2 (en) | Semiconductor device having a conductor plate and semiconductor elements | |
| JPH03142963A (ja) | 半導体装置 | |
| JPS63226075A (ja) | 半導体装置及びその製造方法 | |
| GB2133619A (en) | Semiconductor power device | |
| JP4194841B2 (ja) | 半導体装置配置 | |
| JPS6142952A (ja) | 半導体装置 | |
| US6198117B1 (en) | Transistor having main cell and sub-cells | |
| GB1036051A (en) | Microelectronic device | |
| TWI841994B (zh) | 半導體測試結構及其形成方法 | |
| KR0180537B1 (ko) | 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터 |