JP4194841B2 - 半導体装置配置 - Google Patents
半導体装置配置 Download PDFInfo
- Publication number
- JP4194841B2 JP4194841B2 JP2002550292A JP2002550292A JP4194841B2 JP 4194841 B2 JP4194841 B2 JP 4194841B2 JP 2002550292 A JP2002550292 A JP 2002550292A JP 2002550292 A JP2002550292 A JP 2002550292A JP 4194841 B2 JP4194841 B2 JP 4194841B2
- Authority
- JP
- Japan
- Prior art keywords
- cells
- semiconductor device
- width
- region
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 230000002093 peripheral effect Effects 0.000 claims description 54
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 230000014509 gene expression Effects 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 15
- 239000010410 layer Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置配置に関し、特に、各々が周辺領域により囲まれて配されたセルを有する半導体装置の配置並びに製造方法に関する。
【０００２】
【従来の技術】
シリコンウエハは高価であり従ってそれを処理して半導体装置を製造するにもコストがかかる。用語「ｒｅａｌ ｅｓｔａｔｅ」は半導体ウエハの面積を表し、各小面積のコストが高いことを意味している。従って、一つの半導体ウエハ上に搭載できる素子数を増やすことはいかなる方法でも有効である。ここで、ウエハ上の最大ダイ数が重要になってくる。
【０００３】
【発明が解決しようとする課題】
米国特許番号５，３４０、７７２には台形、三角形さらには長辺が長い長方形というユニークな形状のダイが示されている。この特許によれば、これらのダイは効率的にシリコンウエハ上に配置することができるということである。しかしこれらのダイを配置するにはウエハ面積の何分の一かを占める大きな周辺領域が必要となる。米国特許番号５，３４０、７７２によれば、このような大きな周辺領域は場合によっては有効であるということである。例えば、多数の入出力が必要な場合には大きな周辺領域は有効である。しかし、入出力が少ない場合にはそのような大きな周辺領域はスペースの無駄であり、この手法は万能な手法はというわけではない。さらには米国特許番号５，３４０、７７２では各ダイ面積を縮小する方法については開示していない。
【０００４】
図１に長い窪みにより分けられた二つのエピタキシャル・ダイオードを有するダブル・ダイオードの構造を示す。第１ダイオード２６と第２ダイオード２８は電気的に分離されており、第１ダイオード２６と第１ダイオード２８の端部には二酸化シリコン２０が堆積されている。ガラス保護層２２がこれらダイオードを取り囲み、さらにダイオードの隙間を埋めている。このようなダイオードはダイオード・アレイを有するウエハ上に形成されスクライブされて一つ一つ分割される。このため、スクライブ領域２４がダブル・ダイオード構造周辺に設けられる。
【０００５】
このようなダブル・ダイオードは周辺にそれ程ボンディングパッドを必要としないので、周辺領域を大きくするのは無駄である。しかし、ウエハ毎のダブル・ダイオード数を増やす半導体装置製造技術は必要であり、これは他の複数素子を有する半導体装置構造でも同じである。
【０００６】
【課題を解決するための手段】
この発明によれば、複数のセルとこれらセルを取り囲む周辺領域を有し隣り合うセル間の周辺領域はこれら隣り合うセルに対して共通に用いられる半導体装置の製造方法であって、前記周辺領域の幅又複数の幅を決定し、決定された幅又複数の幅に依存するセル配置の全面積を実質的に削減する各セルの最適アスペクト比を求め、各セルが前記求められたアスペクト比に実質的に従ったアスペクト比を有し、前記決定された幅を有する周辺領域により分割されたセル配置を備えた半導体装置を製造する半導体装置の製造方法が提供される。
【０００７】
この発明により半導体装置の総面積が縮小される。これにより、与えられたサイズの一つのウエハ上に多くの半導体装置を製造することができる。
【０００８】
アスペクト比は最適アスペクト比の２０％以内でも良いが、好ましくは１０％である。この小さなアスペクト比レンジにより周辺領域特性等他の部分についてもこの発明の効果が現れる。いずれにしても、面積を最大限に有効に用いるにはアスペクト比は最適アスペクト比の５％以内がよい。
【０００９】
セルが配置されるのは半導体装置の活性領域であってもよい。周辺領域は装置の電気的にそれ程活性でない領域であってもよく、又は、分離領域や絶縁領域等の電気的に不活性な領域であってもよい。一例としては、セルは複数ダイオード装置のダイオードであってもよい。それらは、又、携帯用機器の電圧供給装置の電力トランジスタのエミッタ及び/又はベース領域そして/又はセル素子であってもよい。この発明の配置原理は集積回路を含む多くの装置に適用される。
【００１０】
半導体装置はｎｘｍアレイを有し、ここで、ｎ，ｍは正の整数でｎは少なくとも２である。ｎとｍは等しくなくてもよい。セルは長方形に配されてもよい。それ以外の形状に配置してもよいが、その場合、ｎｘｍアレイでなくともよく、装置上のセル効率を上げるためにさらにアレイは複雑でもよい。
【００１１】
好ましくはｎとｍは等しくなく、ｎはできるだけ小さく、ｍは１０以下がよい。
【００１２】
半導体装置はｘ方向にｎ活性領域又はセルを有し、ｙ方向にｍ活性領域又はセルを有してもよい。通常、特に長方形セルではｘとｙは直交する。他の形状のセルでは基礎ベクタであるｘとｙは直交でなくともよい。これは例えば並行四辺形セル配置の場合である。
【００１３】
直交配置アレイの幅と長さのアスペクト比Ａｒは以下のように求められる。
【数４】
ここでｈ２は上下セルとｙ方向のダイ端部との所定幅である。ｗ２は左右セルとｘ方向のダイ端部との所定幅である。ｈ３はｙ方向の隣り合うセルの所定幅である。そしてｗ３はｘ方向の隣り合うセルの所定幅である。
【００１４】
この式は以下のようにして導かれる。
【００１５】
周辺領域幅は装置形状と用いられるプロセスにおける設計ルールにより決められる。セル間内側周辺領域幅はアレイ外側を取り囲む外側周辺領域幅とは異なる。アレイ外側にスクライブ領域を設けてもよく、これによりウエハ上で各半導体装置が隣接する半導体装置から分離される。このスクライブ領域幅により、外側周辺領域の幅は内側周辺領域の幅より広くなくてもよくなる。
【００１６】
半導体装置はダブル・ダイオードでもよい。このダイオードはトレンチ内のガラス・パッシベーションを含む保護領域で囲まれた活性なエピタキシャル・ダイオード領域を備えてもよい。ダブル・ダイオード同様、そのようなガラス・パッシベーションを窪みに含む他の複数メサダイオード素子でもよい。
【００１７】
半導体装置は、例えば活性領域アイランドを規定するエピタキシャル層を貫く相反する導電型の分離領域により分離された回路アイランドを備えた集積回路でもよい。
【００１８】
さらに半導体装置は例えば携帯用機器用電力トランジスタでもよい。
【００１９】
半導体装置はダイを形成する隣り合う装置から分離される単体の装置であってもよい。また半導体装置は集積回路の一部分であってもよい。この発明によりおける面積縮小はいずれの半導体装置であっても達成される。
【００２０】
この発明はさらにｎｘｍセルアレイを有する半導体装置に関し、ここで、ｎ，ｍは異なる正の整数でｎはできるだけ小さく、ｍは１０以下である。所定幅又は所定複数幅の複数周辺領域がセルを取り囲み、隣り合うセル間の周辺領域はこれら隣り合うセルに共通に用いられる。セルのアスペクト比は、所定幅又は所定複数幅に依存するアレイの総面積を縮小するアスペクト比の１０％以内である。
【００２１】
ｎｘｍアレイ外側を取り囲む外側周辺領域幅はセル間の内側周辺領域幅とは異なる。
【００２２】
半導体装置はｘ方向にｎセルを有し、直交するｙ方向にｍセルを有してもよい。活性領域のアスペクト比Ａｒは以下のように求められる。
【００２３】
【数５】
ここでｈ２は上下セルとｙ方向のダイ端部との所定幅である。ｗ２は左右セルとｘ方向のダイ端部との所定幅である。ｈ３はｙ方向の隣り合うセルの所定幅である。そしてｗ３はｘ方向の隣り合うセルの所定幅である。
【００２４】
この発明はさらに基板上に横並びに配された一組の活性なエピタキシャル・ダイオード領域を備えたダブル・ダイオードに関する。これら活性なエピタキシャル・ダイオード領域間と周囲に保護膜が設けられている。これら活性なエピタキシャル・ダイオード領域は幅と長さの比が０．７乃至０．７８である長方形領域で長辺を隣り合わせにして基板上に配置される。
【００２５】
【発明の実施の形態】
この発明の好ましい実施形態を図面を参照して説明する。図２においてこの発明の半導体装置はアレイ状に配置された複数の活性領域３２を有する。各活性領域は周辺領域３４により取り囲まれている。隣接する活性領域間の周辺領域３４が各活性領域の周辺領域として機能し、例えば隣接活性領域間を電気的に分離する機能を有する。
【００２６】
活性領域面積と周辺領域面積はプロセスに必要な設計ルール又は最終製品の機能的な要求に応じて決定される。例えば、隣接活性領域間を電気的に分離するのに周辺領域はある最小幅を必要とする。
【００２７】
外側周辺領域３６にはセル３２間の内側周辺領域３８とは異なる制約がある。例えば、外側周辺領域は所定幅のスクライブ領域を有してもよい。このスクライブ領域はエウハ上の半導体装置がその活性領域にダメージを与えることなく分離されるようなある最小幅が必要となる。
【００２８】
半導体装置上の特定方向をｘ，ｙ方向とすると次のようなパラメータが規定される。
【００２９】
ｈ１：ｙ方向のセル高さ。ｗ１：ｘ方向のセル幅；ｈ２：外側周辺領域高さ、即ち、上下セルとｙ方向ダイ端部間距離；ｗ２：外側周辺領域幅、即ち、左右セルとｘ方向ダイ端部間距離；ｈ３：周辺領域高さ、即ち、ｙ方向隣接セル間距離；ｗ３：周辺領域幅、即ち、ｘ方向隣接セル間距離；ｎ：ｘ方向セル数；そしてｍ：ｙ方向セル数
そこで、ダイ面積Ａｄが次のように求められる。
【００３０】
【数６】
Ａｒをセルのアスペクト比とするとｈ１、ｗ１が次のように求められる。
【００３１】
【数７】
これらを式（１）に代入するとＡｄを求める式が得られる。例えば、図３は、ｎ＝２，ｍ＝１、Ａ＝１ｍｍ２、ｈ２＝０．２５ｍｍ、ｗ２＝０．２５ｍｍ、ｈ３＝０．２５ｍｍ、ｗ３＝０．２５ｍｍの場合のダイ総面積を示している。このグラフはアスペクト比が約０．７５の場合の固定活性領域の最小総面積を示している。
【００３２】
通常の場合の最適値Ａｄを求めるにはＡｄの式をＡｒに関して異ならせアスペクト比の関数として最小総面積を求めることができる。これは次のような場合である。
【００３３】
【数８】
ここで、驚くべきことに、各セル面積Ａは上記式範囲外となる。これは最適アスペクト比はセル面積ではなく厳密にはアレイに縦横するセル数に依存するということを意味する。
【００３４】
この発明の方法では上記分析が採用される。最初に、装置タイプにより必要とするセル数、即ちｎ，ｍを決定する。次に、設計ルールに応じて、周辺領域と外側周辺領域の必要となる幅、即ちｈ２、ｗ２、ｈ３、ｗ３を決定する。そして上記式（３）によりセルのアスペクト比を求める。この求められたアスペクト比を装置活性領域のアスペクト比としすでに述べたその他のパラメータを用いてこの発明の半導体装置が製造される。
【００３５】
このようにして製造される半導体装置は正確に求められたアスペクト比を有する必要はない。例えば、エミッタ周辺特性等も重要であり、配置効率においては最適アスペクト比よりも誤差が小さくなければならない場合もある。
【００３６】
この方法は各種装置構造に適用される。例えば、活性領域アイランドとなるｎ型エピタキシャル層を貫いて延びるｐ型分離層である相反する導電型拡散分離層で分離された回路アイランドを備えた集積回路がこの発明により提供される。この場合、ｐ型分離層幅は所定幅であり、ｎ型活性領域アイランドのアスペクト比は上記説明したようにして得られる。さらには、トランジスタのベース領域の活性領域内のエミッタ領域をセルとしてもよい。この場合、活性領域を取り囲むベース領域の不活性領域を周辺領域とすることができ、携帯機器用電力トランジスタ等に用いられる。
【００３７】
図４に関数ｍとして式（３）を用いて求められた最適アスペクト比を示す。一つの曲線ではｍの変化に応じてｎが２ｍとなり、即ち、装置長さに沿って装置幅に横切る方向のセルが２倍程になる。他の場合ではｎは４ｍとなる。図から分かるようにセル数が多くなるほど最適アスペクト比は１に近づく。この発明では、例えばｎ，ｍが１０に満たないような少ないセル数でも効果がある。そのような場合、最適アスペクト比１とは大きく異なる。
【００３８】
この発明の一実施態様を説明する。
【００３９】
図５，６に示すこの発明のダブル・ダイオードは背面に接続配線１２が設けられたｎ＋型本体を備える。本体１０の上面ではｎ型エピタキシャル層１４がｐ型エピタキシャル層１６と上面金属層１８により覆われている。ｐ型エピタキシャル層１６とｎ型エピタキシャル層１４とのｐｎ接合により活性素子であるダイオードが形成されている。これらｐｎ接合領域はエピタキシャル・ダイオードの活性領域となる。
【００４０】
活性領域とｎ，ｐエピタキシャル層を貫く溝２３との間及びそれらの周りにシリコン・ダイオード層２０が形成され、これら二つのダイオード間を通過し周りを取り顔込むようにしてダイオード間を分離している。ガラス保護層２２がシリコン・ダイオード層２０上並びに溝２３内に形成されている。溝により二つの活性素子である第１ダイオード２６，第２ダイオード２８が分離されてダブル・ダイオード構造を成している。スクライブ領域２４がダブル・ダイオード構造外側を囲むように設けられている。
【００４１】
図７に示すのはアレイ状に形成された多くのダブル・ダイオード装置４４が設けられた一枚の完全なるウエハ４２である。スクライブ領域２４部分でスクライブすることにより複数のダブル・ダイオードが得られる。
【００４２】
この装置はダブル・ダイオード構造であるのでｎ＝２、ｍ＝１である。この構造ではセル間及び各セル周りの各周辺領域はパッシベーションのためにある最小幅を必要とする。この最小幅をｐとする。さらに、外側周辺領域パッシベーションの外側を含む装置全体を取り囲むスクライブ領域幅ｓが必要である。従って、ｗ３＝ｈ３＝ｐ、ｗ２＝ｈ２＝（ｐ＋ｓ）となる。これらを式（３）に代入すると次のようになる。
【００４３】
【数９】
通常、スクライブ領域幅ｓはパッシベーション幅よりはるかに小さい。この場合、図に示すように、好ましいアスペクト比は３/４程度である。
【００４４】
この実施形態では、必要とされる最小パッシベーション幅（ｐ）は０．２２ｍｍであり、最小スクライブ領域幅（ｓ）は０．０３ｍｍであり、全外側周辺領域幅（ｐ＋ｓ）は０．２５ｍｍとなる。これらの値から最適アスペクト比は０．７２となる。従来、ダブル・ダイオード構造のダイオード活性領域は図１に示すように正方形であった。ダイオードに必要な面積は１ｍｍ２であり、活性領域は長さ１.１８ｍｍ、幅０.８５ｍｍである。
【００４５】
この発明のアスペクト比０.７２を用いると正方形ダイオードに比べて全面積が２.３％削減される。この割合は少ないように見えるが、多数のチップ製造に適用した場合大幅なコスト低減となる。この発明によるウエハにおける改善はウエハ上のダブル・ダイオード構造の改良からもたらされるものではない。寧ろ、個々の装置面積縮小のよるものである。
【００４６】
以上の実施形態はこの発明の一例であり、この発明の範囲と精神から外れることなく各種の変形例が実現されるものである。その変形例には既知の技術をこの発明の特徴と置き換え又は追加して得られるものでもよい。
【図面の簡単な説明】
【図１】 従来のダブル・ダイオード構造を示す上面図である。
【図２】 この発明の半導体装置を示す上面図である。
【図３】 全装置領域と一つの活性領域の活性領域比の関係を示すグラフである。
【図４】 ｘ方向セル数とｙ方向セル数間の与えられた関係におけるｙ方向セル数の関数である最適アスペクト比を示す図である。
【図５】 この発明のダブル・ダイオード構造を示す断面図である。
【図６】 この発明のダブル・ダイオード構造を示す上面図である。
【図７】 この発明の複数の半導体装置を配置した半導体ウエハを示す図である。
【発明の属する技術分野】
この発明は半導体装置配置に関し、特に、各々が周辺領域により囲まれて配されたセルを有する半導体装置の配置並びに製造方法に関する。
【０００２】
【従来の技術】
シリコンウエハは高価であり従ってそれを処理して半導体装置を製造するにもコストがかかる。用語「ｒｅａｌ ｅｓｔａｔｅ」は半導体ウエハの面積を表し、各小面積のコストが高いことを意味している。従って、一つの半導体ウエハ上に搭載できる素子数を増やすことはいかなる方法でも有効である。ここで、ウエハ上の最大ダイ数が重要になってくる。
【０００３】
【発明が解決しようとする課題】
米国特許番号５，３４０、７７２には台形、三角形さらには長辺が長い長方形というユニークな形状のダイが示されている。この特許によれば、これらのダイは効率的にシリコンウエハ上に配置することができるということである。しかしこれらのダイを配置するにはウエハ面積の何分の一かを占める大きな周辺領域が必要となる。米国特許番号５，３４０、７７２によれば、このような大きな周辺領域は場合によっては有効であるということである。例えば、多数の入出力が必要な場合には大きな周辺領域は有効である。しかし、入出力が少ない場合にはそのような大きな周辺領域はスペースの無駄であり、この手法は万能な手法はというわけではない。さらには米国特許番号５，３４０、７７２では各ダイ面積を縮小する方法については開示していない。
【０００４】
図１に長い窪みにより分けられた二つのエピタキシャル・ダイオードを有するダブル・ダイオードの構造を示す。第１ダイオード２６と第２ダイオード２８は電気的に分離されており、第１ダイオード２６と第１ダイオード２８の端部には二酸化シリコン２０が堆積されている。ガラス保護層２２がこれらダイオードを取り囲み、さらにダイオードの隙間を埋めている。このようなダイオードはダイオード・アレイを有するウエハ上に形成されスクライブされて一つ一つ分割される。このため、スクライブ領域２４がダブル・ダイオード構造周辺に設けられる。
【０００５】
このようなダブル・ダイオードは周辺にそれ程ボンディングパッドを必要としないので、周辺領域を大きくするのは無駄である。しかし、ウエハ毎のダブル・ダイオード数を増やす半導体装置製造技術は必要であり、これは他の複数素子を有する半導体装置構造でも同じである。
【０００６】
【課題を解決するための手段】
この発明によれば、複数のセルとこれらセルを取り囲む周辺領域を有し隣り合うセル間の周辺領域はこれら隣り合うセルに対して共通に用いられる半導体装置の製造方法であって、前記周辺領域の幅又複数の幅を決定し、決定された幅又複数の幅に依存するセル配置の全面積を実質的に削減する各セルの最適アスペクト比を求め、各セルが前記求められたアスペクト比に実質的に従ったアスペクト比を有し、前記決定された幅を有する周辺領域により分割されたセル配置を備えた半導体装置を製造する半導体装置の製造方法が提供される。
【０００７】
この発明により半導体装置の総面積が縮小される。これにより、与えられたサイズの一つのウエハ上に多くの半導体装置を製造することができる。
【０００８】
アスペクト比は最適アスペクト比の２０％以内でも良いが、好ましくは１０％である。この小さなアスペクト比レンジにより周辺領域特性等他の部分についてもこの発明の効果が現れる。いずれにしても、面積を最大限に有効に用いるにはアスペクト比は最適アスペクト比の５％以内がよい。
【０００９】
セルが配置されるのは半導体装置の活性領域であってもよい。周辺領域は装置の電気的にそれ程活性でない領域であってもよく、又は、分離領域や絶縁領域等の電気的に不活性な領域であってもよい。一例としては、セルは複数ダイオード装置のダイオードであってもよい。それらは、又、携帯用機器の電圧供給装置の電力トランジスタのエミッタ及び/又はベース領域そして/又はセル素子であってもよい。この発明の配置原理は集積回路を含む多くの装置に適用される。
【００１０】
半導体装置はｎｘｍアレイを有し、ここで、ｎ，ｍは正の整数でｎは少なくとも２である。ｎとｍは等しくなくてもよい。セルは長方形に配されてもよい。それ以外の形状に配置してもよいが、その場合、ｎｘｍアレイでなくともよく、装置上のセル効率を上げるためにさらにアレイは複雑でもよい。
【００１１】
好ましくはｎとｍは等しくなく、ｎはできるだけ小さく、ｍは１０以下がよい。
【００１２】
半導体装置はｘ方向にｎ活性領域又はセルを有し、ｙ方向にｍ活性領域又はセルを有してもよい。通常、特に長方形セルではｘとｙは直交する。他の形状のセルでは基礎ベクタであるｘとｙは直交でなくともよい。これは例えば並行四辺形セル配置の場合である。
【００１３】
直交配置アレイの幅と長さのアスペクト比Ａｒは以下のように求められる。
【数４】
【００１４】
この式は以下のようにして導かれる。
【００１５】
周辺領域幅は装置形状と用いられるプロセスにおける設計ルールにより決められる。セル間内側周辺領域幅はアレイ外側を取り囲む外側周辺領域幅とは異なる。アレイ外側にスクライブ領域を設けてもよく、これによりウエハ上で各半導体装置が隣接する半導体装置から分離される。このスクライブ領域幅により、外側周辺領域の幅は内側周辺領域の幅より広くなくてもよくなる。
【００１６】
半導体装置はダブル・ダイオードでもよい。このダイオードはトレンチ内のガラス・パッシベーションを含む保護領域で囲まれた活性なエピタキシャル・ダイオード領域を備えてもよい。ダブル・ダイオード同様、そのようなガラス・パッシベーションを窪みに含む他の複数メサダイオード素子でもよい。
【００１７】
半導体装置は、例えば活性領域アイランドを規定するエピタキシャル層を貫く相反する導電型の分離領域により分離された回路アイランドを備えた集積回路でもよい。
【００１８】
さらに半導体装置は例えば携帯用機器用電力トランジスタでもよい。
【００１９】
半導体装置はダイを形成する隣り合う装置から分離される単体の装置であってもよい。また半導体装置は集積回路の一部分であってもよい。この発明によりおける面積縮小はいずれの半導体装置であっても達成される。
【００２０】
この発明はさらにｎｘｍセルアレイを有する半導体装置に関し、ここで、ｎ，ｍは異なる正の整数でｎはできるだけ小さく、ｍは１０以下である。所定幅又は所定複数幅の複数周辺領域がセルを取り囲み、隣り合うセル間の周辺領域はこれら隣り合うセルに共通に用いられる。セルのアスペクト比は、所定幅又は所定複数幅に依存するアレイの総面積を縮小するアスペクト比の１０％以内である。
【００２１】
ｎｘｍアレイ外側を取り囲む外側周辺領域幅はセル間の内側周辺領域幅とは異なる。
【００２２】
半導体装置はｘ方向にｎセルを有し、直交するｙ方向にｍセルを有してもよい。活性領域のアスペクト比Ａｒは以下のように求められる。
【００２３】
【数５】
【００２４】
この発明はさらに基板上に横並びに配された一組の活性なエピタキシャル・ダイオード領域を備えたダブル・ダイオードに関する。これら活性なエピタキシャル・ダイオード領域間と周囲に保護膜が設けられている。これら活性なエピタキシャル・ダイオード領域は幅と長さの比が０．７乃至０．７８である長方形領域で長辺を隣り合わせにして基板上に配置される。
【００２５】
【発明の実施の形態】
この発明の好ましい実施形態を図面を参照して説明する。図２においてこの発明の半導体装置はアレイ状に配置された複数の活性領域３２を有する。各活性領域は周辺領域３４により取り囲まれている。隣接する活性領域間の周辺領域３４が各活性領域の周辺領域として機能し、例えば隣接活性領域間を電気的に分離する機能を有する。
【００２６】
活性領域面積と周辺領域面積はプロセスに必要な設計ルール又は最終製品の機能的な要求に応じて決定される。例えば、隣接活性領域間を電気的に分離するのに周辺領域はある最小幅を必要とする。
【００２７】
外側周辺領域３６にはセル３２間の内側周辺領域３８とは異なる制約がある。例えば、外側周辺領域は所定幅のスクライブ領域を有してもよい。このスクライブ領域はエウハ上の半導体装置がその活性領域にダメージを与えることなく分離されるようなある最小幅が必要となる。
【００２８】
半導体装置上の特定方向をｘ，ｙ方向とすると次のようなパラメータが規定される。
【００２９】
ｈ１：ｙ方向のセル高さ。ｗ１：ｘ方向のセル幅；ｈ２：外側周辺領域高さ、即ち、上下セルとｙ方向ダイ端部間距離；ｗ２：外側周辺領域幅、即ち、左右セルとｘ方向ダイ端部間距離；ｈ３：周辺領域高さ、即ち、ｙ方向隣接セル間距離；ｗ３：周辺領域幅、即ち、ｘ方向隣接セル間距離；ｎ：ｘ方向セル数；そしてｍ：ｙ方向セル数
そこで、ダイ面積Ａｄが次のように求められる。
【００３０】
【数６】
【００３１】
【数７】
【００３２】
通常の場合の最適値Ａｄを求めるにはＡｄの式をＡｒに関して異ならせアスペクト比の関数として最小総面積を求めることができる。これは次のような場合である。
【００３３】
【数８】
【００３４】
この発明の方法では上記分析が採用される。最初に、装置タイプにより必要とするセル数、即ちｎ，ｍを決定する。次に、設計ルールに応じて、周辺領域と外側周辺領域の必要となる幅、即ちｈ２、ｗ２、ｈ３、ｗ３を決定する。そして上記式（３）によりセルのアスペクト比を求める。この求められたアスペクト比を装置活性領域のアスペクト比としすでに述べたその他のパラメータを用いてこの発明の半導体装置が製造される。
【００３５】
このようにして製造される半導体装置は正確に求められたアスペクト比を有する必要はない。例えば、エミッタ周辺特性等も重要であり、配置効率においては最適アスペクト比よりも誤差が小さくなければならない場合もある。
【００３６】
この方法は各種装置構造に適用される。例えば、活性領域アイランドとなるｎ型エピタキシャル層を貫いて延びるｐ型分離層である相反する導電型拡散分離層で分離された回路アイランドを備えた集積回路がこの発明により提供される。この場合、ｐ型分離層幅は所定幅であり、ｎ型活性領域アイランドのアスペクト比は上記説明したようにして得られる。さらには、トランジスタのベース領域の活性領域内のエミッタ領域をセルとしてもよい。この場合、活性領域を取り囲むベース領域の不活性領域を周辺領域とすることができ、携帯機器用電力トランジスタ等に用いられる。
【００３７】
図４に関数ｍとして式（３）を用いて求められた最適アスペクト比を示す。一つの曲線ではｍの変化に応じてｎが２ｍとなり、即ち、装置長さに沿って装置幅に横切る方向のセルが２倍程になる。他の場合ではｎは４ｍとなる。図から分かるようにセル数が多くなるほど最適アスペクト比は１に近づく。この発明では、例えばｎ，ｍが１０に満たないような少ないセル数でも効果がある。そのような場合、最適アスペクト比１とは大きく異なる。
【００３８】
この発明の一実施態様を説明する。
【００３９】
図５，６に示すこの発明のダブル・ダイオードは背面に接続配線１２が設けられたｎ＋型本体を備える。本体１０の上面ではｎ型エピタキシャル層１４がｐ型エピタキシャル層１６と上面金属層１８により覆われている。ｐ型エピタキシャル層１６とｎ型エピタキシャル層１４とのｐｎ接合により活性素子であるダイオードが形成されている。これらｐｎ接合領域はエピタキシャル・ダイオードの活性領域となる。
【００４０】
活性領域とｎ，ｐエピタキシャル層を貫く溝２３との間及びそれらの周りにシリコン・ダイオード層２０が形成され、これら二つのダイオード間を通過し周りを取り顔込むようにしてダイオード間を分離している。ガラス保護層２２がシリコン・ダイオード層２０上並びに溝２３内に形成されている。溝により二つの活性素子である第１ダイオード２６，第２ダイオード２８が分離されてダブル・ダイオード構造を成している。スクライブ領域２４がダブル・ダイオード構造外側を囲むように設けられている。
【００４１】
図７に示すのはアレイ状に形成された多くのダブル・ダイオード装置４４が設けられた一枚の完全なるウエハ４２である。スクライブ領域２４部分でスクライブすることにより複数のダブル・ダイオードが得られる。
【００４２】
この装置はダブル・ダイオード構造であるのでｎ＝２、ｍ＝１である。この構造ではセル間及び各セル周りの各周辺領域はパッシベーションのためにある最小幅を必要とする。この最小幅をｐとする。さらに、外側周辺領域パッシベーションの外側を含む装置全体を取り囲むスクライブ領域幅ｓが必要である。従って、ｗ３＝ｈ３＝ｐ、ｗ２＝ｈ２＝（ｐ＋ｓ）となる。これらを式（３）に代入すると次のようになる。
【００４３】
【数９】
【００４４】
この実施形態では、必要とされる最小パッシベーション幅（ｐ）は０．２２ｍｍであり、最小スクライブ領域幅（ｓ）は０．０３ｍｍであり、全外側周辺領域幅（ｐ＋ｓ）は０．２５ｍｍとなる。これらの値から最適アスペクト比は０．７２となる。従来、ダブル・ダイオード構造のダイオード活性領域は図１に示すように正方形であった。ダイオードに必要な面積は１ｍｍ２であり、活性領域は長さ１.１８ｍｍ、幅０.８５ｍｍである。
【００４５】
この発明のアスペクト比０.７２を用いると正方形ダイオードに比べて全面積が２.３％削減される。この割合は少ないように見えるが、多数のチップ製造に適用した場合大幅なコスト低減となる。この発明によるウエハにおける改善はウエハ上のダブル・ダイオード構造の改良からもたらされるものではない。寧ろ、個々の装置面積縮小のよるものである。
【００４６】
以上の実施形態はこの発明の一例であり、この発明の範囲と精神から外れることなく各種の変形例が実現されるものである。その変形例には既知の技術をこの発明の特徴と置き換え又は追加して得られるものでもよい。
【図面の簡単な説明】
【図１】 従来のダブル・ダイオード構造を示す上面図である。
【図２】 この発明の半導体装置を示す上面図である。
【図３】 全装置領域と一つの活性領域の活性領域比の関係を示すグラフである。
【図４】 ｘ方向セル数とｙ方向セル数間の与えられた関係におけるｙ方向セル数の関数である最適アスペクト比を示す図である。
【図５】 この発明のダブル・ダイオード構造を示す断面図である。
【図６】 この発明のダブル・ダイオード構造を示す上面図である。
【図７】 この発明の複数の半導体装置を配置した半導体ウエハを示す図である。
Claims (10)
- ｘ方向にｎセル及びｙ方向にｍセルを有するセルのｎｘｍ（ｎ、ｍは整数で、ｎは少なくとも２）アレイと前記複数のセルを取り囲む複数の周辺領域を有する半導体装置であって、隣り合うセル間の周辺領域はこれら隣り合うセルに対して共通に用いられる半導体装置の製造方法であって、
前記周辺領域の幅又複数の幅を決定し、
決定された前記幅又複数の幅に依存するセル配置の全面積を最小化する各セルの最適アスペクトＡｒ比を式
各セルが求められた前記アスペクト比に従ったアスペクト比を有し、
決定された前記幅を有する周辺領域により分割されたセル配置を備えた半導体装置を製造する半導体装置の製造方法。 - 前記各セルのアスペクト比は求められた前記アスペクト比の１０％以内で
あることを特徴とする請求項１記載の半導体装置の製造方法。 - 前記ｎと前記ｍは互いに等しくなく、前記ｎはできるだけ小さく、前記ｍは１０以下であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
- 前記ｎｘｍアレイ周辺の前記周辺領域の幅は前記アレイの要素間の前記周辺領域の幅とは異なることを特徴とする請求項１乃至３いずれかに記載の半導体装置の製造方法。
- 前記アレイの外側周辺領域の周りにスクライブ領域が形成されることを特徴とする請求項１乃至４いずれかに記載の半導体装置の製造方法。
- 前記半導体装置は周辺分離領域に取り囲まれた活性エピタキシャルダイオード領域のセルを有するダブル・ダイオードを備えたことを特徴とする請求項１乃至５いずれかに記載の半導体装置の製造方法。
- 前記周辺分離領域はトレンチ内にガラスパッシベーションを備えることを特徴とする請求項６に記載の半導体装置の製造方法。
- ｎｘｍ（ｎ，ｍは異なる正の整数でｎはできるだけ小さく、ｍは１０以下）セルアレイと、前記セルアレイを取り囲む所定幅又は所定複数幅の複数周辺領域を備えた半導体装置であって、隣り合うセル間の周辺領域はこれら隣り合うセルに共通に用いられ、前記半導体装置はｘ方向にｎセル、ｙ方向にｍセルを備え、活性領域のアスペクト比が式
- 前記半導体装置は、基板上に横並びに配された一組の活性なエピタキシャル・ダイオード領域と、前記一組の活性なエピタキシャル・ダイオード領域の間と周囲とに設けられた保護領域とを備え、前記一組の活性なエピタキシャル・ダイオード領域は幅と長さの比が０．７乃至０．７８である長方形領域で長辺を隣り合わせにして前記基板上に配置されていることを特徴とする請求項８記載の半導体装置。
- 複数のセルとこれらセルを取り囲む周辺領域を有し隣り合うセル間の周辺領域はこれら隣り合うセルに対して共通に用いられる半導体装置の製造方法であって、
前記周辺領域の幅又複数の幅を決定し、
決定された前記幅又複数の幅に依存するセル配置の全面積を最小化する各セルの最適アスペクト比を求め、前記半導体装置はｘ方向にｎセル、ｙ方向にｍセルを備え、幅と長さのアスペクト比Ａｒが式
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0030595.3A GB0030595D0 (en) | 2000-12-15 | 2000-12-15 | Semiconductor device layout |
| PCT/EP2001/014209 WO2002049076A2 (en) | 2000-12-15 | 2001-11-29 | Semiconductor device layout |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004516650A JP2004516650A (ja) | 2004-06-03 |
| JP4194841B2 true JP4194841B2 (ja) | 2008-12-10 |
Family
ID=9905139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002550292A Expired - Fee Related JP4194841B2 (ja) | 2000-12-15 | 2001-11-29 | 半導体装置配置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6629303B2 (ja) |
| EP (1) | EP1346415A2 (ja) |
| JP (1) | JP4194841B2 (ja) |
| KR (1) | KR20020084139A (ja) |
| GB (1) | GB0030595D0 (ja) |
| WO (1) | WO2002049076A2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4387119B2 (ja) * | 2003-03-27 | 2009-12-16 | 三菱電機株式会社 | 半導体装置 |
| US20080201677A1 (en) * | 2007-02-21 | 2008-08-21 | Faye Baker | Integrated Circuit (IC) Chip Input/Output (I/O) Cell Design Optimization Method And IC chip With Optimized I/O Cells |
| KR101044295B1 (ko) * | 2010-01-07 | 2011-06-28 | 주식회사 엔타시스 | 자동화된 칩 면적 최적화를 위한 블록 패킹방법 및 표준 셀 패킹 방법 |
| JP2012069884A (ja) * | 2010-09-27 | 2012-04-05 | Sanken Electric Co Ltd | 半導体モジュールの設計方法、半導体モジュール |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2382093A2 (fr) * | 1973-03-09 | 1978-09-22 | Thomson Csf | Procede de fabrication de dispositifs semi-conducteurs passives collectivement, et dispositifs ainsi obtenus |
| US4281448A (en) * | 1980-04-14 | 1981-08-04 | Gte Laboratories Incorporated | Method of fabricating a diode bridge rectifier in monolithic integrated circuit structure utilizing isolation diffusions and metal semiconductor rectifying barrier diode formation |
| JPS59220947A (ja) * | 1983-05-30 | 1984-12-12 | Sharp Corp | 半導体装置の製造方法 |
| US4542397A (en) * | 1984-04-12 | 1985-09-17 | Xerox Corporation | Self aligning small scale integrated circuit semiconductor chips to form large area arrays |
| JPH0766975B2 (ja) * | 1988-12-09 | 1995-07-19 | サンケン電気株式会社 | 複合型ダイオード装置 |
| US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
| US6170080B1 (en) * | 1997-08-29 | 2001-01-02 | Vlsi Technology, Inc. | Method and system for floorplanning a circuit design at a high level of abstraction |
| US6229163B1 (en) * | 1998-11-20 | 2001-05-08 | Fairchild Semiconductor Corp. | Very high aspect ratio semiconductor devices using fractal based topologies |
-
2000
- 2000-12-15 GB GBGB0030595.3A patent/GB0030595D0/en not_active Ceased
-
2001
- 2001-11-29 KR KR1020027010619A patent/KR20020084139A/ko not_active Application Discontinuation
- 2001-11-29 JP JP2002550292A patent/JP4194841B2/ja not_active Expired - Fee Related
- 2001-11-29 EP EP01988015A patent/EP1346415A2/en not_active Withdrawn
- 2001-11-29 WO PCT/EP2001/014209 patent/WO2002049076A2/en active Application Filing
- 2001-11-30 US US10/015,711 patent/US6629303B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1346415A2 (en) | 2003-09-24 |
| KR20020084139A (ko) | 2002-11-04 |
| WO2002049076A3 (en) | 2002-11-14 |
| JP2004516650A (ja) | 2004-06-03 |
| US6629303B2 (en) | 2003-09-30 |
| WO2002049076A2 (en) | 2002-06-20 |
| GB0030595D0 (en) | 2001-01-31 |
| US20020110959A1 (en) | 2002-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448641B2 (en) | Low-capacitance bonding pad for semiconductor device | |
| JP5031985B2 (ja) | 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス | |
| US11784188B2 (en) | Semiconductor integrated circuit device | |
| US6271548B1 (en) | Master slice LSI and layout method for the same | |
| US20050087807A1 (en) | Integrated circuit bond pad structures and methods of making | |
| JP4372847B2 (ja) | シリコンオンインシュレータ（ｓｏｉ）集積回路を製造する際のゲッタリング手段を設ける方法 | |
| JP2020150179A (ja) | 半導体装置 | |
| US11063035B2 (en) | Semiconductor integrated circuit device | |
| JP6560059B2 (ja) | 半導体装置およびその製造方法 | |
| JP4194841B2 (ja) | 半導体装置配置 | |
| US5592026A (en) | Integrated structure pad assembly for lead bonding | |
| CN107230703B (zh) | 一种晶圆 | |
| KR20010102013A (ko) | 집적 회로의 정전기 방전 보호 | |
| WO2023167083A1 (ja) | 半導体集積回路装置 | |
| CN215988702U (zh) | 一种晶圆 | |
| EP4113588A1 (en) | Gan device interconnect structure and preparation method therefor | |
| TWI470798B (zh) | 金氧半導體晶片及其製作方法 | |
| JPH09289304A (ja) | 半導体装置 | |
| CN102270635B (zh) | 化合物半导体装置及其制造方法 | |
| JPS58158965A (ja) | 半導体装置 | |
| KR20020001017A (ko) | 반도체소자의 디커플링 캐패시터 및 그 제조방법 | |
| JP2003017698A (ja) | 半導体装置及びその製造方法 | |
| JPH09181284A (ja) | 半導体集積回路装置およびその回路セルの多段接続構造 | |
| JPH05347356A (ja) | 半導体集積回路 | |
| JPH0389533A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080509 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080829 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |