JPS6142952A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6142952A JPS6142952A JP16443584A JP16443584A JPS6142952A JP S6142952 A JPS6142952 A JP S6142952A JP 16443584 A JP16443584 A JP 16443584A JP 16443584 A JP16443584 A JP 16443584A JP S6142952 A JPS6142952 A JP S6142952A
- Authority
- JP
- Japan
- Prior art keywords
- center
- region
- emitter
- base
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置、％に高出力トランジスタに関する
ものである。
ものである。
（従来の技術〉
今日高周波高出力トランジスタの発達は目を見張るもの
が６５．ｃｗ電力でに数１００Ｗ又パルス電力では１０
００Ｗｔ−越えるものが開発されている。
が６５．ｃｗ電力でに数１００Ｗ又パルス電力では１０
００Ｗｔ−越えるものが開発されている。
この場合高出力化の一般的手段は多数個の単位トランジ
スタを並列に接続することであ）、その並列数が多くな
ればなるほど高出力になることは明らかである。しかし
単位トランジスタの並列ａｔ−単純に増すと、各単位ト
ランジスタが均一に動作しなくなり、単位トランジスタ
相互間の高周波（ＲＦ）動作のバランスがくずれて高出
力が得られなかり几り、ひいては破壊しやすくなる。こ
の主な原因の１つは熱的アンバランスである。即ち単位
トランジスタが平面的に配列されている構造では、ＲＦ
動作の際各単位トランジスタから発生する熱が互いに重
なり合うため、各単位トランジスタの接合温度の上昇″
ｆｃ紡因し、特に中央に配列された単位トランジスタの
方が両端に配置された単位トランジスタよりも多くの熱
の重なりに出合うため接合温度が高くなる。こりなると
牛導体の抵抗温度係数が負であることにより電流が中央
部の単位トランジスタに集中する様になり、両端部の単
位トランジスタμ充分なＲＦ動作をしなくなフ。
スタを並列に接続することであ）、その並列数が多くな
ればなるほど高出力になることは明らかである。しかし
単位トランジスタの並列ａｔ−単純に増すと、各単位ト
ランジスタが均一に動作しなくなり、単位トランジスタ
相互間の高周波（ＲＦ）動作のバランスがくずれて高出
力が得られなかり几り、ひいては破壊しやすくなる。こ
の主な原因の１つは熱的アンバランスである。即ち単位
トランジスタが平面的に配列されている構造では、ＲＦ
動作の際各単位トランジスタから発生する熱が互いに重
なり合うため、各単位トランジスタの接合温度の上昇″
ｆｃ紡因し、特に中央に配列された単位トランジスタの
方が両端に配置された単位トランジスタよりも多くの熱
の重なりに出合うため接合温度が高くなる。こりなると
牛導体の抵抗温度係数が負であることにより電流が中央
部の単位トランジスタに集中する様になり、両端部の単
位トランジスタμ充分なＲＦ動作をしなくなフ。
ますます熱的アンバランス状態を促進してしまう。
以上の様な現象を工多数個の単位トランジスタを平面的
に並列接続する高周波高出力トランジスタにおいてに宿
命的なものである。この傾向をできるだけ軽減させて各
単位トランジスタに流れる電流の均一化を計Ｊ、ＲＦ！
作のバランス全英現することによフ高出力化することが
できる。
に並列接続する高周波高出力トランジスタにおいてに宿
命的なものである。この傾向をできるだけ軽減させて各
単位トランジスタに流れる電流の均一化を計Ｊ、ＲＦ！
作のバランス全英現することによフ高出力化することが
できる。
（発明が解決しようとする問題点ン
本発明の目的は互いに並列接続される単位トランジスタ
全均一に動作させて高出力化を達成した高出力トランジ
スタを得ることにある。
全均一に動作させて高出力化を達成した高出力トランジ
スタを得ることにある。
本発明によれば、同一チップ上で並列に接続されている
多数の単位トランジスタの相互接続のためのコンタクト
部の面ａｔ中央部の単位トランジスタ径小さく形成し７
ヒ高出力トランジスタを得る。
多数の単位トランジスタの相互接続のためのコンタクト
部の面ａｔ中央部の単位トランジスタ径小さく形成し７
ヒ高出力トランジスタを得る。
（作用）
本発明によれば中央部の単位トランジスタ程コンタクト
抵抗分が大きくなっている。このため熱の重なフの多い
中央部の単位トランジスタの電流集中全軽減でき全体と
して各単位トランジスタが均一に動作することができる
。
抵抗分が大きくなっている。このため熱の重なフの多い
中央部の単位トランジスタの電流集中全軽減でき全体と
して各単位トランジスタが均一に動作することができる
。
（笑施例）
以下、図面を参照して本発明をエフ詳細に説明する。
第２図は従来の技術（拡散、リングフィ、メタリゼーシ
、ン）ｔ−利用して完成された従来のＮＰＮ型トランジ
スタチップを示している。Ｎ 型のシリコン基板上にＮ
型のコレクタ領域がエピタキシアル成長されておフ、こ
のＮ型のコレクタ領域に酸化、拡散、リングラフイー技
術を駆使することにエフ、Ｐｇのベース領域１が又Ｐ型
のベース領域１内に多数のＮ 型エミ、り領域２が形成
されている。さらにリングラフイー技術によって酸化膜
（ＳｉＯｚ） 等の絶縁膜に多数のベースコンタクト窓
３を均一な大きさで開け、このベースコンタクト窓３金
弁じてベース電極層４とベース領域１と金′ぼ気的に接
続している。さらにエミッタ領域２上の酸化膜にも均一
な大きさのエミッタコンタクト窓を開け、このエミッタ
コンタクト窓を介してエミッタ電極層５によってもエミ
、り領域２を電気的に共通に接続さｎている。
、ン）ｔ−利用して完成された従来のＮＰＮ型トランジ
スタチップを示している。Ｎ 型のシリコン基板上にＮ
型のコレクタ領域がエピタキシアル成長されておフ、こ
のＮ型のコレクタ領域に酸化、拡散、リングラフイー技
術を駆使することにエフ、Ｐｇのベース領域１が又Ｐ型
のベース領域１内に多数のＮ 型エミ、り領域２が形成
されている。さらにリングラフイー技術によって酸化膜
（ＳｉＯｚ） 等の絶縁膜に多数のベースコンタクト窓
３を均一な大きさで開け、このベースコンタクト窓３金
弁じてベース電極層４とベース領域１と金′ぼ気的に接
続している。さらにエミッタ領域２上の酸化膜にも均一
な大きさのエミッタコンタクト窓を開け、このエミッタ
コンタクト窓を介してエミッタ電極層５によってもエミ
、り領域２を電気的に共通に接続さｎている。
かかる従来のトランジスタでにエミッタ領域２およびエ
ミッタコンタクト窓とベースコンタクト窓３０面積にそ
れぞれチップ全体にわ７Ｃりて同じ大きさくＡ、Ｂ）の
ものが用いられている。このｔめ、中央部程温度が上り
、この部分で一流が増大し、ついには熱暴走金層してト
ランジスタが破壊することがある。
ミッタコンタクト窓とベースコンタクト窓３０面積にそ
れぞれチップ全体にわ７Ｃりて同じ大きさくＡ、Ｂ）の
ものが用いられている。このｔめ、中央部程温度が上り
、この部分で一流が増大し、ついには熱暴走金層してト
ランジスタが破壊することがある。
第１図は本発明の一英施例全示すもので Ｎ＋型シリコ
ン基板上にコレクタ領域として動作するＮ型シリコンエ
ピタキシャル層ヲ有し、このエピタキシアル成長にＰ型
のベース領域１１を有し。
ン基板上にコレクタ領域として動作するＮ型シリコンエ
ピタキシャル層ヲ有し、このエピタキシアル成長にＰ型
のベース領域１１を有し。
Ｐ型のベース領域１１同に多数のへ 型のエミ。
夕領域１２を有している。さらに表面酸化膜に電極コン
タクト用の開孔金膜けてベース領域１１の各部同士金ペ
ース電極層１４で共通に接続し、且つエミ、り領域１２
同士金エミッタ電極層１５で共通に接続している。
タクト用の開孔金膜けてベース領域１１の各部同士金ペ
ース電極層１４で共通に接続し、且つエミ、り領域１２
同士金エミッタ電極層１５で共通に接続している。
以上に従来構造と類似しているが、ベースコンタクト窓
１３は中央部程面積（Ｃ，Ｅ、Ｇ）が小さくなっている
。同様に、エミ、り領域１２もエミッタコンタクト窓も
中央部程面積（Ｄ、Ｆ、Ｈ）が小さくなってｈる。この
ため中央部の単位トランジスタはコンタクト抵抗が大き
くなっておフ、電流が流れにくくなっているので、熱的
温度上昇が抑制されている。これに工っで各単位トラン
ジスタ同志の均一動作が確保され高出力化が連成される
。
１３は中央部程面積（Ｃ，Ｅ、Ｇ）が小さくなっている
。同様に、エミ、り領域１２もエミッタコンタクト窓も
中央部程面積（Ｄ、Ｆ、Ｈ）が小さくなってｈる。この
ため中央部の単位トランジスタはコンタクト抵抗が大き
くなっておフ、電流が流れにくくなっているので、熱的
温度上昇が抑制されている。これに工っで各単位トラン
ジスタ同志の均一動作が確保され高出力化が連成される
。
（発明の効果）
このように１本発明に工れは局部的温度上昇が防カれ、
トランジスタの高出力化を達成できる。
トランジスタの高出力化を達成できる。
第１図は本発明の一実施例による高出力トランジスタの
平面図、第２図は従来の高出力トランジスタの平面図で
ある。 １．１１・・・・・・ベース領域、２．１２・・印・エ
ミ。 夕領域、３．１３・・・・・・ベースコンタクト窓、４
゜１４・・・・・・ペース電極層、５，１５・・川・エ
ミ、り電極層。
平面図、第２図は従来の高出力トランジスタの平面図で
ある。 １．１１・・・・・・ベース領域、２．１２・・印・エ
ミ。 夕領域、３．１３・・・・・・ベースコンタクト窓、４
゜１４・・・・・・ペース電極層、５，１５・・川・エ
ミ、り電極層。
Claims (1)
- 能動素子を構成する３つの異なる動作領域を重複して有
する半導体チップにおいて、該半導体チップの一表面上
に前記３つの動作領域のうち、２つの動作領域が、前記
表面上に設けられた絶縁膜上に開孔されたそれぞれ複数
個のコンタクト窓を介してそれぞれ金属導体により電気
的に接続されており、かつ前記金属導体はそれぞれ交互
に配列されてなり、前記複数個のコンタクト窓の面積が
中央部程狭くなっていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16443584A JPS6142952A (ja) | 1984-08-06 | 1984-08-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16443584A JPS6142952A (ja) | 1984-08-06 | 1984-08-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6142952A true JPS6142952A (ja) | 1986-03-01 |
Family
ID=15793105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16443584A Pending JPS6142952A (ja) | 1984-08-06 | 1984-08-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142952A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769688A (en) * | 1985-05-03 | 1988-09-06 | Texas Instruments Incorporated | Power bipolar transistor |
| JP2004260364A (ja) * | 2003-02-25 | 2004-09-16 | Renesas Technology Corp | 半導体装置及び高出力電力増幅装置並びにパソコンカード |
| WO2022202004A1 (ja) * | 2021-03-26 | 2022-09-29 | 株式会社村田製作所 | 半導体装置及び半導体モジュール |
-
1984
- 1984-08-06 JP JP16443584A patent/JPS6142952A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769688A (en) * | 1985-05-03 | 1988-09-06 | Texas Instruments Incorporated | Power bipolar transistor |
| JP2004260364A (ja) * | 2003-02-25 | 2004-09-16 | Renesas Technology Corp | 半導体装置及び高出力電力増幅装置並びにパソコンカード |
| WO2022202004A1 (ja) * | 2021-03-26 | 2022-09-29 | 株式会社村田製作所 | 半導体装置及び半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59214254A (ja) | 高出力ｍｏｓｆｅｔ | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| US4312011A (en) | Darlington power transistor | |
| EP0494625B1 (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| US3325706A (en) | Power transistor | |
| US4035831A (en) | Radial emitter pressure contact type semiconductor devices | |
| JPS6142952A (ja) | 半導体装置 | |
| JPH049378B2 (ja) | ||
| JPH0427711B2 (ja) | ||
| US3896486A (en) | Power transistor having good thermal fatigue capabilities | |
| US3173069A (en) | High gain transistor | |
| JPS61168959A (ja) | 半導体装置 | |
| JP3346368B2 (ja) | 半導体装置およびその製造方法 | |
| US5594272A (en) | Bipolar transistor with base and emitter contact holes having shorter central portions | |
| JP2858643B2 (ja) | 高出力半導体装置 | |
| US6198117B1 (en) | Transistor having main cell and sub-cells | |
| JPH09223703A (ja) | 電界効果トランジスタ | |
| JPH02159040A (ja) | 半導体装置 | |
| JPS6124264A (ja) | 半導体装置 | |
| JPH0587136B2 (ja) | ||
| JPH0243337B2 (ja) | ||
| JPS62152135A (ja) | 半導体装置 | |
| JPS62176163A (ja) | トランジスタの製造方法 | |
| JPH11121459A (ja) | 半導体装置及びそのコレクタ抵抗低減方法 |