JPS61194774A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61194774A JPS61194774A JP3380685A JP3380685A JPS61194774A JP S61194774 A JPS61194774 A JP S61194774A JP 3380685 A JP3380685 A JP 3380685A JP 3380685 A JP3380685 A JP 3380685A JP S61194774 A JPS61194774 A JP S61194774A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- region
- central section
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置、特に高周波高出力バイポーラトラ
ンジスタの半導体装置に関するものである。
ンジスタの半導体装置に関するものである。
（従来の技術）
第２図は従来の半導体装置の一例であるエミッタがスト
ライプ形であるトラノジスタの平面図である。高周波ト
ランジスタの高出力化をはかるためには、第２図に示す
様に半導体基板に設けたベース領域１内にエミッタ領域
２（エミクタストライプ）とベースコアタクト領域３′
ｔ−交互に形成し、エミックストライプの本数を増やし
ていく方法がある。ここで、エミッタ領域２．並びにベ
ースコ／タクト領域３Ｖｉ、各々、金属導体４，５によ
り従来のメタル工程を経て電気的に並列接続されている
。
ライプ形であるトラノジスタの平面図である。高周波ト
ランジスタの高出力化をはかるためには、第２図に示す
様に半導体基板に設けたベース領域１内にエミッタ領域
２（エミクタストライプ）とベースコアタクト領域３′
ｔ−交互に形成し、エミックストライプの本数を増やし
ていく方法がある。ここで、エミッタ領域２．並びにベ
ースコ／タクト領域３Ｖｉ、各々、金属導体４，５によ
り従来のメタル工程を経て電気的に並列接続されている
。
しかしエミクタストライプの本数を単純に増やすだけで
はトラ７ジスタ内で均一動作はせず、高出力には至らな
い。これは、各エミッタ領域２の近傍から発生する熱が
、互いに重なり合い、ベース領域ｌの中央部の接合温度
が周辺部の接合温度より高くなり、電流が、中央部のエ
ミッタ領域２に集中しやすくなるからである。そこで、
中央部の熱の集中を緩和するために、１つのベース領域
内に多数個のエミッタ領域を形成するのではなく。
はトラ７ジスタ内で均一動作はせず、高出力には至らな
い。これは、各エミッタ領域２の近傍から発生する熱が
、互いに重なり合い、ベース領域ｌの中央部の接合温度
が周辺部の接合温度より高くなり、電流が、中央部のエ
ミッタ領域２に集中しやすくなるからである。そこで、
中央部の熱の集中を緩和するために、１つのベース領域
内に多数個のエミッタ領域を形成するのではなく。
第３図に示す様に、ベース領域を独立し几複数個のセル
６に分割し、これを並列に配置し、各ベースセル６内に
エミッタ領域２とベースコアタクト領域３を交互に形成
する手段が、従来の半導体装ｔ１ｔには一般的にとられ
てきた。
６に分割し、これを並列に配置し、各ベースセル６内に
エミッタ領域２とベースコアタクト領域３を交互に形成
する手段が、従来の半導体装ｔ１ｔには一般的にとられ
てきた。
（発明が解決しようとする問題点）
上述し九従来の半導体装置では、より一層の高出力化の
几めには、ベースセルの数を増やさなければならないが
、ベースセルの数を増やすだけでハ、トランジスタ内央
部の熱の集中は、やはり生じ、トランジスタ内のエミッ
タ電流の平衡を保ち、安定したＲＦ動作をさせるのは、
高出力化させるにつれ、難しくなってくるという欠点が
あった。
几めには、ベースセルの数を増やさなければならないが
、ベースセルの数を増やすだけでハ、トランジスタ内央
部の熱の集中は、やはり生じ、トランジスタ内のエミッ
タ電流の平衡を保ち、安定したＲＦ動作をさせるのは、
高出力化させるにつれ、難しくなってくるという欠点が
あった。
そこで、トランジスタ中央部のエミッタバラスト抵抗の
値を、トランジスタ両端部の値に比べ高くする方法も考
えられるが、エミツタノくラスト抵抗値の制御が難しい
という問題があった。
値を、トランジスタ両端部の値に比べ高くする方法も考
えられるが、エミツタノくラスト抵抗値の制御が難しい
という問題があった。
本発明は、上記欠点全解決し、エミツタノ（ラスト抵抗
値をエミッタ領域に応じて変化させることなく、簡単に
半導体装置中央部の熱の集中を防止でき、安定な動作を
得ることができる半導体装置を提供することにある。
値をエミッタ領域に応じて変化させることなく、簡単に
半導体装置中央部の熱の集中を防止でき、安定な動作を
得ることができる半導体装置を提供することにある。
（問題点を解決するための手段）
本発明は、同一基板上に形成されｔ３つ以上の各々分離
され化ベース領域と、このベース領域それぞれに複数個
が形成されたエミッタ領域と、前記ベース領域それぞれ
に複数個が形成されたべ一スコ／タクト領域と、前記エ
ミッタ領域を電気的に接続するエミッタ用金属導体と、
前記ベースコアタクト領域を電気的に接続するベースコ
ンタクト用金属導体を有する半導体装置において、前記
基板の中央部に近い前記ベース領域内の前記エミッタ領
域の周囲長が前記基板の中央部から遠い前記ベース領域
内の前記エミッタ領域の周囲長より短いことを特徴とす
る。
され化ベース領域と、このベース領域それぞれに複数個
が形成されたエミッタ領域と、前記ベース領域それぞれ
に複数個が形成されたべ一スコ／タクト領域と、前記エ
ミッタ領域を電気的に接続するエミッタ用金属導体と、
前記ベースコアタクト領域を電気的に接続するベースコ
ンタクト用金属導体を有する半導体装置において、前記
基板の中央部に近い前記ベース領域内の前記エミッタ領
域の周囲長が前記基板の中央部から遠い前記ベース領域
内の前記エミッタ領域の周囲長より短いことを特徴とす
る。
（実施例）
次に本発明について図面を参照して説明する。
第１図は、本発明の一実施例の平面図で、半導体基板に
並列に配列され几ベースセルの内、半導体基板の中央部
にあるベースセルフ内のエミッタ領域８の周囲長を両隣
のベースセル９内のエミッタ領域ｌＯの周囲長より短か
くしである。このため半導体基板の中央部における熱の
集中、即ち接合温度の上昇を抑制することができ、ＲＦ
動作を安定なものとすることができる。
並列に配列され几ベースセルの内、半導体基板の中央部
にあるベースセルフ内のエミッタ領域８の周囲長を両隣
のベースセル９内のエミッタ領域ｌＯの周囲長より短か
くしである。このため半導体基板の中央部における熱の
集中、即ち接合温度の上昇を抑制することができ、ＲＦ
動作を安定なものとすることができる。
（発明の効果）
本発明の半導体装置は、半導体装置の中央部のベース領
域でのエミッタ電流を低くでき接合温度の上昇を抑える
ことができる効果がある。しかも各単位トランジスタ（
エミッタストライプ）に接続するエミッタバラスト抵抗
全回じ抵抗値にそろえて作製しても半導体装置の中央部
のベース領域においては、各単位トラ７ジスタ（エミッ
タストライプ）に等測的には両端部より値の大きなエミ
ッタバラスト抵抗が接続されることになり安定動作をさ
せるのにより有利である。
域でのエミッタ電流を低くでき接合温度の上昇を抑える
ことができる効果がある。しかも各単位トランジスタ（
エミッタストライプ）に接続するエミッタバラスト抵抗
全回じ抵抗値にそろえて作製しても半導体装置の中央部
のベース領域においては、各単位トラ７ジスタ（エミッ
タストライプ）に等測的には両端部より値の大きなエミ
ッタバラスト抵抗が接続されることになり安定動作をさ
せるのにより有利である。
以上、単位トラ７ジスタがストライプ形エミッタで形成
されている場合について述べ友が、メシュ形エミッタ、
フィシェボー７形エミッタで形成されている場合も、本
発明は、同様の効果をもつことは言うまでもない。
されている場合について述べ友が、メシュ形エミッタ、
フィシェボー７形エミッタで形成されている場合も、本
発明は、同様の効果をもつことは言うまでもない。
第１図は本発明の一実施例を模式的に示す平面図％第２
図および第３図は従来の半導体装置の一例の平面図およ
び他の例の平面図である。 ｌ・・・・・・ベース領域、２ 、８ 、 ｌｏ・・・
・・・エミッタ領域、３・・・・・・ベースコンタクト
領域、４，５・・・・・・金属導体、６．７．９・・・
・・・ベースセル。
図および第３図は従来の半導体装置の一例の平面図およ
び他の例の平面図である。 ｌ・・・・・・ベース領域、２ 、８ 、 ｌｏ・・・
・・・エミッタ領域、３・・・・・・ベースコンタクト
領域、４，５・・・・・・金属導体、６．７．９・・・
・・・ベースセル。
Claims (1)
- 同一基板上に形成された３つ以上の各々分離されたベ
ース領域と、このベース領域それぞれに複数個が形成さ
れたエミッタ領域と、前記ベース領域それぞれに複数個
が形成されたベースコンタクト領域と、前記エミッタ領
域を電気的に接続するエミッタ用金属導体と、前記ベー
スコンタクト領域を電気的に接続するベースコンタクト
用金属導体を有する半導体装置において、前記基板の中
央部に近い前記ベース領域内の前記エミッタ領域の周囲
長が前記基板の中央部から遠い前記ベース領域内の前記
エミッタ領域の周囲長より短いことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3380685A JPS61194774A (ja) | 1985-02-22 | 1985-02-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3380685A JPS61194774A (ja) | 1985-02-22 | 1985-02-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61194774A true JPS61194774A (ja) | 1986-08-29 |
Family
ID=12396721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3380685A Pending JPS61194774A (ja) | 1985-02-22 | 1985-02-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194774A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817844A (ja) * | 1994-06-27 | 1996-01-19 | Nec Yamagata Ltd | バイポーラトランジスタ |
| US7235860B2 (en) | 2001-07-27 | 2007-06-26 | Nec Electronics Corporation | Bipolar transistor including divided emitter structure |
-
1985
- 1985-02-22 JP JP3380685A patent/JPS61194774A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817844A (ja) * | 1994-06-27 | 1996-01-19 | Nec Yamagata Ltd | バイポーラトランジスタ |
| US7235860B2 (en) | 2001-07-27 | 2007-06-26 | Nec Electronics Corporation | Bipolar transistor including divided emitter structure |
| US7239007B2 (en) | 2001-07-27 | 2007-07-03 | Nec Electronics Corporation | Bipolar transistor with divided base and emitter regions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE465444B (sv) | Mosfet-anordning med polygonal kanalstruktur | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| EP0108273A2 (en) | A gate controlled semiconductor device | |
| JPS61194774A (ja) | 半導体装置 | |
| JPS6156628B2 (ja) | ||
| JPS6224669A (ja) | バイポ−ラパワ−トランジスタ | |
| JPH0687505B2 (ja) | 大電力用電界効果トランジスタ | |
| JP2801801B2 (ja) | Ｐｉｎダイオード | |
| JPS6041261A (ja) | 半導体パワ−部品及びその製造方法 | |
| US20030011045A1 (en) | Compact layout for a semiconductor device | |
| JP2568551Y2 (ja) | 半導体装置 | |
| JPS5834969A (ja) | メサ型半導体装置 | |
| JPS6254465A (ja) | 半導体装置 | |
| JPH06204460A (ja) | Ｇｔｏサイリスタ | |
| JP2590757B2 (ja) | バイポーラトランジスタ | |
| JPH07202097A (ja) | 半導体装置及びリードフレーム | |
| JPH04216633A (ja) | 半導体装置 | |
| JPS587068B2 (ja) | サイリスタ | |
| JPS6346740A (ja) | 高周波用高出力トランジスタ | |
| JPH0817844A (ja) | バイポーラトランジスタ | |
| JPS61123164A (ja) | 半導体集積回路用パツケ−ジ | |
| JPH06333932A (ja) | トランジスタ | |
| JPH0226033A (ja) | 高周波高出力トランジスタ | |
| JPH05299430A (ja) | 高周波高出力トランジスタ | |
| JPH0442918Y2 (ja) |