JPH0226033A

JPH0226033A - 高周波高出力トランジスタ

Info

Publication number: JPH0226033A
Application number: JP17662288A
Authority: JP
Inventors: Shigemi Wakamatsu; 若松　茂美
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-07-14
Filing date: 1988-07-14
Publication date: 1990-01-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は高周波高出力トランジスタの構造に関する。

〔従来の技術〕

従来、この種の高周波高出力トランジスタ（以下トラン
ジスタと言う）の高出力を図るために、エミッタ周囲長
を長くすることが行われてきた。

しかし、エミッタ周囲長を単純に長くすると、エミッタ
近傍から発生する熱が互いに重なり合いトランジスタ中
央部の接合温度が周辺部の接合温度より高くなり、電流
がトランジスタの中央部に集中しやすくなり、トランジ
スタが均一に動作しにくくなる。そこで、通常、この種
のトランジスタは、ベース領域すなわち能動領域を複数
のセルに分割し、熱の分散を図り、熱抵抗を下げて電流
の集中を避けている。

一般に、トランジスタチップ上に分割して形成された複
数個のセルは、セルの並ぶ列とトランジスタの容器の入
力端子と出力端子と結ぶ線に対して直交するように一列
に並べて配置されている。

また、高出力化により、セル数が増加すると、並べる長
さが長くなるので、セルは二列以上に並べるように配置
される。

一方、単一セル内においても、複数のセルを並列に接続
する場合は、通常、櫛形電極を用いて接続されることが
多く、しかも、エミッタの櫛形電極にそれぞれに小抵抗
を挿入したエミッタ電極とし、小抵抗の・負帰還効果を
利用してトランジスタの熱暴走を避けるいわゆるバラス
ト抵抗を取り付けることを採用している。

次に、このバラスト抵抗と櫛形電極をもち、ベース領域
及びエミッタ領域が入出力端子方向に二列に配置され、
互いに並列接続されたセルで構成されたベース接地型の
トランジスタの例について図面を用いて説明する。

第３図は一般的なトランジスタの外観構造を示すトラン
ジスタの斜視図、第４図は第３図のトランジスタに搭載
される従来のトランジスタチップの一例を示すトランジ
スタ、チップの平面図である。

このトランジスタは、第３図に示すように、絶縁基板１
上にそれぞれ電気的に隔離されたメタライズ面２．３．
４及び５が設けられている。メタライズ面３ａは絶縁基
板１の側面に設けられた側面メタライズ面３ｂと裏面の
接地用メタライズ面と連なっている。トラジスタチップ
９はメタライズ面４に載置されている。メタライズ面５
に接続された出力端子７はメタライズ面４に金属細線１
２により電気的に接続されている。この金属細線１２の
メタライズ面４への接続スペースを確保するために、通
常、トラジスタチップ９は、メタライズ面２に搭載され
る入力端子６側に寄せてメタライズ面４に搭載される。

一方、トランジスタの入力は、第４図に示すトランジス
タチップ９上のエミッタ電極１３ａ、１３ｂ、１３Ｃ１
及び１３ｄから入力インピーダンス変換用コンデンサチ
ップ８に金属細線１１ａ及びｌｌｂで接続されている。

更に、金属細線１０によりコンデンサチップ８とメタラ
イズ面２を接続することにより、入力端子と電気的に接
続されている。その他、図面には示されていないが、接
地端子となるトランジスタチップ９内のベース電極１４
はメタライズ面３に接続することにより接地されている
。

更に、トランジスタチップ９内では、第４図に示すよう
に、矢印１４の方向にある櫛形エミッタ電極の橋部１７
ａ及び矢印１４と逆方向にある櫛形エミッタ電極の橋部
１８ａには、それぞれバラスト抵抗２４ａ〜２４ｄ及び
２３ａ〜２３ｄが直列に接続されている。これらのバラ
スト抵抗の抵抗値は同一の値である。また、エミッタ電
極１３ａ、１３ｂ及び１３ｃ、１３ｄの橋部１７ａ及び
１８ａとベース電極１４の橋部１５ａ及び１５ｂとは互
いに入り込んで配置されている。尚、図面には示されて
いないが、第４図のトランジスタチップ９内には一つの
セルだけではなく、第４図のセルに隣接してトランジス
タチップ９上に同一のセルが複数個並べて配置されてい
る。

〔発明が解決しようとする課題〕

上述した従来のトラジスタは、特に、トランジスタチッ
プ上にエミッタ電極が二列ある場合には、出力端子側の
エミッタ電極列からの金属細線の長さが、入力端子側の
エミッタ電極列からの金属細線の長さより長くなってい
るので、両方のセルに対するインダクタンスの値が異な
る。従って、両方のセルの均一動作が妨げられ、しかも
、入力端子側のセルの温度上昇が大きくなる傾向なので
、その結果、利得及び出力が低下するという問題が起き
る０例えば、１０００　Ｍ　Ｈｚ帯で６０Ｗ程度の出力
をもつトラジスタの場合、前述の二列のセルの温度差は
１０℃程度ある。それにより利得及び出力は０．２〜０
．８ｄｂ程度低下する。

本発明の目的は利得及び出力をより大きく得られる高周
波高出力トラジスタを提供することである。

〔課題を解決するための手段〕

本発明の高周波高出力トランジスタは、トランジスタの
能動領域を複数に分割するとともに分割されたそれぞれ
にバラスト抵抗を直列に接続した入出力電極を有するセ
ルが複数列に配置されてなるトランジスタチップと、前
記トランジスタチップを中間に配置するとともに前記セ
ルの配列方向に直交して前記トランジスタチップの両側
に入出力端子が配置されてなる絶縁基板と、前記入出力
電極と前記入出力端子とを接続する金属細線とでなる周
波高出力トランジスタにおいて、前記出力端子に隣接す
る側に設けられた前記セルの列のバラスト抵抗の平均値
が入力端子側に隣接する側に設けられた前記セルのバラ
スト抵抗の平均値より低く設定されていることを含んで
構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を示すトランジスタチッ
プの平面図である。この実施例のトランジスタは、第３
図に示す従来のトランジスタの外観構造と同じである。

このトランジスタチップ９上のセル１６には、第１図に
示すように、入力端子に近い側、すなわち、矢印１４の
方向にあるｍ形エミッタ電極の摘部１７ａにそれぞれに
直列に接続されなバラスト抵抗１９ａ、１９ｂ、１９ｃ
及び１９ｄと、矢印１４と逆方向め櫛形エミッタ電極の
摘部１８ａにそれぞれに直列に接続されたバラスト抵抗
２０ａ、２０ｂ、２０ｃ及び２０ｄを設けである。この
バラスト抵抗を接続すること及びベース電極１４の形状
、配置は、従来例と同じである。従来例と異なる点は、
櫛形エミッタ電極の摘部１７ａ側のエミッタバラスト抵
抗の平均値をエミッタ電極の摘部１８ａ側の抵抗の平均
値より大きく設定することである。すなわち、各抵抗値
を以下の式を満足するように設定することである。

（Ｒ１９１１＋Ｒｔｃ＋ｂ　＋Ｒ１９０＋Ｒｔ９ａ　）
　／４’　＞（Ｒ２０１１＋　Ｒ２ｏｂ　＋　Ｒ２００
＋　Ｒｚｏｄ）　／　４　　に設定し、もし、Ｒ１９，
〜Ｒ１９（Ｉ、Ｒ２Ｏ，〜Ｒ２ｏ６がそれぞれ同一の抵
抗値であれば、ＲＩｇ＞　Ｒ２０に設定する。

図面では明示してないが、実際は、バラスト抵抗１９ａ
、１９・ｂ、１９Ｃ１及び１９ｄ、は、バラスト抵抗２
０ａ、２０ｂ、２０ｃ及び２０ｄより抵抗の大きさだけ
長く製作されている。

この構造で実施してみたところ、例えば、１０００　Ｍ
　Ｈｚ帯、６０Ｗ程度の出力を有するトランジスタにお
いて、前述のバラスト抵抗の並列合成値をそれぞれ０．
１〜０．３Ωの範囲で設定し、エミッタ電極の摘部１７
ａに接続するバラスト抵抗値をエミッタ電極の摘部１８
ａに接続するバラスト抵抗より１０％程度高く設定すれ
ば、従来例の抵抗差のない場合に比し、セル内のエミッ
タ電極１７の領域とエミッタ電極１８の領域の温度差約
１０℃が補正され、両側のエミッタ電極の動作が均一化
を図ることが出来た。その結果、温度差によって生じて
いた利得低下がなく、従来に比べ０．２〜０．８ｄｂの
高い利得及び出力が得られた。

第２図は本発明の第２の実施例を示すトラジスタチップ
の平面・図である。この害施例のトランジスタの外観構
造も従来例と同じである。また、トランジスタチップ９
内もバラスト抵抗を除いては従来例及び第１の実施例と
同じである。

このバラスト抵抗の相違点は、第２図に示すように、エ
ミッタ電極の摘部１７ａ゛及び１８ａに接続されるバラ
スト抵抗の抵抗値としては、まず、エミッタ電極の摘部
１７ａ側の抵抗値をエミッタ電極の摘部１８ａ側の抵抗
値より高くすることである。更に、並列に並んだバラス
ト抵抗の外側のバラスト抵抗２２ａ及び２２ｄの抵抗値
を内側のバラスト抵抗２２ｂ及び２２ｃの抵抗値より低
くして設定するとともにエミッタ電極の摘部１８ａ〜１
８ｄに接続するバラスト抵抗も同様に設定することであ
る。具体的にはバラスト抵抗２２ａ及び２２ｄは同じ長
さであり、バラスト抵抗２２ｂ及び２２ｃより長くし、
エミッタ電極の摘部１８ａに接続されるバラスト抵抗も
同様に製作する。

これらバラスト抵抗値の設定条件を第１の実施例と同様
に表すと、Ｒ２１ａ　、　Ｒｚｌｄ＜Ｒ２ｔｂ　、　Ｒ２１ｃＲ２
２ａ　、　Ｒ２２４（Ｒ２２ｂ　、　ＦＬ２２ｃである
ことと、（Ｒ２１１１＋Ｒｚｔｂ　＋Ｒ２１Ｃ＋Ｒ２ｔｄ）／４
　　＞（Ｒ２２−＋　Ｒｚｚｂ　＋　Ｒ２２，＋　Ｒｚ
２ｄ）　／　４　　とを満足する抵抗値を選べば良い。

このことは、トランジスタチップ上のセルの中央部の温
度が周辺部より高くなるようにして、周辺部の温度の重
なりによる中央部の温度上昇を抑えることによりより温
度分布の均一化を図った楕遣である。ここで、これらの
実施例で使用したバラスト抵抗の材質としては、例えば
、金属薄膜、多結晶シリコン層、拡散抵抗等を使用すれ
ばよい以上の実施例は、簡単に説明出来る都合上、櫛形
電極で、数本の橋部数で説明したが、本発明はこれらの
数に限定するものではなく、また、別の電極構造で、例
えば、フィシュボーン、マトリックスエミッタ、ダイヤ
モンド、及びオーバレイ等の構造でも適用出来る。更に
、接地方法についてはベース接地の場合について述べた
が、エミッタ接地でも同様に適用出来る。

〔発明の効果〕

以上説明したように本発明は、トランジスタの出力端子
側の列のセルに設けられたエミッタ電極に接続されるバ
ラスト抵抗の平均抵抗値を入力端子側の列のセルの平均
抵抗値よグ低く設定して設けることにより、各セルが均
一に動作させることが出来るので利得及び出力をより大
きく得られるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すトランジスタチッ
プの平面図、第２図は本発明の第２の実施例を示すトラ
ジスタチップの平面図、第３図は一般的なトランジスタ
の外観構造を示すトランジスタの斜視図、第４図は第３
図のトランジスタに搭載される従来のトランジスタチッ
プの一例を示すトランジスタチップの平面図である。１　・・・絶縁基板、２．３ａ、３ｂ、４．５・・・メ
タライズ面、６・−・入力端子、７・・・出力端子、８
・・・コンデンサチップ、９・・・トランジスタチップ
、１０．１１ａ、ｌｌｂ、１２−・・金属細線、１３ａ
、１３ｂ、１３ｃ、１３ｄ・・・エミッタ電極、１４・
・・ペース電極、１５ａ、１５ｂ、１７ａ、１８　ａ−
横部、Ｚ９ａ　〜１９ｄ、　２０ａ〜２０ｄ、　２１ａ
〜２１ｄ、２２ａ〜２２ｄ、２３ａ〜２３ｄ、２４ａ〜
２４ｄ・・・バラスト抵抗。

Claims

【特許請求の範囲】

トランジスタの能動領域を複数に分割するとともに分割
されたそれぞれにバラスト抵抗を直列に接続した入出力
電極を有するセルが複数列に配置されてなるトランジス
タチップと、前記トランジスタチップを中間に配置する
とともに前記セルの配列方向に直交して前記トランジス
タチップの両側に入出力端子が配置されてなる絶縁基板
と、前記入出力電極と前記入出力端子とを接続する金属
細線とでなる周波高出力トランジスタにおいて、前記出
力端子に隣接する側に設けられた前記セルの列のバラス
ト抵抗の平均値が入力端子側に隣接する側に設けられた
前記セルのバラスト抵抗の平均値より低く設定されてい
ることを特徴とする高周波高出力トランジスタ。