JP3253468B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3253468B2 JP3253468B2 JP30109694A JP30109694A JP3253468B2 JP 3253468 B2 JP3253468 B2 JP 3253468B2 JP 30109694 A JP30109694 A JP 30109694A JP 30109694 A JP30109694 A JP 30109694A JP 3253468 B2 JP3253468 B2 JP 3253468B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- region
- base
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000009792 diffusion process Methods 0.000 claims description 37
- 244000126211 Hericium coralloides Species 0.000 claims 1
- 239000002184 metal Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- -1 and the collector Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002330 electrospray ionisation mass spectrometry Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に半導体装置に含まれるトランジスタの安全動作領域が
広く、安定した動作を要求される半導体装置に関する。
に半導体装置に含まれるトランジスタの安全動作領域が
広く、安定した動作を要求される半導体装置に関する。
【０００２】
【従来の技術】従来より半導体装置に含まれたこの種の
パワートランジスタは同一の半導体基板上に複数個の単
位トランジスタを形成し、各単位トランジスタのコレク
タ、ベース、エミッタは互いに電気的に並列接続し、パ
ワートランジスタの安全動作領域を広くしている。
パワートランジスタは同一の半導体基板上に複数個の単
位トランジスタを形成し、各単位トランジスタのコレク
タ、ベース、エミッタは互いに電気的に並列接続し、パ
ワートランジスタの安全動作領域を広くしている。
【０００３】図３は、従来の単位トランジスタにより構
成されたパワートランジスタの全体的な配線を表わす平
面図である。
成されたパワートランジスタの全体的な配線を表わす平
面図である。
【０００４】図３において、パワートランジスタは、並
列接続された複数個の従来の単位トランジスタを含む。
列接続された複数個の従来の単位トランジスタを含む。
【０００５】図４は、図３のＡ部拡大図である。図４に
おいて、Ａ部は図３のパワートランジスタを構成する従
来の単位トランジスタの平面図であって、第２導電型の
エピタキシャル層（コレクタ領域）１と、第１導電型の
ベース領域２と、第２導電型のエミッタ領域３と、ベー
スコンタクト部４と、エミッタコンタクト部５とを含
む。
おいて、Ａ部は図３のパワートランジスタを構成する従
来の単位トランジスタの平面図であって、第２導電型の
エピタキシャル層（コレクタ領域）１と、第１導電型の
ベース領域２と、第２導電型のエミッタ領域３と、ベー
スコンタクト部４と、エミッタコンタクト部５とを含
む。
【０００６】図５は、パワートランジスタを構成する従
来の単位トランジスタの平面構造および断面構造の対応
を表わす構造図である。
来の単位トランジスタの平面構造および断面構造の対応
を表わす構造図である。
【０００７】図５の（ａ）は、従来の単位トランジスタ
の平面構造図、（ｂ）は（ａ）において従来の単位トラ
ンジスタをＡ−Ａ′線で切断した断面構造図、（ｃ）は
（ａ）において従来の単位トランジスタをＢ−Ｂ′線で
切断した断面構造図である。
の平面構造図、（ｂ）は（ａ）において従来の単位トラ
ンジスタをＡ−Ａ′線で切断した断面構造図、（ｃ）は
（ａ）において従来の単位トランジスタをＢ−Ｂ′線で
切断した断面構造図である。
【０００８】図５（ａ）において従来の単位トランジス
タの平面構造図は、第２導電型のエピタキシャル層１
と、第１導電型のベース領域２と、第２導電型のエミッ
タ領域３と、ベースコンタクト部４と、エミッタコンタ
クト部５とを含む。
タの平面構造図は、第２導電型のエピタキシャル層１
と、第１導電型のベース領域２と、第２導電型のエミッ
タ領域３と、ベースコンタクト部４と、エミッタコンタ
クト部５とを含む。
【０００９】図５（ｂ）において従来の単位トランジス
タの断面構造図は、第２導電型のエピタキシャル層１
と、第１導電型のベース領域２と、第２導電型のエミッ
タ領域３と、第２導電型の埋込層６と、第１導電型の半
導体基板７とを含む。
タの断面構造図は、第２導電型のエピタキシャル層１
と、第１導電型のベース領域２と、第２導電型のエミッ
タ領域３と、第２導電型の埋込層６と、第１導電型の半
導体基板７とを含む。
【００１０】図５（ｃ）において従来の単位トランジス
タの断面構造図は、第２導電型のエピタキシャル層１
と、第１導電型のベース領域２と、第２導電型のエミッ
タ領域３と、第２導電型の埋込層６と、第１導電型の半
導体基板７とを含む。
タの断面構造図は、第２導電型のエピタキシャル層１
と、第１導電型のベース領域２と、第２導電型のエミッ
タ領域３と、第２導電型の埋込層６と、第１導電型の半
導体基板７とを含む。
【００１１】図５（ｂ），（ｃ）には、さらに酸化膜
（ＳｉＯ2 など）７と金属電極（Ａｌなど）９とが示さ
れている。
（ＳｉＯ2 など）７と金属電極（Ａｌなど）９とが示さ
れている。
【００１２】図５（ａ）において、第２導電型のエピタ
キシャル層１は各単位トランジスタ共通のコレクタ領域
で、そのコレクタ領域内に第１導電型のベース領域２が
形成され、そのベース領域２内に櫛型の第２導電型のエ
ミッタ領域３が形成されている。櫛型の上記ベース領域
２の櫛の歯上にはベースコンタクト部４が設けられ、図
示しないメタル配線により各単位トランジスタが互いに
接続されている。上記エミッタ領域３の中央および櫛型
の櫛の歯上にはエミッタコンタクト部５が設けられ、図
示しないメタル配線が形成される。各単位トランジスタ
共通のエピタキシャル層１からなるコレクタ領域のコン
タクト部は各単位トランジスタ共通のコンタクトが設け
られメタル配線が形成されるが、図５の中には示してい
ない。
キシャル層１は各単位トランジスタ共通のコレクタ領域
で、そのコレクタ領域内に第１導電型のベース領域２が
形成され、そのベース領域２内に櫛型の第２導電型のエ
ミッタ領域３が形成されている。櫛型の上記ベース領域
２の櫛の歯上にはベースコンタクト部４が設けられ、図
示しないメタル配線により各単位トランジスタが互いに
接続されている。上記エミッタ領域３の中央および櫛型
の櫛の歯上にはエミッタコンタクト部５が設けられ、図
示しないメタル配線が形成される。各単位トランジスタ
共通のエピタキシャル層１からなるコレクタ領域のコン
タクト部は各単位トランジスタ共通のコンタクトが設け
られメタル配線が形成されるが、図５の中には示してい
ない。
【００１３】以下、文中で第２導電型のエピタキシャル
層１を第２導電型のコレクタ領域１とも表わすことにす
る。
層１を第２導電型のコレクタ領域１とも表わすことにす
る。
【００１４】図５（ｂ）に示すように、上記ベース領域
２にはエミッタコンタクト部５領域をエミッタとするト
ランジスタのベース抵抗ＲB となるベース抵抗領域２ａ
（ピンチ抵抗領域）が形成されている。このベース抵抗
ＲB はほとんどピンチ抵抗値で決まる。図５（ｂ）中の
長さＬ２はそのベース抵抗領域２ａの長さである。
２にはエミッタコンタクト部５領域をエミッタとするト
ランジスタのベース抵抗ＲB となるベース抵抗領域２ａ
（ピンチ抵抗領域）が形成されている。このベース抵抗
ＲB はほとんどピンチ抵抗値で決まる。図５（ｂ）中の
長さＬ２はそのベース抵抗領域２ａの長さである。
【００１５】また、図５（ｃ）に示すように、上記エミ
ッタ領域３には中央のエミッタコンタクト部５の両側に
エミッタ能動領域３ａをエミッタとするトランジスタの
エミッタ抵抗ＲE となるエミッタ抵抗領域３ｂが延びて
おり、そのエミッタ抵抗領域３ｂの端に単位トランジス
タのエミッタとなるエミッタ能動領域３ａが形成されて
いる。図５（ｃ）中の長さＬ１はそのエミッタ抵抗領域
３ｂの長さである。
ッタ領域３には中央のエミッタコンタクト部５の両側に
エミッタ能動領域３ａをエミッタとするトランジスタの
エミッタ抵抗ＲE となるエミッタ抵抗領域３ｂが延びて
おり、そのエミッタ抵抗領域３ｂの端に単位トランジス
タのエミッタとなるエミッタ能動領域３ａが形成されて
いる。図５（ｃ）中の長さＬ１はそのエミッタ抵抗領域
３ｂの長さである。
【００１６】図６は、この種のパワートランジスタにお
ける単位トランジスタの等価回路図である。
ける単位トランジスタの等価回路図である。
【００１７】図６において等価回路は、トランジスタＴ
ｒ，Ｔｒ′と、ベース抵抗ＲB 、エミッタ抵抗ＲE とを
含む。
ｒ，Ｔｒ′と、ベース抵抗ＲB 、エミッタ抵抗ＲE とを
含む。
【００１８】トランジスタＴｒおよびトランジスタＴ
ｒ′のコレクタが接続され、トランジスタＴｒおよびＴ
ｒ′のゲートはベース抵抗ＲBに接続され、トランジス
タＴｒのエミッタはエミッタ抵抗Ｒ E に接続され、エミ
ッタ抵抗ＲEとトランジスタＴｒ′のエミッタが接続さ
れている。
ｒ′のコレクタが接続され、トランジスタＴｒおよびＴ
ｒ′のゲートはベース抵抗ＲBに接続され、トランジス
タＴｒのエミッタはエミッタ抵抗Ｒ E に接続され、エミ
ッタ抵抗ＲEとトランジスタＴｒ′のエミッタが接続さ
れている。
【００１９】図５（ａ），（ｂ），（ｃ）の，，
，，，の各部分は、図６の，，，，
，の各部分に対応する。すなわち、図５（ｃ）に示
したエミッタ能動領域３ａは、図６中のトランジスタＴ
ｒのエミッタとなり（）、そのエミッタ能動領域３ａ
はエミッタ抵抗領域３ｂ（または、エミッタ抵抗ＲE）
（）を介して、各単位トランジスタに共通のエミッタ
コンタクト部５上に形成される図示にないメタル配線に
接続されている。また、エミッタコンタクト部５領域は
図６中のトランジスタＴｒ′のエミッタとなり（）、
そのエミッタコンタクト部５領域はエミッタコンタクト
部５直下のベース領域２から図５（ｂ）に示したベース
抵抗領域２ａ（または、ベース抵抗ＲB）を介し
（）、ベースコンタクト４部上に形成される図示にな
いメタル配線に接続されている。図５に示したエピタキ
シャル層（コレクタ領域）１はトランジスタＴｒのコレ
クタとなり（）、エピタキシャル層１のすぐ内側のベ
ース領域２はトランジスタＴｒのゲートとなる（）。
，，，の各部分は、図６の，，，，
，の各部分に対応する。すなわち、図５（ｃ）に示
したエミッタ能動領域３ａは、図６中のトランジスタＴ
ｒのエミッタとなり（）、そのエミッタ能動領域３ａ
はエミッタ抵抗領域３ｂ（または、エミッタ抵抗ＲE）
（）を介して、各単位トランジスタに共通のエミッタ
コンタクト部５上に形成される図示にないメタル配線に
接続されている。また、エミッタコンタクト部５領域は
図６中のトランジスタＴｒ′のエミッタとなり（）、
そのエミッタコンタクト部５領域はエミッタコンタクト
部５直下のベース領域２から図５（ｂ）に示したベース
抵抗領域２ａ（または、ベース抵抗ＲB）を介し
（）、ベースコンタクト４部上に形成される図示にな
いメタル配線に接続されている。図５に示したエピタキ
シャル層（コレクタ領域）１はトランジスタＴｒのコレ
クタとなり（）、エピタキシャル層１のすぐ内側のベ
ース領域２はトランジスタＴｒのゲートとなる（）。
【００２０】さて、この種のパワートランジスタは、あ
る１個の単位トランジスタに電流集中しない安定したト
ランジスタ動作ができるように設計される。この場合、
各々の単位トランジスタは、 ＲB＝（ｈFE／Ａ）×ＲE …（１） の関係が成り立つように設計するのがよいことが知られ
ている（参考文献 特公平５−７６７６８）。
る１個の単位トランジスタに電流集中しない安定したト
ランジスタ動作ができるように設計される。この場合、
各々の単位トランジスタは、 ＲB＝（ｈFE／Ａ）×ＲE …（１） の関係が成り立つように設計するのがよいことが知られ
ている（参考文献 特公平５−７６７６８）。
【００２１】ここで、ＲB は各単位トランジスタのベー
スを互いに接続するベース抵抗（ピンチ抵抗）、ｈFEは
単位トランジスタの電流増幅率、Ａはエミッタコンタク
ト部５領域のエミッタ領域とエミッタ能動領域３ａの平
面積比、ＲE はエミッタ抵抗である。
スを互いに接続するベース抵抗（ピンチ抵抗）、ｈFEは
単位トランジスタの電流増幅率、Ａはエミッタコンタク
ト部５領域のエミッタ領域とエミッタ能動領域３ａの平
面積比、ＲE はエミッタ抵抗である。
【００２２】パワートランジスタは安全動作領域が広い
ことが要求されており、従来ではそのパワートランジス
タの安全動作領域を広げるため、各単位トランジスタの
エミッタ抵抗ＲE を大きく調整すると同時に、安定した
トランジスタ動作のために式（１）からわかるように、
必然的にベース抵抗ＲB も大きくなるように調整してい
た。
ことが要求されており、従来ではそのパワートランジス
タの安全動作領域を広げるため、各単位トランジスタの
エミッタ抵抗ＲE を大きく調整すると同時に、安定した
トランジスタ動作のために式（１）からわかるように、
必然的にベース抵抗ＲB も大きくなるように調整してい
た。
【００２３】
【発明が解決しようとする課題】しかしながら、図５の
ような単位トランジスタのエミッタ抵抗ＲE とベース抵
抗ＲB を大きく調整するには、図５（ｂ），（ｃ）に示
すようにエミッタ抵抗領域３ａの長さＬ１とベース抵抗
領域２ａの長さＬ２の長さを長くしなければならなかっ
た。
ような単位トランジスタのエミッタ抵抗ＲE とベース抵
抗ＲB を大きく調整するには、図５（ｂ），（ｃ）に示
すようにエミッタ抵抗領域３ａの長さＬ１とベース抵抗
領域２ａの長さＬ２の長さを長くしなければならなかっ
た。
【００２４】具体的な数値を用いて説明すると、単位ト
ランジスタの電流増幅率ｈFEが２００、エミッタコンタ
クト５領域のエミッタ領域とエミッタ能動領域３ａの平
面積比Ａが１、エミッタ抵抗ＲE が１０Ωである場合、
安定したトランジスタ動作のためには、式（１）から、
ベース抵抗ＲB が２ｋΩ必要である。この条件では単位
トランジスタのエミッタのシート抵抗ＲESが６Ω／□、
エミッタ抵抗領域幅Ｗ E １が１０μｍ、ベース抵抗ＲB
に相当するピンチ抵抗のシート抵抗ＲBSが６ｋΩ／□、
ベース抵抗領域幅ＷB2が３５μｍであると、エミッタ抵
抗領域の長さＬ１が１６．７μｍ、ベース抵抗領域の長
さＬ２が１１．７μｍとなり、Ｌ１＋Ｌ２＝２８．４μ
ｍとなる。しかし、ここでパワートランジスタの安全動
作領域拡大のためにエミッタ抵抗ＲE を１０Ωから１２
Ωが調整する場合、やはり式（１）からベース抵抗ＲB
は２．４ｋΩ必要となり、エミッタ抵抗領域の長さＬ１
が２０μｍ、ベース抵抗領域の長さＬ２が１４μｍとな
ってＬ１＋Ｌ２＝３４μｍとなり、単位トランジスタの
エミッタ抵抗領域の長さＬ１とベース抵抗領域の長さＬ
２の和（Ｌ１＋Ｌ２）のスペースが増大してしまう。
ランジスタの電流増幅率ｈFEが２００、エミッタコンタ
クト５領域のエミッタ領域とエミッタ能動領域３ａの平
面積比Ａが１、エミッタ抵抗ＲE が１０Ωである場合、
安定したトランジスタ動作のためには、式（１）から、
ベース抵抗ＲB が２ｋΩ必要である。この条件では単位
トランジスタのエミッタのシート抵抗ＲESが６Ω／□、
エミッタ抵抗領域幅Ｗ E １が１０μｍ、ベース抵抗ＲB
に相当するピンチ抵抗のシート抵抗ＲBSが６ｋΩ／□、
ベース抵抗領域幅ＷB2が３５μｍであると、エミッタ抵
抗領域の長さＬ１が１６．７μｍ、ベース抵抗領域の長
さＬ２が１１．７μｍとなり、Ｌ１＋Ｌ２＝２８．４μ
ｍとなる。しかし、ここでパワートランジスタの安全動
作領域拡大のためにエミッタ抵抗ＲE を１０Ωから１２
Ωが調整する場合、やはり式（１）からベース抵抗ＲB
は２．４ｋΩ必要となり、エミッタ抵抗領域の長さＬ１
が２０μｍ、ベース抵抗領域の長さＬ２が１４μｍとな
ってＬ１＋Ｌ２＝３４μｍとなり、単位トランジスタの
エミッタ抵抗領域の長さＬ１とベース抵抗領域の長さＬ
２の和（Ｌ１＋Ｌ２）のスペースが増大してしまう。
【００２５】以上のように従来ではパワートランジスタ
の安全動作領域を拡大し、かつパワートランジスタの安
定動作を得ようとすれば、単位トランジスタのサイズの
増大、ひいてはパワートランジスタを含む半導体装置全
体のサイズの増大につながるという問題点があった。
の安全動作領域を拡大し、かつパワートランジスタの安
定動作を得ようとすれば、単位トランジスタのサイズの
増大、ひいてはパワートランジスタを含む半導体装置全
体のサイズの増大につながるという問題点があった。
【００２６】本発明は、単位トランジスタが並列接続さ
れたパワートランジスタを含む半導体装置において、単
位トランジスタのサイズを増大させることなく安全動作
領域が広く、安定動作するパワートランジスタを得るこ
とを目的とする。
れたパワートランジスタを含む半導体装置において、単
位トランジスタのサイズを増大させることなく安全動作
領域が広く、安定動作するパワートランジスタを得るこ
とを目的とする。
【００２７】
【課題を解決するための手段】本発明の請求項１の半導
体装置は、１対のトランジスタからなる単位トランジス
タを含む半導体装置であって、上記単位トランジスタ
は、コレクタとして作動する第１導電型の半導体領域
と、半導体領域の主面に第１の方向に形成されたベース
として作動する第２導電型の第１拡散層と、第１拡散層
の前記主面に形成されたエミッタとして作動する櫛型の
第１導電型の第２拡散層とにより構成され、上記第１拡
散層の櫛の歯上にベースコンタクト部が設けられ、上記
ベースコンタクト部に対向した部分に上記第２拡散層を
設けて上記一対のトランジスタのうち一方のトランジス
タのベース抵抗となるベース抵抗領域が形成され、上記
第２拡散層の中央にエミッタコンタクト部が設けられ、
上記中央のエミッタコンタクト部の両側に、上記一対の
トランジスタのうち他方のトランジスタのエミッタ抵抗
となるエミッタ抵抗領域が延び、そのエミッタ抵抗領域
の端に上記単位トランジスタのエミッタとなる上記エミ
ッタ能動領域が形成された半導体装置において、上記一
方のトランジスタは、上記ベースコンタクト部に対向し
た部分に上記第１の方向と略直角方向に交わる第２の方
向に延びる第２拡散層で形成された凸部と、凸部に対向
する第１拡散層で形成された凹部とを形成して上記一方
のトランジスタのベース抵抗となるベース抵抗領域が形
成され、上記他方のトランジスタは、一方のトランジス
タに隣接して形成される。
体装置は、１対のトランジスタからなる単位トランジス
タを含む半導体装置であって、上記単位トランジスタ
は、コレクタとして作動する第１導電型の半導体領域
と、半導体領域の主面に第１の方向に形成されたベース
として作動する第２導電型の第１拡散層と、第１拡散層
の前記主面に形成されたエミッタとして作動する櫛型の
第１導電型の第２拡散層とにより構成され、上記第１拡
散層の櫛の歯上にベースコンタクト部が設けられ、上記
ベースコンタクト部に対向した部分に上記第２拡散層を
設けて上記一対のトランジスタのうち一方のトランジス
タのベース抵抗となるベース抵抗領域が形成され、上記
第２拡散層の中央にエミッタコンタクト部が設けられ、
上記中央のエミッタコンタクト部の両側に、上記一対の
トランジスタのうち他方のトランジスタのエミッタ抵抗
となるエミッタ抵抗領域が延び、そのエミッタ抵抗領域
の端に上記単位トランジスタのエミッタとなる上記エミ
ッタ能動領域が形成された半導体装置において、上記一
方のトランジスタは、上記ベースコンタクト部に対向し
た部分に上記第１の方向と略直角方向に交わる第２の方
向に延びる第２拡散層で形成された凸部と、凸部に対向
する第１拡散層で形成された凹部とを形成して上記一方
のトランジスタのベース抵抗となるベース抵抗領域が形
成され、上記他方のトランジスタは、一方のトランジス
タに隣接して形成される。
【００２８】本発明の請求項２の半導体装置は、請求項
１の半導体装置において、上記単位トランジスタを複数
備え、各単位トランジスタのコレクタ、ベース、エミッ
タが互いに電気的に並列接続される。本発明の請求項３
の半導体装置は、請求項１又は２の半導体装置におい
て、上記凹部は第１拡散層で形成された凹型に含まれ、
凹型を構成する各辺の幅は５μｍ以下である。
１の半導体装置において、上記単位トランジスタを複数
備え、各単位トランジスタのコレクタ、ベース、エミッ
タが互いに電気的に並列接続される。本発明の請求項３
の半導体装置は、請求項１又は２の半導体装置におい
て、上記凹部は第１拡散層で形成された凹型に含まれ、
凹型を構成する各辺の幅は５μｍ以下である。
【００２９】
【作用】本発明の請求項１、２の半導体装置において
は、コレクタ、ベース、エミッタが互いに電気的に並列
接続された１対のトランジスタからなる単位トランジス
タを含む半導体装置であって、上記単位トランジスタ
は、コレクタとして作動する第１導電型の半導体領域
と、半導体領域の主面に第１の方向に形成されたベース
として作動する第２導電型の第１拡散層と、第１拡散層
の主面に形成されたエミッタとして作動する櫛型の第１
導電型の第２拡散層とにより構成され、上記第１拡散層
の櫛の歯上にベースコンタクト部が設けられ、上記ベー
スコンタクト部に対向した部分に上記第２拡散層を設け
て上記一対のトランジスタのうち一方のトランジスタの
ベース抵抗となるベース抵抗領域が形成され、上記第２
拡散層の中央にエミッタコンタクト部が設けられ、上記
中央のエミッタコンタクト部の両側に、上記一対のトラ
ンジスタのうち他方のトランジスタのエミッタ抵抗とな
るエミッタ抵抗領域が延び、そのエミッタ抵抗領域の端
に上記単位トランジスタのエミッタとなる上記エミッタ
能動領域が形成された半導体装置において、上記一方の
トランジスタは、上記ベースコンタクト部に対向した部
分に上記第１の方向と略直角方向に交わる第２の方向に
延びる第２拡散層で形成された凸部と、凸部に対向する
第１拡散層で形成された凹部とを形成して上記一方のト
ランジスタのベース抵抗となるベース抵抗領域が形成さ
れ、上記他方のトランジスタは、一方のトランジスタに
隣接して形成されるので、第２拡散層で形成された凸部
により、エミッタ抵抗領域の大きさが大きいままでベー
ス抵抗領域を広げ、ベース抵抗を大きくすることができ
る。
は、コレクタ、ベース、エミッタが互いに電気的に並列
接続された１対のトランジスタからなる単位トランジス
タを含む半導体装置であって、上記単位トランジスタ
は、コレクタとして作動する第１導電型の半導体領域
と、半導体領域の主面に第１の方向に形成されたベース
として作動する第２導電型の第１拡散層と、第１拡散層
の主面に形成されたエミッタとして作動する櫛型の第１
導電型の第２拡散層とにより構成され、上記第１拡散層
の櫛の歯上にベースコンタクト部が設けられ、上記ベー
スコンタクト部に対向した部分に上記第２拡散層を設け
て上記一対のトランジスタのうち一方のトランジスタの
ベース抵抗となるベース抵抗領域が形成され、上記第２
拡散層の中央にエミッタコンタクト部が設けられ、上記
中央のエミッタコンタクト部の両側に、上記一対のトラ
ンジスタのうち他方のトランジスタのエミッタ抵抗とな
るエミッタ抵抗領域が延び、そのエミッタ抵抗領域の端
に上記単位トランジスタのエミッタとなる上記エミッタ
能動領域が形成された半導体装置において、上記一方の
トランジスタは、上記ベースコンタクト部に対向した部
分に上記第１の方向と略直角方向に交わる第２の方向に
延びる第２拡散層で形成された凸部と、凸部に対向する
第１拡散層で形成された凹部とを形成して上記一方のト
ランジスタのベース抵抗となるベース抵抗領域が形成さ
れ、上記他方のトランジスタは、一方のトランジスタに
隣接して形成されるので、第２拡散層で形成された凸部
により、エミッタ抵抗領域の大きさが大きいままでベー
ス抵抗領域を広げ、ベース抵抗を大きくすることができ
る。
【００３０】本発明の請求項３の半導体装置において
は、請求項１又は２の半導体装置において、上記凹部は
第１拡散で形成された凹型に含まれ、凹型を構成する各
辺の幅は５μｍ以下であるので、その凹部の形状により
エミッタ抵抗領域の大きさが大きいままでベース抵抗領
域を広げ、ベース抵抗を大きくすることができる。
は、請求項１又は２の半導体装置において、上記凹部は
第１拡散で形成された凹型に含まれ、凹型を構成する各
辺の幅は５μｍ以下であるので、その凹部の形状により
エミッタ抵抗領域の大きさが大きいままでベース抵抗領
域を広げ、ベース抵抗を大きくすることができる。
【００３１】
【実施例】以下、本発明による半導体装置の実施例を図
面を参照しながら説明する。
面を参照しながら説明する。
【００３２】図１は、パワートランジスタを構成する本
発明の単位トランジスタの平面構造および断面構造の対
応を表わす構造図である。
発明の単位トランジスタの平面構造および断面構造の対
応を表わす構造図である。
【００３３】図１（ａ）は本発明の単位トランジスタの
平面構造図、（ｂ）は（ａ）において本発明の単位トラ
ンジスタをＡ−Ａ′線で切断した断面構造図、（ｃ）は
（ａ）において本発明の単位トランジスタをＢ−Ｂ′線
で切断した断面構造図である。
平面構造図、（ｂ）は（ａ）において本発明の単位トラ
ンジスタをＡ−Ａ′線で切断した断面構造図、（ｃ）は
（ａ）において本発明の単位トランジスタをＢ−Ｂ′線
で切断した断面構造図である。
【００３４】図１（ａ）において、本発明の単位トラン
ジスタの平面構造図は、第２導電型のエピタキシャル層
（コレクタ領域）１と、第１導電型のベース領域２と、
第２導電型のエミッタ領域３と、ベースコンタクト部４
と、エミッタコンタクト部５とを含む。
ジスタの平面構造図は、第２導電型のエピタキシャル層
（コレクタ領域）１と、第１導電型のベース領域２と、
第２導電型のエミッタ領域３と、ベースコンタクト部４
と、エミッタコンタクト部５とを含む。
【００３５】図１（ｂ）において、本発明の単位トラン
ジスタの断面構造図は、第２導電型のエピタキシャル層
（コレクタ領域）１と、第１導電型のベース領域２と、
第２導電型のエミッタ領域３と、第２導電型の埋込層６
と、第１導電型の半導体基板７とを含む。
ジスタの断面構造図は、第２導電型のエピタキシャル層
（コレクタ領域）１と、第１導電型のベース領域２と、
第２導電型のエミッタ領域３と、第２導電型の埋込層６
と、第１導電型の半導体基板７とを含む。
【００３６】図１（ｃ）において、本発明の単位トラン
ジスタの断面構造図は、第２導電型のエピタキシャル層
（コレクタ領域）１と、第１導電型のベース領域２と、
第２導電型のエミッタ領域３と、第２導電型の埋込層６
と、第１導電型の半導体基板７とを含む。
ジスタの断面構造図は、第２導電型のエピタキシャル層
（コレクタ領域）１と、第１導電型のベース領域２と、
第２導電型のエミッタ領域３と、第２導電型の埋込層６
と、第１導電型の半導体基板７とを含む。
【００３７】図１（ｂ），（ｃ）には、さらに酸化膜
（ＳｉＯ2 など）７と金属電極（Ａｌなど）９とが示さ
れている。
（ＳｉＯ2 など）７と金属電極（Ａｌなど）９とが示さ
れている。
【００３８】各単位トランジスタはコレクタ、ベース、
エミッタが互いに電気的に並列接続されている。
エミッタが互いに電気的に並列接続されている。
【００３９】図１において、第１導電型の半導体基板７
の上に第２導電型の埋込層６が形成され、その第２導電
型の埋込層６の上に積層された第２導電型のエピタキシ
ャル層（コレクタ領域）１は各単位トランジスタ共通の
コレクタ領域で、そのコレクタ領域内に第１導電型のベ
ース領域２が形成され、そのベース領域２内に櫛型の第
２導電型のエミッタ領域３が形成されている。櫛型の上
記ベース領域２の櫛の歯上にはベースコンタクト部４が
設けられ、図示しないメタル配線により各単位トランジ
スタが互いに接続されている。上記エミッタ領域３の中
央および櫛型の櫛の歯上にはエミッタコンタクト部５が
設けられ、図示しないメタル配線が形成される。各単位
トランジスタ共通のエピタキシャル層からなるコレクタ
領域１のコンタクト部は各単位トランジスタ共通のコン
タクトが設けられメタル配線が形成されるが、図１の中
には示していない。
の上に第２導電型の埋込層６が形成され、その第２導電
型の埋込層６の上に積層された第２導電型のエピタキシ
ャル層（コレクタ領域）１は各単位トランジスタ共通の
コレクタ領域で、そのコレクタ領域内に第１導電型のベ
ース領域２が形成され、そのベース領域２内に櫛型の第
２導電型のエミッタ領域３が形成されている。櫛型の上
記ベース領域２の櫛の歯上にはベースコンタクト部４が
設けられ、図示しないメタル配線により各単位トランジ
スタが互いに接続されている。上記エミッタ領域３の中
央および櫛型の櫛の歯上にはエミッタコンタクト部５が
設けられ、図示しないメタル配線が形成される。各単位
トランジスタ共通のエピタキシャル層からなるコレクタ
領域１のコンタクト部は各単位トランジスタ共通のコン
タクトが設けられメタル配線が形成されるが、図１の中
には示していない。
【００４０】本発明の単位トランジスタの等価回路は、
従来の場合と同様、図６で表わされる。そして、図１と
図６中に示された〜の各部分の対応も従来と同様で
ある。
従来の場合と同様、図６で表わされる。そして、図１と
図６中に示された〜の各部分の対応も従来と同様で
ある。
【００４１】図１に示した本発明のパワートランジスタ
の一部である単位トランジスタの実施例と図５に示した
従来のパワートランジスタの一部である単位トランジス
タとの相違点は、ベースコンタクト部４に対向した部分
にエミッタパターンを凸状に設けているところである。
の一部である単位トランジスタの実施例と図５に示した
従来のパワートランジスタの一部である単位トランジス
タとの相違点は、ベースコンタクト部４に対向した部分
にエミッタパターンを凸状に設けているところである。
【００４２】図１（ａ）に示すように、ベース領域２は
エミッタ領域３の櫛型の凸部に対向する凹部を形成し、
図１（ｂ）に示すように各単位トランジスタのベース領
域２にはベース抵抗ＲB となり得るベース抵抗領域２ａ
（ピンチ抵抗領域）が形成されている。このベース抵抗
ＲB はほとんどピンチ抵抗値で決まる。図１（ｂ）中の
（Ｌ２′＋Ｌ３）はそのベース抵抗領域２ａの長さで、
長さＬ２′，幅Ｗ３は本トランジスタ製造工程で可能な
最小寸法で形成される。また、図１（ｃ）に示すように
上記エミッタ領域３は中央のエミッタコンタクト部５の
両側にエミッタ抵抗領域３ｂが延びており、そのエミッ
タ抵抗領域３ｂの端に単位トランジスタのエミッタとな
るエミッタ能動領域３ａが形成されている。図１（ｃ）
中の長さＬ１はそのエミッタ抵抗領域３ｂの長さであ
る。
エミッタ領域３の櫛型の凸部に対向する凹部を形成し、
図１（ｂ）に示すように各単位トランジスタのベース領
域２にはベース抵抗ＲB となり得るベース抵抗領域２ａ
（ピンチ抵抗領域）が形成されている。このベース抵抗
ＲB はほとんどピンチ抵抗値で決まる。図１（ｂ）中の
（Ｌ２′＋Ｌ３）はそのベース抵抗領域２ａの長さで、
長さＬ２′，幅Ｗ３は本トランジスタ製造工程で可能な
最小寸法で形成される。また、図１（ｃ）に示すように
上記エミッタ領域３は中央のエミッタコンタクト部５の
両側にエミッタ抵抗領域３ｂが延びており、そのエミッ
タ抵抗領域３ｂの端に単位トランジスタのエミッタとな
るエミッタ能動領域３ａが形成されている。図１（ｃ）
中の長さＬ１はそのエミッタ抵抗領域３ｂの長さであ
る。
【００４３】図２は、図１（ａ）において本発明の単位
トランジスタをＣ−Ｃ′線で切断した断面構造図であ
る。
トランジスタをＣ−Ｃ′線で切断した断面構造図であ
る。
【００４４】図２において、本発明の単位トランジスタ
の断面構造図は、第２導電型のエピタキシャル層（コレ
クタ領域）１と、第１導電型のベース領域２と、第２導
電型のエミッタ領域３と、第２導電型の埋込層６と、第
１導電型の半導体基板７とを含む。
の断面構造図は、第２導電型のエピタキシャル層（コレ
クタ領域）１と、第１導電型のベース領域２と、第２導
電型のエミッタ領域３と、第２導電型の埋込層６と、第
１導電型の半導体基板７とを含む。
【００４５】図２において、電流は紙面上から紙面下へ
向かって流れている。図２のように、第１導電型のベー
ス領域２内に第２導電型のエミッタ領域３を設けたの
で、ベース抵抗領域幅Ｗ２によりベース抵抗ＲB が大き
くなり、エミッタ間幅Ｗ３は狭くなってエミッタ抵抗Ｒ
E もまた大きくなる。
向かって流れている。図２のように、第１導電型のベー
ス領域２内に第２導電型のエミッタ領域３を設けたの
で、ベース抵抗領域幅Ｗ２によりベース抵抗ＲB が大き
くなり、エミッタ間幅Ｗ３は狭くなってエミッタ抵抗Ｒ
E もまた大きくなる。
【００４６】凹状のベース領域の幅Ｗ３，長さＬ３′
は、本実施例においてはプロセス上実現し得る最小限の
差である５μｍとしたが、理想的には可能な限り薄い方
が良くこの薄さに限定されるものではない。
は、本実施例においてはプロセス上実現し得る最小限の
差である５μｍとしたが、理想的には可能な限り薄い方
が良くこの薄さに限定されるものではない。
【００４７】以上のように、従来ではこの種のパワート
ランジスタの安全動作領域を広げるため、各単位トラン
ジスタのエミッタ抵抗ＲE を大きく調整すると同時に、
安定したトランジスタ動作のために必然的にベース抵抗
ＲB も大きく調整しなければならなかった。このため従
来では図５（ｂ），（ｃ）に示すように、エミッタ抵抗
ＲE の長さとベース抵抗ＲB の長さの和（Ｌ１＋Ｌ２）
を調整するスペースが必要であったが、本発明では、エ
ミッタ抵抗ＲE の長さとベース抵抗ＲB の長さの一部の
和（Ｌ１＋Ｌ２′）のスペースがあれば、ベース抵抗Ｒ
B およびエミッタ抵抗ＲE を大きく調整することができ
る。
ランジスタの安全動作領域を広げるため、各単位トラン
ジスタのエミッタ抵抗ＲE を大きく調整すると同時に、
安定したトランジスタ動作のために必然的にベース抵抗
ＲB も大きく調整しなければならなかった。このため従
来では図５（ｂ），（ｃ）に示すように、エミッタ抵抗
ＲE の長さとベース抵抗ＲB の長さの和（Ｌ１＋Ｌ２）
を調整するスペースが必要であったが、本発明では、エ
ミッタ抵抗ＲE の長さとベース抵抗ＲB の長さの一部の
和（Ｌ１＋Ｌ２′）のスペースがあれば、ベース抵抗Ｒ
B およびエミッタ抵抗ＲE を大きく調整することができ
る。
【００４８】つまり本発明の場合は、図１（ｂ）中に示
したベース抵抗ＲB の長さの他の一部であるＬ３を長く
することができるため、従来よりもベース抵抗ＲB をさ
らに大きく調整でき、パワートランジスタのサイズを増
大させることなく安全動作領域の拡大が可能となる。
したベース抵抗ＲB の長さの他の一部であるＬ３を長く
することができるため、従来よりもベース抵抗ＲB をさ
らに大きく調整でき、パワートランジスタのサイズを増
大させることなく安全動作領域の拡大が可能となる。
【００４９】具体的な数値を用いて従来と比較して説明
すると、単位トランジスタのｈFEが２００、エミッタコ
ンタクト部５のエミッタ領域とエミッタ能動領域３ａの
平面積比Ａが１であるとき、安全動作領域拡大のために
エミッタ抵抗ＲE を１２Ωに調整する場合、安定したト
ランジスタ動作のためにはベース抵抗ＲB が２．４ｋΩ
必要である。
すると、単位トランジスタのｈFEが２００、エミッタコ
ンタクト部５のエミッタ領域とエミッタ能動領域３ａの
平面積比Ａが１であるとき、安全動作領域拡大のために
エミッタ抵抗ＲE を１２Ωに調整する場合、安定したト
ランジスタ動作のためにはベース抵抗ＲB が２．４ｋΩ
必要である。
【００５０】単位トランジスタのエミッタのシート抵抗
ＲESが６Ω／□，エミッタ抵抗領域幅Ｗ１が１０μｍ、
ベース抵抗ＲB に相当するピンチ抵抗のシート抵抗ＲBS
が６ｋΩ／□，ベース抵抗領域幅Ｗ２が３５μｍである
と、従来の単位トランジスタの場合は、エミッタ抵抗領
域の長さＬ１は２０μｍ、ベース抵抗領域の長さＬ２は
１４μｍとなる。すなわち、ベース抵抗ＲB とエミッタ
抵抗ＲE の抵抗の調整スペースが３４μｍ（Ｌ１＋Ｌ２
＝３４μｍ）必要であった。
ＲESが６Ω／□，エミッタ抵抗領域幅Ｗ１が１０μｍ、
ベース抵抗ＲB に相当するピンチ抵抗のシート抵抗ＲBS
が６ｋΩ／□，ベース抵抗領域幅Ｗ２が３５μｍである
と、従来の単位トランジスタの場合は、エミッタ抵抗領
域の長さＬ１は２０μｍ、ベース抵抗領域の長さＬ２は
１４μｍとなる。すなわち、ベース抵抗ＲB とエミッタ
抵抗ＲE の抵抗の調整スペースが３４μｍ（Ｌ１＋Ｌ２
＝３４μｍ）必要であった。
【００５１】しかし、本発明に基づいて上記と同じエミ
ッタ抵抗ＲE が１２Ω、ベース抵抗ＲB が２．４ｋΩの
単位トランジスタを設計する場合、単位トランジスタの
エミッタのシート抵抗ＲESが６Ω／□、エミッタ抵抗領
域幅Ｗ１が１０μｍであると、エミッタ抵抗ＲE を１２
Ω得るためにはエミッタ抵抗領域の長さＬ１を２０μｍ
にすればよい。また、ベース抵抗ＲB に相当するピンチ
抵抗のシート抵抗ＲBSが６ｋΩ／□、ベース抵抗領域幅
Ｗ２が３０μｍ（図１（ａ）のエミッタ間幅Ｗ３によっ
てベース抵抗領域幅Ｗ２は狭くなり３０μｍとなる）で
あると、ベース抵抗ＲB を２．４ｋΩ得るためにはベー
ス抵抗領域の長さＬ２が１２μｍあればよいから、ベー
ス抵抗領域の長さＬ２′が７μｍの場合（本トランジス
タ製造工程が可能な最小寸法を７μｍとした場合）はベ
ース抵抗領域の長さの一部であるＬ３を５μｍにすれ
ば、ベース抵抗領域全体の長さ（Ｌ２′＋Ｌ３）は１２
μｍとなって、ベース抵抗ＲB ＝２．４ｋΩが得られ
る。
ッタ抵抗ＲE が１２Ω、ベース抵抗ＲB が２．４ｋΩの
単位トランジスタを設計する場合、単位トランジスタの
エミッタのシート抵抗ＲESが６Ω／□、エミッタ抵抗領
域幅Ｗ１が１０μｍであると、エミッタ抵抗ＲE を１２
Ω得るためにはエミッタ抵抗領域の長さＬ１を２０μｍ
にすればよい。また、ベース抵抗ＲB に相当するピンチ
抵抗のシート抵抗ＲBSが６ｋΩ／□、ベース抵抗領域幅
Ｗ２が３０μｍ（図１（ａ）のエミッタ間幅Ｗ３によっ
てベース抵抗領域幅Ｗ２は狭くなり３０μｍとなる）で
あると、ベース抵抗ＲB を２．４ｋΩ得るためにはベー
ス抵抗領域の長さＬ２が１２μｍあればよいから、ベー
ス抵抗領域の長さＬ２′が７μｍの場合（本トランジス
タ製造工程が可能な最小寸法を７μｍとした場合）はベ
ース抵抗領域の長さの一部であるＬ３を５μｍにすれ
ば、ベース抵抗領域全体の長さ（Ｌ２′＋Ｌ３）は１２
μｍとなって、ベース抵抗ＲB ＝２．４ｋΩが得られ
る。
【００５２】以上のように、従来の単位トランジスタで
はベース，エミッタ抵抗領域の長さ方向のスペースが３
４μｍ（Ｌ１＋Ｌ２＝３４μｍ）必要であったのに対
し、本発明の単位トランジスタはベース，エミッタ抵抗
領域の長さ方向のスペースが２７μｍ（Ｌ２′＋Ｌ１＝
２７μｍ）あればよいことになる。
はベース，エミッタ抵抗領域の長さ方向のスペースが３
４μｍ（Ｌ１＋Ｌ２＝３４μｍ）必要であったのに対
し、本発明の単位トランジスタはベース，エミッタ抵抗
領域の長さ方向のスペースが２７μｍ（Ｌ２′＋Ｌ１＝
２７μｍ）あればよいことになる。
【００５３】本発明を用いれば、パワートランジスタサ
イズを増大することなく、パワートランジスタの安全動
作領域を拡大できる。また、本発明の実施例によれば、
同じ安全動作領域を持つパワートランジスタの単位トラ
ンジスタサイズを従来に比べ縮小できる。
イズを増大することなく、パワートランジスタの安全動
作領域を拡大できる。また、本発明の実施例によれば、
同じ安全動作領域を持つパワートランジスタの単位トラ
ンジスタサイズを従来に比べ縮小できる。
【００５４】具体的にパワートランジスタサイズの縮小
の効果を以下に説明する。実際のパワートランジスタは
半導体基板上に複数個の単位トランジスタが縦横に形成
され、各々の単位トランジスタは電気的に並列接続して
いるため、パワートランジスタ当りの面積は非常に大き
い。
の効果を以下に説明する。実際のパワートランジスタは
半導体基板上に複数個の単位トランジスタが縦横に形成
され、各々の単位トランジスタは電気的に並列接続して
いるため、パワートランジスタ当りの面積は非常に大き
い。
【００５５】たとえば、パワートランジスタの単位トラ
ンジスタが縦方向（ベース抵抗領域幅の方向）に２０
個、横方向（ベース，エミッタ抵抗領域の長さ方向）に
８個並んでいて、単位トランジスタサイズが縦方向（ベ
ース抵抗領域幅の方向）が４５μｍで横方向（ベース，
エミッタ抵抗領域の長さ方向）が１７０μｍの場合、パ
ワートランジスタ面積は４５μｍ×１７０μｍ×２０個
×８個＝１．２２ｍ2 となる。
ンジスタが縦方向（ベース抵抗領域幅の方向）に２０
個、横方向（ベース，エミッタ抵抗領域の長さ方向）に
８個並んでいて、単位トランジスタサイズが縦方向（ベ
ース抵抗領域幅の方向）が４５μｍで横方向（ベース，
エミッタ抵抗領域の長さ方向）が１７０μｍの場合、パ
ワートランジスタ面積は４５μｍ×１７０μｍ×２０個
×８個＝１．２２ｍ2 となる。
【００５６】前述した本発明の実施例によれば、同じ安
全動作領域を持つパワートランジスタの単位トランジス
タサイズを、従来に比べ横方向（ベース，エミッタ抵抗
領域の長さ方向）を７μｍ縮小できるため、上記のパワ
ートランジスタにおいて本発明の実施例に基づき単位ト
ランジスタを縮小した場合、単位トランジスタサイズが
縦方向（ベース抵抗領域幅の方向）が４５μｍで横方向
（ベース，エミッタ抵抗領域の長さ方向）が１６３μｍ
となり、パワートランジスタ面積は４５μｍ×１６３μ
ｍ×２０個×８個＝１．１７ｍ2 となり、パワートラン
ジスタサイズが４％縮小できる。
全動作領域を持つパワートランジスタの単位トランジス
タサイズを、従来に比べ横方向（ベース，エミッタ抵抗
領域の長さ方向）を７μｍ縮小できるため、上記のパワ
ートランジスタにおいて本発明の実施例に基づき単位ト
ランジスタを縮小した場合、単位トランジスタサイズが
縦方向（ベース抵抗領域幅の方向）が４５μｍで横方向
（ベース，エミッタ抵抗領域の長さ方向）が１６３μｍ
となり、パワートランジスタ面積は４５μｍ×１６３μ
ｍ×２０個×８個＝１．１７ｍ2 となり、パワートラン
ジスタサイズが４％縮小できる。
【００５７】
【発明の効果】本発明の請求項１、２の半導体装置にお
いては、コレクタ、ベース、エミッタが互いに電気的に
並列接続された１対のトランジスタからなる単位トラン
ジスタを含む半導体装置であって、上記単位トランジス
タは、コレクタとして作動する第１導電型の半導体領域
と、半導体領域の主面に第１の方向に形成されたベース
として作動する第２導電型の第１拡散層と、第１拡散層
の主面に形成されたエミッタとして作動する櫛型の第１
導電型の第２拡散層とにより構成され、上記第１拡散層
の櫛の歯上にベースコンタクト部が設けられ、上記ベー
スコンタクト部に対向した部分に上記第２拡散層を設け
て上記一対のトランジスタのうち一方のトランジスタの
ベース抵抗となるベース抵抗領域が形成され、上記第２
拡散層の中央にエミッタコンタクト部が設けられ、上記
中央のエミッタコンタクト部の両側に、上記一対のトラ
ンジスタのうち他方のトランジスタのエミッタ抵抗とな
るエミッタ抵抗領域が延び、そのエミッタ抵抗領域の端
に上記単位トランジスタのエミッタとなる上記エミッタ
能動領域が形成された半導体装置において、上記一方の
トランジスタは、上記ベースコンタクト部に対向した部
分に上記第１の方向と略直角方向に交わる第２の方向に
延びる第２拡散層で形成された凸部と、凸部に対向する
第１拡散層で形成された凹部とを形成して上記一方のト
ランジスタのベース抵抗となるベース抵抗領域が形成さ
れ、上記他方のトランジスタは、一方のトランジスタに
隣接して形成されるので、第２拡散層で形成された凸部
により、エミッタ抵抗領域の大きさが大きいままでベー
ス抵抗領域を広げ、ベース抵抗を大きくすることができ
る。
いては、コレクタ、ベース、エミッタが互いに電気的に
並列接続された１対のトランジスタからなる単位トラン
ジスタを含む半導体装置であって、上記単位トランジス
タは、コレクタとして作動する第１導電型の半導体領域
と、半導体領域の主面に第１の方向に形成されたベース
として作動する第２導電型の第１拡散層と、第１拡散層
の主面に形成されたエミッタとして作動する櫛型の第１
導電型の第２拡散層とにより構成され、上記第１拡散層
の櫛の歯上にベースコンタクト部が設けられ、上記ベー
スコンタクト部に対向した部分に上記第２拡散層を設け
て上記一対のトランジスタのうち一方のトランジスタの
ベース抵抗となるベース抵抗領域が形成され、上記第２
拡散層の中央にエミッタコンタクト部が設けられ、上記
中央のエミッタコンタクト部の両側に、上記一対のトラ
ンジスタのうち他方のトランジスタのエミッタ抵抗とな
るエミッタ抵抗領域が延び、そのエミッタ抵抗領域の端
に上記単位トランジスタのエミッタとなる上記エミッタ
能動領域が形成された半導体装置において、上記一方の
トランジスタは、上記ベースコンタクト部に対向した部
分に上記第１の方向と略直角方向に交わる第２の方向に
延びる第２拡散層で形成された凸部と、凸部に対向する
第１拡散層で形成された凹部とを形成して上記一方のト
ランジスタのベース抵抗となるベース抵抗領域が形成さ
れ、上記他方のトランジスタは、一方のトランジスタに
隣接して形成されるので、第２拡散層で形成された凸部
により、エミッタ抵抗領域の大きさが大きいままでベー
ス抵抗領域を広げ、ベース抵抗を大きくすることができ
る。
【００５８】その結果、単位トランジスタが並列接続さ
れたパワートランジスタを含む半導体装置において、単
位トランジスタのサイズを増大させることなく安全動作
領域が広く、安定動作するパワートランジスタを得るこ
とが可能となる。
れたパワートランジスタを含む半導体装置において、単
位トランジスタのサイズを増大させることなく安全動作
領域が広く、安定動作するパワートランジスタを得るこ
とが可能となる。
【００５９】本発明の請求項３の半導体装置において
は、請求項１の半導体装置において、上部凹部は第１拡
散層で形成された凹型に含まれ、凹型を構成する各辺の
幅は５μｍ以下であるので、その凹部の形状によりエミ
ッタ抵抗領域の大きさが大きいままでベース抵抗領域を
広げ、ベース抵抗を大きくすることができる。
は、請求項１の半導体装置において、上部凹部は第１拡
散層で形成された凹型に含まれ、凹型を構成する各辺の
幅は５μｍ以下であるので、その凹部の形状によりエミ
ッタ抵抗領域の大きさが大きいままでベース抵抗領域を
広げ、ベース抵抗を大きくすることができる。
【００６０】その結果、この凹部のサイズを持つ単位ト
ランジスタが並列接続されたパワートランジスタを含む
半導体装置において、実際的に単位トランジスタのサイ
ズを増大させることなく安定動作領域が広く、安定動作
するパワートランジスタを得ることが可能となる。
ランジスタが並列接続されたパワートランジスタを含む
半導体装置において、実際的に単位トランジスタのサイ
ズを増大させることなく安定動作領域が広く、安定動作
するパワートランジスタを得ることが可能となる。
【図１】パワートランジスタを構成する本発明の単位ト
ランジスタの平面構造および断面構造の対応を表わす構
造図である。（ａ）は本発明の図２の単位トランジスタ
の平面構造図である。（ｂ）は（ａ）において本発明の
単位トランジスタをＡ−Ａ′線で切断した断面構造図で
ある。（ｃ）は（ａ）において本発明の単位トランジス
タをＢ−Ｂ′線で切断した断面構造図である。
ランジスタの平面構造および断面構造の対応を表わす構
造図である。（ａ）は本発明の図２の単位トランジスタ
の平面構造図である。（ｂ）は（ａ）において本発明の
単位トランジスタをＡ−Ａ′線で切断した断面構造図で
ある。（ｃ）は（ａ）において本発明の単位トランジス
タをＢ−Ｂ′線で切断した断面構造図である。
【図２】図１（ａ）において本発明の単位トランジスタ
をＣ−Ｃ′線で切断した断面構造図である。
をＣ−Ｃ′線で切断した断面構造図である。
【図３】従来の単位トランジスタにより構成されたパワ
ートランジスタの全体的な配線を表わす平面図である。
ートランジスタの全体的な配線を表わす平面図である。
【図４】図３のパワートランジスタのＡ部拡大図であ
る。
る。
【図５】パワートランジスタを構成する従来の単位トラ
ンジスタの平面構造および断面構造の対応を表わす構造
図である。（ａ）は従来の単位トランジスタの平面構造
図である。（ｂ）は（ａ）において従来の単位トランジ
スタをＡ−Ａ′線で切断した断面構造図である。（ｃ）
は（ａ）において従来の単位トランジスタをＢ−Ｂ′線
で切断した断面構造図である。
ンジスタの平面構造および断面構造の対応を表わす構造
図である。（ａ）は従来の単位トランジスタの平面構造
図である。（ｂ）は（ａ）において従来の単位トランジ
スタをＡ−Ａ′線で切断した断面構造図である。（ｃ）
は（ａ）において従来の単位トランジスタをＢ−Ｂ′線
で切断した断面構造図である。
【図６】従来および本発明の単位トランジスタの等価回
路図である。
路図である。
２ ベース領域 ３ エミッタ領域 ２ａ ベース抵抗領域 ３ｂ エミッタ抵抗領域 ＲB ベース抵抗 ＲE エミッタ抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/732 H01L 21/331
Claims (3)
- 【請求項１】 １対のトランジスタからなる単位トラン
ジスタを含む半導体装置であって、 前記単位トランジスタは、 コレクタとして作動する第１導電型の半導体領域と、 前記半導体領域の主面に第１の方向に形成されたベース
として作動する第２導電型の第１拡散層と、 前記第１拡散層の前記主面に形成されたエミッタとして
作動する櫛型の第１導電型の第２拡散層とにより構成さ
れ、前記第１拡散層の櫛の歯上にベースコンタクト部が設け
られ、前記ベースコンタクト部に対向した部分に前記第
２拡散層を設けて前記一対のトランジスタのうち一方の
トランジスタのベース抵抗となるベース抵抗領域が形成
され、 前記第２拡散層の中央にエミッタコンタクト部が設けら
れ、前記中央のエミッタコンタクト部の両側に、前記一
対のトランジスタのうち他方のトランジスタのエミッタ
抵抗となるエミッタ抵抗領域が延び、そのエミッタ抵抗
領域の端に前記単位トランジスタのエミッタとなる前記
エミッタ能動領域が形成された半導体装置において、 前記一方のトランジスタは、前記ベースコンタクト部に
対向した部分に前記第１の方向と略直角方向に交わる第
２の方向に延びる前記第２拡散層で形成された凸部と、
前記凸部に対向する前記第１拡散層で形成された凹部と
を形成して前記一方のトランジスタのベース抵抗となる
ベース抵抗領域が形成され、 前記他方のトランジスタは、前記一方のトランジスタに
隣接して形成される半導体装置。 - 【請求項２】 前記単位トランジスタを複数備え、各単
位トランジスタのコレクタ、ベース、エミッタが互いに
電気的に並列接続される請求項１に記載の半導体装置。 - 【請求項３】 前記凹部は前記第１拡散層で形成された
凹型に含まれ、前記凹型を構成する各辺の幅は５μｍ以
下である請求項１又は２に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30109694A JP3253468B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
| KR1019950046340A KR0180537B1 (ko) | 1994-12-05 | 1995-12-04 | 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터 |
| EP95119148A EP0716456A1 (en) | 1994-12-05 | 1995-12-05 | Power transistor including a plurality of unit transistors |
| US08/865,049 US6078095A (en) | 1994-12-05 | 1997-05-29 | Power transistor including a plurality of unit transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30109694A JP3253468B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162465A JPH08162465A (ja) | 1996-06-21 |
| JP3253468B2 true JP3253468B2 (ja) | 2002-02-04 |
Family
ID=17892810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30109694A Expired - Fee Related JP3253468B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6078095A (ja) |
| EP (1) | EP0716456A1 (ja) |
| JP (1) | JP3253468B2 (ja) |
| KR (1) | KR0180537B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804867A (en) * | 1996-10-02 | 1998-09-08 | Ericsson Inc. | Thermally balanced radio frequency power transistor |
| WO2009057003A1 (en) * | 2007-11-01 | 2009-05-07 | Nxp B.V. | Bipolar transistor with reduced thermal and shot noise level |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL165888C (nl) * | 1970-10-10 | 1981-05-15 | Philips Nv | Halfgeleiderinrichting met een halfgeleiderlichaam bevattende een collectorzone, een basiszone en een emitterzone waarbij de emitterzone ten minste twee strookvormige onderling evenwijdige emittergebieden bevat, die uit afwisselend smallere en bredere delen bestaan. |
| JPS57138174A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Semiconductor device |
| US5068702A (en) * | 1986-03-31 | 1991-11-26 | Exar Corporation | Programmable transistor |
| DE3788500T2 (de) * | 1986-10-31 | 1994-04-28 | Nippon Denso Co | Bipolarer Halbleitertransistor. |
| EP0413479A1 (en) * | 1989-08-14 | 1991-02-20 | Delco Electronics Corporation | Uniform temperature power transistor |
| JP3061190B2 (ja) * | 1990-05-15 | 2000-07-10 | オリンパス光学工業株式会社 | 実像式ファインダー光学系 |
| JPH0576768A (ja) | 1991-09-26 | 1993-03-30 | Mazda Motor Corp | 排気ガス浄化用触媒 |
| JPH0653224A (ja) * | 1992-07-30 | 1994-02-25 | Mitsubishi Electric Corp | 半導体装置 |
| US5387813A (en) * | 1992-09-25 | 1995-02-07 | National Semiconductor Corporation | Transistors with emitters having at least three sides |
| JP2905669B2 (ja) * | 1993-07-20 | 1999-06-14 | シャープ株式会社 | 遅延回路 |
-
1994
- 1994-12-05 JP JP30109694A patent/JP3253468B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-04 KR KR1019950046340A patent/KR0180537B1/ko not_active IP Right Cessation
- 1995-12-05 EP EP95119148A patent/EP0716456A1/en not_active Ceased
-
1997
- 1997-05-29 US US08/865,049 patent/US6078095A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6078095A (en) | 2000-06-20 |
| JPH08162465A (ja) | 1996-06-21 |
| KR960026942A (ko) | 1996-07-22 |
| KR0180537B1 (ko) | 1999-03-20 |
| EP0716456A1 (en) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0156531B2 (ja) | ||
| JPH023241A (ja) | ラテラル トランジスタを有する集積回路 | |
| JP3253468B2 (ja) | 半導体装置 | |
| JPH049378B2 (ja) | ||
| JPH07109831B2 (ja) | 半導体装置 | |
| JP3008182B2 (ja) | 半導体素子のボディ・コンタクト構造 | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| JPH0221147B2 (ja) | ||
| JP3152561B2 (ja) | 半導体集積回路 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JP2513813B2 (ja) | プログラマブル半導体セル構成体 | |
| JPS6161259B2 (ja) | ||
| JPH084092B2 (ja) | 半導体装置 | |
| JP2524553Y2 (ja) | 電力用半導体素子 | |
| JPS6124264A (ja) | 半導体装置 | |
| JPH0576768B2 (ja) | ||
| JPH043462A (ja) | 半導体抵抗素子 | |
| JPH03165560A (ja) | 半導体メモリ | |
| JP2000012779A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0637098A (ja) | 半導体装置及びその製造方法 | |
| JPH0817844A (ja) | バイポーラトランジスタ | |
| JPH079911B2 (ja) | 高周波トランジスタ | |
| JPH0148662B2 (ja) | ||
| JPH0557740B2 (ja) | ||
| JPS6098669A (ja) | パワ−トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |