JPS62243346A - 高周波トランジスタ - Google Patents

高周波トランジスタ

Info

Publication number
JPS62243346A
JPS62243346A JP61085012A JP8501286A JPS62243346A JP S62243346 A JPS62243346 A JP S62243346A JP 61085012 A JP61085012 A JP 61085012A JP 8501286 A JP8501286 A JP 8501286A JP S62243346 A JPS62243346 A JP S62243346A
Authority
JP
Japan
Prior art keywords
transistor
output
cells
metallized
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61085012A
Other languages
English (en)
Inventor
Hideo Suzuki
英雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61085012A priority Critical patent/JPS62243346A/ja
Publication of JPS62243346A publication Critical patent/JPS62243346A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラ型の高周波トランジスタに関し、特
に接地配線を改善して特性の向上を図った高周波トラン
ジスタに関する。
〔従来の技術〕
一般に高周波用のバイポーラトランジスタにおいては、
その高出力化を図るために、エミッタ周囲長を長くする
ことが行われている。しかし、エミッタ周囲長を単に長
くするのみではエミッタ近傍から発生する熱が互いに重
なり合いトランジスタ中央部の接合温度が周辺部の接合
温度よりも高くなり、トランジスタの中央部に電流が集
中してトランジスタの均一な動作が阻害されてしまう。
このため、従来のトランジスタでは、ベース領域（即ち
、能動領域）を複数個のセルに分割して分散させること
により発熱源を分散させて熱抵抗を下げ、かつ電流の集
中を防ぐようにした構成が採られている。この場合、分
割された複数個のセルは、トランジスタの入力端子と出
力端子を結ぶ線に対して垂直の方向に一列に並んで配置
しているが、セル数の増大に伴って入出力端子に垂直な
方向の長さが長くなるため、それを避けるためセルを２
列以上にして並べている。
例えば、第２図にベース接地型のトランジスタを示すよ
うに、トランジスタチップＴＣに形成するベースはチッ
プの長手方向に並んで２列に配置したベースセルＢ、、
Ｂ、によって構成している。
そして、このトランジスタチップＴＣは、金属導体２１
上にＢｅＯ等の絶縁体膜２２を形成し、この絶縁体膜２
２上に夫々電気的に独立した４つのメタライズ部２３．
２４，２５．２６を形成したケースに搭載させている。
なお、前記メタライズ部２３はメタライズ部２４の両側
にこれを挟むように配設しており、しかも側面メタライ
ズやスルーホールによって金属導体２１に電気的に接続
している。
前記したトランジスタチップＴＣはメタライズ部２４に
固着し、メタライズ部２５には入力端子２７を、またメ
タライズ部２６には出力端子２８を夫々接続している。
そして、トランジスタチップＴＣを固着したメタライズ
部２４は複数本のポンディングワイヤ２９によって出力
端子２８を接続した前記メタライズ部２６に接続し、こ
れでトランジスタチップのコレクタを出力端子２８に接
続している。また、トランジスタチップＴＣに２列に配
設されているベースセルＢ−，Ｂｂは夫々両側に向けて
引き出した複数本のボンディングワイヤ３０．及び３０
．によってトランジスタチップＴＣの両側におけるメタ
ライズ部２３に接続し、更にこのメタライズ部２３を介
して金属導体２１に接続し、接地を行っている。
また、エミッタは入力端子２７に接続したメタライズ部
２５に複数本のボンディングワイヤで接続しているが、
このボンディングワイヤは図面の簡略化のために省略し
ている。
〔発明が解決しようとする問題点〕
上述した従来のトランジスタでは、出力端子２８を接続
したメタライズ部２６を、トランジスタチップＴＣのコ
レクタを接続したメタライズ部２４にボンディングワイ
ヤ２９を用いて電気接続するために、メタライズ部２４
にポンディング用スペースを確保する必要がある。した
がって、図示のようにトランジスタチップＴＣはメタラ
イズ部２４において入力端子２７側に偏倚させ（ずらし
て）た位置に固着を行っている。
このため、ベースセルＢ−，Ｂｂに接続するボンディン
グワイヤ３０．．３０．の長さが入力端子側と出力端子
側とで相違することになり、出力側においてワイヤが長
くなる。このボンディングワイヤが長くなると、トラン
ジスタの接地インダクタンスが増大され、この接地イン
ダクタンスは電力利得の低下を引き起こし、かつ回路の
広帯域化を妨げる原因となる。
したがって、第２図のトランジスタ構造では、出力側の
ボンディングワイヤ３０．における接地インダクタンス
が入力側のボンディングワイヤ３０ｂに比較して大きく
なり、トランジスタチップＴＣ上の両方の列のセルが均
一に動作しなくなり、高周波特性を劣化させる要因にな
っている。
〔問題点を解決するための手段〕
本発明はこのような問題を解消してトランジスタチップ
における各セルの均一な動作を可能とし、その高周波特
性の向上を図ることを可能とするものである。
本発明の高周波トランジスタは、入力側及び出力側に向
けてセルを２列に配置したトランジスタチップを入力側
に偏倚して配置するとともに、これらのセルに夫々接地
用のボンディングワイヤを接続したものにおいて、出力
側のボンディングワイヤを入力側よりも多数本にして接
続した構成としている。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の概略斜視図である。
高周波バイポーラトランジスタは、長方形をした半導体
基板からなるトランジスタチップＴＣとして形成してお
り、図示は省略するが、公知のようにこの基板をコレク
タとして構成するとともに、その主面にはベース及びエ
ミッタを形成している。
そして、ここではその高出力化を図るためにエミッタ周
囲長を長くするとともに、これに対応してベースを２列
に配列形成したベースセルによって形成している。すな
わち、この実施例ではトランジスタチップＴＣの長さ方
向に沿う２つの列として夫々同数のベースセルＢ−，Ｂ
ｂを配列した構成としている。
そして、このトランジスタチップＴＣは、金属導体１上
にＢｅＯ等の絶縁体膜２を形成し、この絶縁体膜２上に
夫々電気的に独立した４つのメタライズ部３．　４．　
５．　６を形成したケースに搭載させている。なお、前
記メタライズ部３はメタライズ部４の両側にこれを挾む
ように配設しており、しかも図示を省略する側面メタラ
イズやスルーホールによって金属導体１に電気的に接続
している。
前記したトランジスタチップＴＣはメタライズ部４に固
着しているが、その位置は入力側としてのメタライズ部
５に近寄った位置に設定し、出力側としてのメタライズ
部６側に多少のスペースを確保するようにしている。ま
た、メタライズ部５には入力端子７を接続し、メタライ
ズ部６には出力端子８を接続している。そして、トラン
ジスタチップＴＣを固着したメタライズ部４は、前記し
たように確保したスペース位置において複数本のポンデ
ィングワイヤ９によって前記出力端子８を接続したメタ
ライズ部６に接続し、これでトランジスタチップのコレ
クタを出力端子８に接続している。また、トランジスタ
チップＴＣに２列に配設した前記ベースセルＢ、、Ｂ、
は夫々両側に向けて引き出した複数本のボンディングワ
イヤ１０゜及び１０．によってトランジスタチップＴＣ
の両側におけるメタライズ部３に接続し、更にこのメタ
ライズ部３を介して前記金属導体１に接続し、接地を行
っている。
ここで、出力側に位置する前記ベースセルＢ。
に接続しているボンディングワイヤ１０．は、入力側の
ベースセルＢ、に接続しているボンディングワイヤ１０
ｂよりも本数を多くしている。すなわち、一つのベース
に対して２本或いはそれ以上の本数のボンディングワイ
ヤ１０．を接続している。この場合、ボンディングワイ
ヤ１０．の本数は出力側及び入力側の各ボンディングワ
イヤ１ｏ１゜１０ｂの長さの差等を考慮して決定してい
る。
なお、エミッタは入力端子７に接続したメタライズ部５
に複数本のボンディングワイヤで接続しているが、この
ボンディングワイヤは図面の簡略化のために省略してい
る。
この構成によれば、トランジスタチップＴＣを入力側に
偏倚してメタライズ部４に固着したことによって、ベー
スセルＢ、に接続した出力側のボンディングワイヤー０
．が入力側のポンディングワイヤー０ｂよりも長く形成
された場合でも、この出力側のボンディングワイヤー０
８の本数を入力側よりも多くしているため、出力側の接
地インダクタンスを抑制でき、入力側の接地インダクタ
ンスと同程度にコントロールできる。これにより、ベー
スセルＢ、、Ｂｂを含む２列のセルの均一な動作を可能
とし、トランジスタにおける電力利得を高めかつその帯
域を広げることが実現できる。
なお、以上はベース接地型のトランジスタについて説明
したが、エミッタ接地型トランジスタにおけるエミッタ
接地用ポンディングワイヤについでも同様であることは
言うまでもない。また、トランジスタチップを固着する
基板は、金属導体の全面が絶縁体膜に覆われている場合
について説明したが、トランジスタチップを固着する部
分の下側と入力端子及び出力端子を接続する部分の下側
のみが絶縁体膜に覆われた構成の基板を用いることも可
能である。
〔発明の効果〕
以上説明したように本発明は、出力側及び入力側に向け
てセルを２列に配置したトランジスタチップを入力側に
偏倚して配置するとともに、各セルに接地用のボンディ
ングワイヤを接続したものにおいて、出力側のボンディ
ングワイヤを入力側よりも多数本に構成しているので、
出力側のボンディングワイヤの長さが入力側より長い状
態とされても、両セルにおける接地インダクタンスを夫
々同程度にコントロールでき、これにより両セルの均一
動作を可能とし、トランジスタの電力利得を向上すると
ともに帯域の拡大を達成することができる。
【図面の簡単な説明】
第１図は本発明の一実施例の概略斜視図、第２図は従来
トランジスタの概略斜視図である。 １．２１・・・金属導体、２，２２・・・絶縁体膜、３
゜４．５，６，２３，２４，２５．２６・・・メタライ
ズ部、７．２７・・・入力端子、８，２８・・・出力端
子、９．２９・・・ボンディングワイヤ、１０．．１０
．。 ３０、．３０．・・・ボンディングワイヤ、ＴＣ・・・
トランジスタチップ、Ｂｌｌ、Ｂ、・・・ベースセル。

Claims (2)

    【特許請求の範囲】
  1. （１）入力側及び出力側に向けてセルを２列に配置した
    トランジスタチップを入力側に偏倚して配置するととも
    に、これらのセルに夫々接地用のボンディングワイヤを
    接続した高周波トランジスタにおいて、前記出力側のボ
    ンディングワイヤを入力側よりも多数本に構成したこと
    を特徴とする高周波トランジスタ。
  2. （２）トランジスタチップを固着するメタライズ部の入
    力側及び出力側の両側に接地状態のメタライズ部を配設
    し、前記トランジスタチップに形成した２列のセルをこ
    の接地状態のメタライズ部の夫々近い側の位置に夫々ワ
    イヤ接続してなる特許請求の範囲第１項記載の高周波ト
    ランジスタ。
JP61085012A 1986-04-15 1986-04-15 高周波トランジスタ Pending JPS62243346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61085012A JPS62243346A (ja) 1986-04-15 1986-04-15 高周波トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61085012A JPS62243346A (ja) 1986-04-15 1986-04-15 高周波トランジスタ

Publications (1)

Publication Number Publication Date
JPS62243346A true JPS62243346A (ja) 1987-10-23

Family

ID=13846830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61085012A Pending JPS62243346A (ja) 1986-04-15 1986-04-15 高周波トランジスタ

Country Status (1)

Country Link
JP (1) JPS62243346A (ja)

Similar Documents

Publication Publication Date Title
US5488252A (en) Layout for radio frequency power transistors
JP2001028425A (ja) 半導体装置及びその製造方法
US4161740A (en) High frequency power transistor having reduced interconnection inductance and thermal resistance
EP0494625B1 (en) Semiconductor device for improving high-frequency characteristics and avoiding chip cracking
US11276689B2 (en) Semiconductor device and amplifier module
JP3660832B2 (ja) 半導体集積回路装置
US6856004B2 (en) Compact layout for a semiconductor device
JPS62243346A (ja) 高周波トランジスタ
US20030011045A1 (en) Compact layout for a semiconductor device
JP3195313B2 (ja) ヘテロジャンクション・バイポーラ・トランジスタ素子集積回路
JP3152145B2 (ja) 半導体装置
JPH05315352A (ja) 半導体装置
JPS63160238A (ja) 半導体装置
JPS6346740A (ja) 高周波用高出力トランジスタ
JPS63141328A (ja) 高周波高出力トランジスタ
JPS6346739A (ja) 高周波用高出力トランジスタ
JP3289696B2 (ja) マルチフィンガ型バイポーラトランジスタおよびアナログ信号増幅器
JPS6161259B2 (ja)
JPH08111618A (ja) マイクロ波半導体装置
JPH0368540B2 (ja)
JPS6380545A (ja) 半導体装置
JPH0226033A (ja) 高周波高出力トランジスタ
JPS63144552A (ja) 高出力高周波トランジスタ
JPS62243370A (ja) 高周波電界効果トランジスタ
JP2021016076A (ja) 半導体装置