JPS6346739A - 高周波用高出力トランジスタ - Google Patents

高周波用高出力トランジスタ

Info

Publication number
JPS6346739A
JPS6346739A JP61191327A JP19132786A JPS6346739A JP S6346739 A JPS6346739 A JP S6346739A JP 61191327 A JP61191327 A JP 61191327A JP 19132786 A JP19132786 A JP 19132786A JP S6346739 A JPS6346739 A JP S6346739A
Authority
JP
Japan
Prior art keywords
terminal side
cells
transistor
emitter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61191327A
Other languages
English (en)
Inventor
Hideo Suzuki
英雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61191327A priority Critical patent/JPS6346739A/ja
Publication of JPS6346739A publication Critical patent/JPS6346739A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高周波用高出力バイポーラトランジスタの構
造に関し、特にトランジスタの容器内部における入力用
配線に関するものである。
〔従来の技術〕
高周波用トランジスタの高出力化をはかるために、エミ
ッタ周囲長を長くすることが行なわれる。
しかし、エミッタ周囲長を単純に増やすと、エミッタ近
傍から発生する熱が互いに重なｐ合い、トランジスタ中
央部の接合温度が、周辺部の接合温度より高くなり、電
流がトランジスタの中央部に集中しやすくなり、トラン
ジスタは均一に動作しにくくなる。そこで従来のトラン
ジスタでは、ベース領域、すなわち、能動領域を複数価
のセルに分割し分散さゼることにより、発熱源を分散さ
せて熱抵抗をさげ、かつ、電流の集中をふせいている。
一般に分割された複数個のセルは、トランジスタの入力
端子と出力端子を結ぶ線に対して垂直の方向に一列にな
らんで配置さｎる。セル数を増やしていくと、入出力端
子に垂直な方向の長さが長くなるため、それをさけるた
めセルを２列以上にして並べてやることにより、高出力
化をはかっている。
以下、ペース接地型トランジスタにおいて、そのベース
領域が入出力端子方向に２列をなし、互いに電気的に並
列接続された複数個のセルに分割されているトランジス
タの従来例を図面を用いて説明する。第２図は従来のベ
ース接地型トランジスタの斜視図である。
第２図において、金属基体１上にＢｅＯ等による絶縁体
２をのせ、この絶縁体２上に電気的に独立している４つ
のメタライズ部３．４．５．６をもっている。このうち
メタライズ部３は、金属基体ｌに電気的に接続されてい
る。トランジスタチップ９はメタライズ部４にマウント
され、メタライズ部６に接続された出力端子８は、コレ
クタボンディングワイヤＩＯにより電気的に接続されて
いる。メタライズ部４上にこのコレクタボンディングワ
イヤをボンディングする場所をつくるために、トランジ
スタチップ９は一般にメタライズ部の入力側に寄せてマ
ウントされている。一方トランジスタの入力は、トラン
ジスタチップ上のエミッタ電極１２ａ、１２ｂから、入
力インピータンス変換用のコンデンサテップ１４にボン
ディングワイヤ１３ａ、１３ｂによシ配線され、更に入
力ボンディングワイヤ１５により、メタライズ部５に配
線されることにより入力端子７に電気的に接続されてい
る。なお、接地端子となるトランジスタチップ内のペー
ス電極は、メタライズ面３と接続するように配線するが
、第２図において、これらは図面の簡略化のために省略
しである。
〔発明が解決しようとする問題点〕
上述の様に従来のトランジスタにおいては、トランジス
タチップ上にエミッタ電極が２列ある場合、出力端子側
のエミッタ電極列からのボンディングワイヤの長さが、
入力端子側のエミッタ電極列からのボンディングワイヤ
の長さより長くなっている。エミッタ電極からのボンテ
ィングワイヤによるインダクタンスを用いてトランジス
タのインピーダンス変換を行なっているため、このイン
ダクタンスの値が、入力端子側のセルと出力端子側のセ
ルに対して等しいことが望まれる１、シかし、上述の様
に、ボンディングワイヤの長さが異なるため、両方のセ
ルに対するインダクタンスの値が異なり、位相のズレが
生するために、両方のセルの均一動作がさまたけられ、
高周波特性を劣化させる要因となっていた。
〔問題点を解決するための手段〕
本発明によるトランジスタは、出力端子側のセルに対す
るエミッタボンディングワイヤの線径が、入力端子側の
セルに対するエミッタボンディングワイヤの線径より太
くしている。
〔実施例〕
次に本発明について図面を用いて説明する。
第１図は本発明による一実施例の斜視図である。
第１図において、金属基体１上にＢｅＯ等からなる絶縁
体２が搭載され、この絶縁体表面上に電気的に独立して
いる４つのメタライズ部３，４，５゜６が形成されてい
る。このうちメタライズ部３は、金属基体１に電気的に
接続されている。メタライズ部５には入力端子７が、メ
タライズ部６には出力端子８が接続さ０、トランジスタ
チップ９はメタライズ部４の入力端子側に寄せてマウン
トされている。メタライズ部４の出力端子側よりコレク
タボンディングワイヤ１０が出力端子まで張られ、双方
の電気的接続をなしている。トランジスタチップ９上に
は、入出力端子を結ぶ線に対して垂直の方向に２つの列
をつくるところの複数個のセル１１ａ、ｌｌｂがあり、
各々に対し複数個のエミッタボンディング電極を一列に
並べた電極の列１２ａ、１２ｂかそれぞれ備えられてい
る。このエミッタボンディング電極１２ａ、１２ｂより
エミッタボンティングワイヤ１３ａ、１３ｂがコンデン
サテップ１４に配線されている。１ここで、出力端子側
のセルｌｌｂに対するエミッタボンディングワイヤ１３
ｂの線径は、入力端子側のセル１１ａに対するエミッタ
ボンディングワイヤ１３ａの線径より太い。なお、接地
端子となるトランジスタチ　プ内のベース電極はメタラ
イズ面３と接続するよう配線するが、第１図においてこ
れらは図面の簡略化のために省略しである。
以上ベース接地型トランジスタについて述べてきたが、
他の接地型のトランジスタ、例えば、エミッタ接地型ト
ランジスタのベース・ボンディングワイヤについても同
様であることはいうまでもない。又、金属基体上の全面
が絶縁体におおわれている場合について述べたが、トラ
ンジスタチップを搭載する部分の下と、入力端子並びに
出力端子の下が絶縁体におおわれている容器においても
同様であることはいうまでもない。
〔発明の効果〕
以上説明したように本発明は、エミッタボンディングワ
イヤの線径を変えてやることによって、出力端子側のセ
ルに対するインダクタンスを、入力端子側のセルに対す
るインダクタンスと同程度の値にしてやることにより、
両方のセルの均一動作をはかり、トランジスタの電力利
得をよシ高くし、帯域をよシ広げる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の斜視図、第２図は従来のベ
ース接地型トランジスタの斜視図である。 １・・・・・・金属基体、２・・・・・・絶縁体、３１
４＋５１６・・・・・・メタライズ部、７・・・・・・
入力端子、８・・・・・・出力端子、９・・・・・・ト
ランジスタチップ、１０パ“゛コレクタボンティングワ
イヤ、ｌｌａ、ｌｌｂ・・・・・・セル、１２　ａ　、
１２　ｂ・・・・・・エミッタボンディング電極％　　
１３ａ、１３ｂ・パ・・・エミッタボンティングワイヤ
、１４°・“・パコンデンサチップ、１５・・・・・・
入力用ボンティングワイヤ。 一猛

Claims (1)

    【特許請求の範囲】
  1. 金属基体上の絶縁物を介した入力端子用と出力端子用の
    メタライズ部の間にトランジスタチップがマウントされ
    、このトランジスタチップの上でトランジスタ能動部が
    複数個のセルに分割され、この複数個のセルが前記入力
    端子と出力端子を結ぶ方向に対し垂直方向に入力端子側
    と出力端子側の２列に配置され、この２列のセルに沿っ
    てそれぞれ一列に並んで設けられた入力電極の列を有し
    、この各電極から同じ入力端子側の方へボンディングワ
    イヤで接続されたトランジスタにおいて、前記出力端子
    側の電極列のボンディングワイヤの線径が、入力端子側
    の電極列のボンディングワイヤより太くされていること
    を特徴とする高周波用高出力トランジスタ。
JP61191327A 1986-08-15 1986-08-15 高周波用高出力トランジスタ Pending JPS6346739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61191327A JPS6346739A (ja) 1986-08-15 1986-08-15 高周波用高出力トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61191327A JPS6346739A (ja) 1986-08-15 1986-08-15 高周波用高出力トランジスタ

Publications (1)

Publication Number Publication Date
JPS6346739A true JPS6346739A (ja) 1988-02-27

Family

ID=16272708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61191327A Pending JPS6346739A (ja) 1986-08-15 1986-08-15 高周波用高出力トランジスタ

Country Status (1)

Country Link
JP (1) JPS6346739A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008232450A (ja) * 2007-03-16 2008-10-02 Mitsubishi Electric Corp 換気口装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008232450A (ja) * 2007-03-16 2008-10-02 Mitsubishi Electric Corp 換気口装置

Similar Documents

Publication Publication Date Title
JPS60101951A (ja) ゲ−トアレイ
US3893159A (en) Multiple cell high frequency power semiconductor device having bond wires of differing inductance from cell to cell
US20020145184A1 (en) Single chip push-pull power transistor device
JPS6346739A (ja) 高周波用高出力トランジスタ
JPS6346740A (ja) 高周波用高出力トランジスタ
US6856004B2 (en) Compact layout for a semiconductor device
JPS63144552A (ja) 高出力高周波トランジスタ
JP2001044214A (ja) 半導体集積回路装置
US20030011045A1 (en) Compact layout for a semiconductor device
JP3269549B2 (ja) 半導体装置
JPS6222447A (ja) バイポ−ラトランジスタ
JPS62243346A (ja) 高周波トランジスタ
JPS6380545A (ja) 半導体装置
JPS63141328A (ja) 高周波高出力トランジスタ
JPH0258852A (ja) 半導体装置
US6198117B1 (en) Transistor having main cell and sub-cells
JPS55148449A (en) Semiconductor device
JPS61194774A (ja) 半導体装置
JPH05315352A (ja) 半導体装置
JPS63160238A (ja) 半導体装置
JPS6142952A (ja) 半導体装置
JPH0126561B2 (ja)
JPH0416442Y2 (ja)
JPH08130222A (ja) 高出力用半導体装置
JP3028362B2 (ja) 半導体装置および該半導体装置を組み込んだ混成集積回路装置