JPS6380545A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6380545A JPS6380545A JP61226796A JP22679686A JPS6380545A JP S6380545 A JPS6380545 A JP S6380545A JP 61226796 A JP61226796 A JP 61226796A JP 22679686 A JP22679686 A JP 22679686A JP S6380545 A JPS6380545 A JP S6380545A
- Authority
- JP
- Japan
- Prior art keywords
- terminal side
- input terminal
- electrodes
- unit cells
- rows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000012212 insulator Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 2
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特にバイポーラトランジ
スタの接地電極の配置に関するものである。
スタの接地電極の配置に関するものである。
従来バイポーラトランジスタ（以下トランジスタと呼ぶ
）では、素子能動部を複数個の単位セルに分割すること
により、能動部のＰＮ接合より発生する熱の分散をはか
りながら、エミッタ周囲長を長くし、トランジスタの高
出力化をはかってきた。一般に、分割された複数個の単
位セルは、トランジスタの対向する入力端子と出力端子
を結ぶ線に対して垂直の方向に並んで１列に配置される
。
）では、素子能動部を複数個の単位セルに分割すること
により、能動部のＰＮ接合より発生する熱の分散をはか
りながら、エミッタ周囲長を長くし、トランジスタの高
出力化をはかってきた。一般に、分割された複数個の単
位セルは、トランジスタの対向する入力端子と出力端子
を結ぶ線に対して垂直の方向に並んで１列に配置される
。
単位セル数が増えると、入力端子と出力端子を結ぶ線に
対して垂直の方向の長さが長くなる。それをさけるため
に、単位セルを２列に並べることが行なわれる。
対して垂直の方向の長さが長くなる。それをさけるため
に、単位セルを２列に並べることが行なわれる。
以下、ベース接地型バイポーラトランジスタにおいて、
その素子能動部が２列をなす複数個の単位セルに分割さ
れ、各々の複数個の単位セルの列に対し、各々１列の複
数個の接地用電極をもつトランジスタを例にとり説明し
ていく。一般に、ベース接地型バイポーラトランジスタ
は、ｉ２図。
その素子能動部が２列をなす複数個の単位セルに分割さ
れ、各々の複数個の単位セルの列に対し、各々１列の複
数個の接地用電極をもつトランジスタを例にとり説明し
ていく。一般に、ベース接地型バイポーラトランジスタ
は、ｉ２図。
斜視図に示す様に、金属基体ｌ上にべＩＪ ＩＪア等か
らなる絶縁体２を搭載し、絶縁体２上に、電気的に独立
している４つのメタライズ［３、４、５。
らなる絶縁体２を搭載し、絶縁体２上に、電気的に独立
している４つのメタライズ［３、４、５。
６をもっている。このうちメタライズ部３ｒｉ、金属基
体１に電気的に接続されている。トランジスタ素子９ｒ
！、メタライズ部４に搭載され、メタライズ部６に接続
された出力端子８とコレクタボンディングワイヤ１０を
介して電気的に接続されている。メタライズ部４上にこ
のコレクタボンディングワイヤ１０のボンディングする
スペースをつくるために、トランジスタ素子９ｒｉ一般
にメタライズ部４の入力端子側に寄せて搭載される。一
方トランジスタ素子９の接地は、トランジスタ素子上の
２列の複数個のベース電極１２ａ、１２Ｃかう各々ボン
ディングワイヤ１３ａ、１３Ｃを介してメタライズ部３
に接続され、絶縁体２の側面のメタライズ部、あるいは
スルーホールにより金属基体１に電気的に接続されてい
る。２列の複数個の単位セルｌｌａ、ｌｌｂから引き出
された複数個の工εツタ電極はセルの外側に１列に配置
され、入力端子７が接続されたメタライズ部５とボンデ
ィングワイヤを介して電気的に接続されるが、第２図に
おいては、このボンディングワイヤは図面の簡略化のた
めに省略しである。
体１に電気的に接続されている。トランジスタ素子９ｒ
！、メタライズ部４に搭載され、メタライズ部６に接続
された出力端子８とコレクタボンディングワイヤ１０を
介して電気的に接続されている。メタライズ部４上にこ
のコレクタボンディングワイヤ１０のボンディングする
スペースをつくるために、トランジスタ素子９ｒｉ一般
にメタライズ部４の入力端子側に寄せて搭載される。一
方トランジスタ素子９の接地は、トランジスタ素子上の
２列の複数個のベース電極１２ａ、１２Ｃかう各々ボン
ディングワイヤ１３ａ、１３Ｃを介してメタライズ部３
に接続され、絶縁体２の側面のメタライズ部、あるいは
スルーホールにより金属基体１に電気的に接続されてい
る。２列の複数個の単位セルｌｌａ、ｌｌｂから引き出
された複数個の工εツタ電極はセルの外側に１列に配置
され、入力端子７が接続されたメタライズ部５とボンデ
ィングワイヤを介して電気的に接続されるが、第２図に
おいては、このボンディングワイヤは図面の簡略化のた
めに省略しである。
上述の様に、従来の半導体装＃（トランジスタ）は、ト
ランジスタ素子が、メタライズ部の入力端子側によせて
搭載されているため、トランジスタ素子上にベース電極
が２列ある場合、出力端子側の列のベース電極からのボ
ンディングワイヤの長さが、入力端子側の列のベース電
極からのボンディングワイヤの長さに比べ長くなってい
る。ペースボンディングワイヤーの長さが長いと、トラ
ンジスタ素子に作用する接地インダクタンスが大きくな
る。接地インダクタンスの増加は、電力利得の低下を引
き起こし、トランジスタ増幅回路においてその広帯域化
を妨げるため、接地インダクタンスは小さいことが望ま
しく、ベースボンディングワイヤは短かいことが望まし
い。しかし、従来構造のトランジスタにおいてｒｉ、出
力端子側の列の単位セルに作用する接地インダクタンス
が、入力端子側の列の単位セルに作用する接地インダク
タンスよシ大きくなってしまうため、双方の列の単位セ
ルが均一に動作しないという欠点があシ、トランジスタ
の高周波特性を劣化させる要因となっていた。
ランジスタ素子が、メタライズ部の入力端子側によせて
搭載されているため、トランジスタ素子上にベース電極
が２列ある場合、出力端子側の列のベース電極からのボ
ンディングワイヤの長さが、入力端子側の列のベース電
極からのボンディングワイヤの長さに比べ長くなってい
る。ペースボンディングワイヤーの長さが長いと、トラ
ンジスタ素子に作用する接地インダクタンスが大きくな
る。接地インダクタンスの増加は、電力利得の低下を引
き起こし、トランジスタ増幅回路においてその広帯域化
を妨げるため、接地インダクタンスは小さいことが望ま
しく、ベースボンディングワイヤは短かいことが望まし
い。しかし、従来構造のトランジスタにおいてｒｉ、出
力端子側の列の単位セルに作用する接地インダクタンス
が、入力端子側の列の単位セルに作用する接地インダク
タンスよシ大きくなってしまうため、双方の列の単位セ
ルが均一に動作しないという欠点があシ、トランジスタ
の高周波特性を劣化させる要因となっていた。
本発明による半導体装置（トランジスタ）ｒｉ、出力端
子側の列の複数個の単位セルから引き出されたベース電
極の数が、入力端子側の列の複数個の単位セルから引き
出されたベース電極の数よシ多くすることにより、出力
側の列の複数個のベース電極から引き出されるペースボ
ンディングワイヤの本数が、入力端子側の列の複数個の
ベース電極から引き出されるペースボンディングワイヤ
の本数よυ多くしている。
子側の列の複数個の単位セルから引き出されたベース電
極の数が、入力端子側の列の複数個の単位セルから引き
出されたベース電極の数よシ多くすることにより、出力
側の列の複数個のベース電極から引き出されるペースボ
ンディングワイヤの本数が、入力端子側の列の複数個の
ベース電極から引き出されるペースボンディングワイヤ
の本数よυ多くしている。
次に本発明について図面を用いて説明する。
第１図は本発明の一実施例の斜視図である。金属基体１
上にべ゛リリア等からなる絶縁体２が搭載され、この絶
縁体２の表面上に電気的に独立している４つのメタライ
ズ部３，４，５．６が備えられている。このうちメタラ
イズ部３ｒｔ、金属基体１に側面メタライズ部（又はス
ルーホール部）により電気的に接続されている。メタラ
イズ部５には、入力端子７が、メタライズ部６には、出
力端子８が対向して装着され、トランジスタ素子９はメ
タライズ部４の入力端子側に寄せて搭載されている。メ
タライズ部４の出力端子側の部分よりコレクタボンディ
ングワイヤ１０がメタライズ部６まで張られ、メタライ
ズ部４と出力端子８の電気的接続をなしている。トラン
ジスタ素子９の上にｒｉ、対向する人、出力端子７．８
を結ぶ線に対し垂直の方向に２列の複数個の単位セルｌ
ｌａ、１１ｂが形成され、各々の列の外側に１列の複数
個のベース電極１２ａ、１２ｂが備えられている。この
２列の複数個のベース電極１２ａ、１２ｂよυベースボ
ンディングワイヤ１３ａ 、１３ｂがメタライズ部３に
張られている。ここで、出力端子側のベース電極１２ｂ
の数は、入力端子側のベース電極１２ａの数よシ多く、
当然、出力端子側のペースボンディングワイヤ１３ｂの
本数に入力端子側のペースボンディングワイヤ１３ａの
本数ＸＶ多い。２列の複数個の単位セルから引き出され
た複数個の工ばツタ電極１４ｒｉ１列に配置され、入力
端子７が装着されたメタライズ部５とボンディングワイ
ヤを介して電気的に接続されるが、第１図においてこの
ボンディングワイヤーは図面の簡略化のために省略しで
ある。
上にべ゛リリア等からなる絶縁体２が搭載され、この絶
縁体２の表面上に電気的に独立している４つのメタライ
ズ部３，４，５．６が備えられている。このうちメタラ
イズ部３ｒｔ、金属基体１に側面メタライズ部（又はス
ルーホール部）により電気的に接続されている。メタラ
イズ部５には、入力端子７が、メタライズ部６には、出
力端子８が対向して装着され、トランジスタ素子９はメ
タライズ部４の入力端子側に寄せて搭載されている。メ
タライズ部４の出力端子側の部分よりコレクタボンディ
ングワイヤ１０がメタライズ部６まで張られ、メタライ
ズ部４と出力端子８の電気的接続をなしている。トラン
ジスタ素子９の上にｒｉ、対向する人、出力端子７．８
を結ぶ線に対し垂直の方向に２列の複数個の単位セルｌ
ｌａ、１１ｂが形成され、各々の列の外側に１列の複数
個のベース電極１２ａ、１２ｂが備えられている。この
２列の複数個のベース電極１２ａ、１２ｂよυベースボ
ンディングワイヤ１３ａ 、１３ｂがメタライズ部３に
張られている。ここで、出力端子側のベース電極１２ｂ
の数は、入力端子側のベース電極１２ａの数よシ多く、
当然、出力端子側のペースボンディングワイヤ１３ｂの
本数に入力端子側のペースボンディングワイヤ１３ａの
本数ＸＶ多い。２列の複数個の単位セルから引き出され
た複数個の工ばツタ電極１４ｒｉ１列に配置され、入力
端子７が装着されたメタライズ部５とボンディングワイ
ヤを介して電気的に接続されるが、第１図においてこの
ボンディングワイヤーは図面の簡略化のために省略しで
ある。
以上、ペース接地型トランジスタについて述べてきたが
、他の接地型１例えば、エミッタ接地型トランジスタの
エミッタ電極と工Ｚ９タボンデイングワイヤについても
同様であることはいうまでもない。又、金属基体上の全
面が絶縁体におおわれている場合について述べたが、ト
ランジスタ素子を搭載する部分の下と、入力端子並びに
出力端子の下が絶縁体におおわれている容器においても
同様であることはいうまでもない。
、他の接地型１例えば、エミッタ接地型トランジスタの
エミッタ電極と工Ｚ９タボンデイングワイヤについても
同様であることはいうまでもない。又、金属基体上の全
面が絶縁体におおわれている場合について述べたが、ト
ランジスタ素子を搭載する部分の下と、入力端子並びに
出力端子の下が絶縁体におおわれている容器においても
同様であることはいうまでもない。
以上に説明したように本発明は、入力側と出力側の２列
の単位セルのうち、出力側のベース電極の数を増やし、
ペースボンディングワイヤの本数を増やすことによって
出力端子側の複数個の単位セルに作用する接地インダク
タンスを入力端子側の単位セルに作用する接地インダク
タンスと同程度にまで下げてやることにより、両方の列
の単位セルの均一動作をはかシ、トランジスタの電力利
得の向上と帯域を広げる効果がある。
の単位セルのうち、出力側のベース電極の数を増やし、
ペースボンディングワイヤの本数を増やすことによって
出力端子側の複数個の単位セルに作用する接地インダク
タンスを入力端子側の単位セルに作用する接地インダク
タンスと同程度にまで下げてやることにより、両方の列
の単位セルの均一動作をはかシ、トランジスタの電力利
得の向上と帯域を広げる効果がある。
第１図は本発明の一実施例の斜視図、第２図は従来の牛
導体装置の斜視図である。 １・・・・・・金属基体、２・・・・・・絶縁体、３，
４，５゜６・・・・・・メタライズ部、７・・・・・・
入力端子、８・・・・・・出力端子、９・・・・・・ト
ランジスタ素子、１０・・・・・・コレクタボンディン
グワイヤ、ｌｌａ、ｌｌｂ・・・・・・単位セル、１２
ａ、１２ｂ、１２ｃ・・−・・・ベース電極。 １３ａ、１３ｂ、１３ｃ・・・・・・ペースボンディン
グワイヤ、１４・・・・・・エミッタ電極。 第１図 Ｚ２図
導体装置の斜視図である。 １・・・・・・金属基体、２・・・・・・絶縁体、３，
４，５゜６・・・・・・メタライズ部、７・・・・・・
入力端子、８・・・・・・出力端子、９・・・・・・ト
ランジスタ素子、１０・・・・・・コレクタボンディン
グワイヤ、ｌｌａ、ｌｌｂ・・・・・・単位セル、１２
ａ、１２ｂ、１２ｃ・・−・・・ベース電極。 １３ａ、１３ｂ、１３ｃ・・・・・・ペースボンディン
グワイヤ、１４・・・・・・エミッタ電極。 第１図 Ｚ２図
Claims (1)
- 金属基体上の絶縁体を介した入力端子用と出力端子用の
メタライズ部の間に半導体素子がマウントされ、この半
導体素子の上で能動部が複数個のセルに分割され、この
複数個のセルが、前記入力および出力端子用のメタライ
ズ部にそれぞれ接着された入力端子と出力端子を結ぶ方
向に対し垂直方向に２列に配置され、前記２列のセルの
外側にそれぞれ入力端子側と出力端子側の一列の複数個
の接地用電極を有し、これら電極から前記入力端子側と
出力端子側にそれぞれ接地用ボンディングワイヤが配線
された半導体装置において、前記入力端子側の接地用電
極に対し出力端子側の接地用電極の数が多くされている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226796A JPS6380545A (ja) | 1986-09-24 | 1986-09-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226796A JPS6380545A (ja) | 1986-09-24 | 1986-09-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6380545A true JPS6380545A (ja) | 1988-04-11 |
Family
ID=16850750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226796A Pending JPS6380545A (ja) | 1986-09-24 | 1986-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6380545A (ja) |
-
1986
- 1986-09-24 JP JP61226796A patent/JPS6380545A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4241360A (en) | Series capacitor voltage multiplier circuit with top connected rectifiers | |
| US5457604A (en) | Semiconductor module device having a desired electrical circuit constituted by combination of seminconductor devices formed on circuit boards | |
| JPS6380545A (ja) | 半導体装置 | |
| US5338974A (en) | RF power transistor package | |
| US6856004B2 (en) | Compact layout for a semiconductor device | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JP2001044214A (ja) | 半導体集積回路装置 | |
| JPS6346740A (ja) | 高周波用高出力トランジスタ | |
| US20030011045A1 (en) | Compact layout for a semiconductor device | |
| US4276516A (en) | Thermal stress reduction in IC power transistors | |
| JPS6346739A (ja) | 高周波用高出力トランジスタ | |
| JPS63160238A (ja) | 半導体装置 | |
| JPS63144552A (ja) | 高出力高周波トランジスタ | |
| JPS62243346A (ja) | 高周波トランジスタ | |
| JPH05315352A (ja) | 半導体装置 | |
| JPS63141328A (ja) | 高周波高出力トランジスタ | |
| US6198117B1 (en) | Transistor having main cell and sub-cells | |
| JP3269549B2 (ja) | 半導体装置 | |
| JP3028362B2 (ja) | 半導体装置および該半導体装置を組み込んだ混成集積回路装置 | |
| JPH07335673A (ja) | 半導体装置 | |
| JPH0126561B2 (ja) | ||
| JPS627160A (ja) | 半導体装置 | |
| RU1256616C (ru) | Биполярный планарный мощный свч-транзистор | |
| JPH05251820A (ja) | 半導体レーザアレイ装置 | |
| JPS61172376A (ja) | 半導体装置 |