JPS63160238A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63160238A JPS63160238A JP61314858A JP31485886A JPS63160238A JP S63160238 A JPS63160238 A JP S63160238A JP 61314858 A JP61314858 A JP 61314858A JP 31485886 A JP31485886 A JP 31485886A JP S63160238 A JPS63160238 A JP S63160238A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- pad
- transistor unit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 239000004020 conductor Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高周波高出力バイポーラトランジスタの構造に
関し、特にトランジスタチップの入力用ボンディングパ
ッドと入力用ボンディングワイヤー、並びに入力用ボン
ディングパッドとトランジスタ基板間に存在する絶縁膜
の膜厚に関するものである。
関し、特にトランジスタチップの入力用ボンディングパ
ッドと入力用ボンディングワイヤー、並びに入力用ボン
ディングパッドとトランジスタ基板間に存在する絶縁膜
の膜厚に関するものである。
動作周波数１００ＭＨｚ以上、出力動力ＩＷ以上の高周
波高出力バイポーラトランジスタにおいてはトランジス
タを適切なエミッタ周囲長を持つトランジスタユニット
群に分割し、各トランジスタユニットを配線パターンに
よシ並列接硯することにより構成している。トランジス
タユニット群に分割することにより、熱抵抗を下け、電
流の集中を妨ケ各トランジスタユニットを均一に動作さ
れることにより高出力化をはかっている。一般に分割さ
れたトランジスタユニット群は、トランジスタ容器の入
力端子と出力端子を結ぶ線に対して垂直の方向に一列に
並んで配置されている、よシ一層の高出力化図るために
トランジスタユニット数を増やしていくと、入出力端子
に垂直な方向の長さが長くなシ、トランジスタ容器の問
題や、人出電力の分配９合成方法の問題がでてくる。又
１つのトランジスタユニットを入出力端子の方向へ大き
くすることも、トランジスタユニット内の高周波電流の
均一性のため限界がある。そこでトランジスタユニット
群ｆｔ２列以上並べることが行なわれている。
波高出力バイポーラトランジスタにおいてはトランジス
タを適切なエミッタ周囲長を持つトランジスタユニット
群に分割し、各トランジスタユニットを配線パターンに
よシ並列接硯することにより構成している。トランジス
タユニット群に分割することにより、熱抵抗を下け、電
流の集中を妨ケ各トランジスタユニットを均一に動作さ
れることにより高出力化をはかっている。一般に分割さ
れたトランジスタユニット群は、トランジスタ容器の入
力端子と出力端子を結ぶ線に対して垂直の方向に一列に
並んで配置されている、よシ一層の高出力化図るために
トランジスタユニット数を増やしていくと、入出力端子
に垂直な方向の長さが長くなシ、トランジスタ容器の問
題や、人出電力の分配９合成方法の問題がでてくる。又
１つのトランジスタユニットを入出力端子の方向へ大き
くすることも、トランジスタユニット内の高周波電流の
均一性のため限界がある。そこでトランジスタユニット
群ｆｔ２列以上並べることが行なわれている。
以下トランジスタチップ内で、トランジスタユニット群
が、２列に形成されたペース接地型トランジスタを例に
挙け、図面を用いて、その構造を説明していく。一般に
ベース接地壓トランジスタの容器は、第４図に示す様に
金属導体１上にベリリア等による絶縁膜２が固着され、
この絶縁体２上に電気的に独立している４つのメタライ
ズ部、３．４，５．６が形成されている。このうちメタ
ライズ部３は金属導体１に側面メタライズ又はスルーホ
ールによシミ気的に接続されるが図では省略しである。
が、２列に形成されたペース接地型トランジスタを例に
挙け、図面を用いて、その構造を説明していく。一般に
ベース接地壓トランジスタの容器は、第４図に示す様に
金属導体１上にベリリア等による絶縁膜２が固着され、
この絶縁体２上に電気的に独立している４つのメタライ
ズ部、３．４，５．６が形成されている。このうちメタ
ライズ部３は金属導体１に側面メタライズ又はスルーホ
ールによシミ気的に接続されるが図では省略しである。
トランジスタチップ９はメタライズ部４に搭載され、メ
タライズ部６に固着された出力端子８とボンディングワ
イヤー１０により ’！電気的接続されているメタライ
ズ部４上にこのボンディングワイヤー１０のボンディン
グする場所をとるために、トランジスタチップ９は一般
に入力端子側に寄せて搭載されている。−万トランジス
タの人力はトランジスタチップ上の２列のエミッタボン
ディングパッド群１２ａ、１２ｂからエミッタボンディ
ングワイヤー１４ａ、１４ａ’、１４ｂによジインピー
ダンス整合用コンデンサー１６１Ｆ！：介しメタライズ
部５に固着された入力端子７と電気的に接続されている
。又接地端子となると、トランジスタチップ内のベース
ボンディングパッドは２列のトランジスタユニット群の
間に形成され、両トランジスタユニット群と配線パター
ンで接続されておリボンディングワイヤー１５により、
メタライズ部３に接続されている。
タライズ部６に固着された出力端子８とボンディングワ
イヤー１０により ’！電気的接続されているメタライ
ズ部４上にこのボンディングワイヤー１０のボンディン
グする場所をとるために、トランジスタチップ９は一般
に入力端子側に寄せて搭載されている。−万トランジス
タの人力はトランジスタチップ上の２列のエミッタボン
ディングパッド群１２ａ、１２ｂからエミッタボンディ
ングワイヤー１４ａ、１４ａ’、１４ｂによジインピー
ダンス整合用コンデンサー１６１Ｆ！：介しメタライズ
部５に固着された入力端子７と電気的に接続されている
。又接地端子となると、トランジスタチップ内のベース
ボンディングパッドは２列のトランジスタユニット群の
間に形成され、両トランジスタユニット群と配線パター
ンで接続されておリボンディングワイヤー１５により、
メタライズ部３に接続されている。
上述の様に従来のトランジスタにおいては、出力端子側
の列のエミッタボンディングバッドカラのエミッタボン
ディングワイヤーの長さは、入力端子側のエミッタボン
ディングパッドからのエミッタボンディングワイヤーの
長さに比べ長くなっていた。即ち出力端子側のトランジ
スタユニット群に対する入力インダクタンスが入力端子
側のトランジスタユニット群に対するものより大きくな
っていた。入力インダクタンスはインピーダンス整合用
のコンデンサーとともにインピーダンスマツチング回路
全構成しておりその長さが不均一であるために入力端子
側のトランジスタユニ９）群に対する入力マツチングと
出力端子側のトランジスタユニ−／ ト群に対する入力
マツチングとが異なる結果となり、均−動作が出来なく
なっていた。
の列のエミッタボンディングバッドカラのエミッタボン
ディングワイヤーの長さは、入力端子側のエミッタボン
ディングパッドからのエミッタボンディングワイヤーの
長さに比べ長くなっていた。即ち出力端子側のトランジ
スタユニット群に対する入力インダクタンスが入力端子
側のトランジスタユニット群に対するものより大きくな
っていた。入力インダクタンスはインピーダンス整合用
のコンデンサーとともにインピーダンスマツチング回路
全構成しておりその長さが不均一であるために入力端子
側のトランジスタユニ９）群に対する入力マツチングと
出力端子側のトランジスタユニ−／ ト群に対する入力
マツチングとが異なる結果となり、均−動作が出来なく
なっていた。
上述した従来のトランジスタは、入力端子側のトランジ
スタユニット群に対する、エミッタボンディングパッド
の数と、出力端子側のトランジスタユニット群に対する
エミッタボンディングパッドの数が同じであるため、エ
ミッタボンディングワイヤーの長さの違いに起因する人
力インダクタンスの違いが生じていたのに対し、本発明
は、出力端子側のトランジスタユニット群に対するエミ
ッタボンディングパッドの数を増やし、エミッタボンデ
ィングワイヤーの数を増やし、入力インダクタンスを低
減することにより、両トランジスタユニット群に対する
入力インダクタンスを等しいものに近づけ、かつ、出力
端子側のボンディングパッドと８ｉ基板（コレクタとし
て作用）間に存在する。
スタユニット群に対する、エミッタボンディングパッド
の数と、出力端子側のトランジスタユニット群に対する
エミッタボンディングパッドの数が同じであるため、エ
ミッタボンディングワイヤーの長さの違いに起因する人
力インダクタンスの違いが生じていたのに対し、本発明
は、出力端子側のトランジスタユニット群に対するエミ
ッタボンディングパッドの数を増やし、エミッタボンデ
ィングワイヤーの数を増やし、入力インダクタンスを低
減することにより、両トランジスタユニット群に対する
入力インダクタンスを等しいものに近づけ、かつ、出力
端子側のボンディングパッドと８ｉ基板（コレクタとし
て作用）間に存在する。
絶縁膜の厚さを、ふやしたエミッタボンディングパッド
の数に応じて厚くしてやることにより出力端子側のトラ
ンジスタユニット群に対するコレクタエミッタ間寄生浮
量の増加を防ぐという独創的内容を有している。
の数に応じて厚くしてやることにより出力端子側のトラ
ンジスタユニット群に対するコレクタエミッタ間寄生浮
量の増加を防ぐという独創的内容を有している。
次に本発明について図面を用いて説明する。
第１図は本発明の実施例１トランジスタ斜視図である。
第２図は実施例１のトランジスタチップ平面図である。
金属導体１上にぺＩＪ １７ア等からなる絶縁体２が固
着され、この絶縁体２上に電気的に独立している４つの
メタライズ部３，４，５゜６が形成されている。メタラ
イズ部３は金属導体ｌに側面メタライズ又はスルーホー
ルにより電気的に接続されているが、図では省略しであ
る。メタライズ部５には入力端子７がメタライズ部６に
は出力端子８がそれぞれ固着され、トランジスタチップ
９はメタライズ部４の入力端子側に寄せて搭載されてい
る。メタライズ部４の出力端子側よシボンデイングワイ
ヤー１０が、出力端子８まで張られ、双方の電気的接ａ
をなしている。トランジスタチップ９上には、入・出力
端子を結ぶ線に対し垂直の方向に２つの列をつくるトラ
ンジスタユニット群１１ａ、ｌｌｂがな９、各々の外方
に各々１列のエミッタボンディングパッド１２ａ。
着され、この絶縁体２上に電気的に独立している４つの
メタライズ部３，４，５゜６が形成されている。メタラ
イズ部３は金属導体ｌに側面メタライズ又はスルーホー
ルにより電気的に接続されているが、図では省略しであ
る。メタライズ部５には入力端子７がメタライズ部６に
は出力端子８がそれぞれ固着され、トランジスタチップ
９はメタライズ部４の入力端子側に寄せて搭載されてい
る。メタライズ部４の出力端子側よシボンデイングワイ
ヤー１０が、出力端子８まで張られ、双方の電気的接ａ
をなしている。トランジスタチップ９上には、入・出力
端子を結ぶ線に対し垂直の方向に２つの列をつくるトラ
ンジスタユニット群１１ａ、ｌｌｂがな９、各々の外方
に各々１列のエミッタボンディングパッド１２ａ。
１２ｂ２＞ｆ、ｉ３る。又、トランジスタユニット群１
１ａ。
１ａ。
１１ｂの間には、−列のペースボンディングパッド１３
がある。エミッタボンディングパット１２ａ。
がある。エミッタボンディングパット１２ａ。
１２ｂからはエミッタボンディングワイヤー１４ａ。
１４ａ′がメタライズ部５に配線されている。図より明
らかなようにエミッタボンディングワイヤーは入力端子
側トランジスタ群からのもの１４８と出力端子側トラン
ジスタ群からのもの１４ａ′の化が異っている。エミッ
タボンディングパッド１２ｂの数を増やしてやることに
より、エミッタボンディングワイヤー１４ａ′の数を増
やせばエミッタボンディングワイヤー１４８によるイン
ダクタンスとボンディングワイヤー１４ａ′によるイン
ダクタンスを等しいものに近づけていることができる。
らかなようにエミッタボンディングワイヤーは入力端子
側トランジスタ群からのもの１４８と出力端子側トラン
ジスタ群からのもの１４ａ′の化が異っている。エミッ
タボンディングパッド１２ｂの数を増やしてやることに
より、エミッタボンディングワイヤー１４ａ′の数を増
やせばエミッタボンディングワイヤー１４８によるイン
ダクタンスとボンディングワイヤー１４ａ′によるイン
ダクタンスを等しいものに近づけていることができる。
たとえばボンディングワイヤーの長さが３０％程度異な
る場合はワイヤーの数を２倍程度にすると相互インダク
タンスの影響があるためインダクタンスハ等しいものに
近づく。−万ベースボンデイングパット１３はペースボ
ンディングワイヤ１５によりメタライズ部３に電気的に
接続されている。
る場合はワイヤーの数を２倍程度にすると相互インダク
タンスの影響があるためインダクタンスハ等しいものに
近づく。−万ベースボンデイングパット１３はペースボ
ンディングワイヤ１５によりメタライズ部３に電気的に
接続されている。
ところで入力寄生容量となるコレクタエミッタ間寄生容
量は小さいことが望ましく、例えばＩＧＨｚのトランジ
スタではエミヴタ周囲長１ｍｍ 当Ｆ） ０．１ＰＦ程
度以下でるることが望ましい。Ｓｉ基板をコレクタとし
て用いる場合このコレクタエミッタ間寄生容量はエミッ
タボンディングパッドの面積に比例し、Ｓｉ基板とエミ
ッタボンディングパット間に存在する酸化膜等の絶縁膜
の膜厚に反比例する。
量は小さいことが望ましく、例えばＩＧＨｚのトランジ
スタではエミヴタ周囲長１ｍｍ 当Ｆ） ０．１ＰＦ程
度以下でるることが望ましい。Ｓｉ基板をコレクタとし
て用いる場合このコレクタエミッタ間寄生容量はエミッ
タボンディングパッドの面積に比例し、Ｓｉ基板とエミ
ッタボンディングパット間に存在する酸化膜等の絶縁膜
の膜厚に反比例する。
この絶縁膜はたとえば１μｍ程度の酸化膜を通常の選択
酸化法によシ形成されるが、エミツタボンデイングパッ
）１２ｂは面積が１２８よシ大きくなるため、本発明で
はこのエミッタボンディングパッド部に厚い絶縁膜１７
ｔ−設けることを特徴としている。
酸化法によシ形成されるが、エミツタボンデイングパッ
）１２ｂは面積が１２８よシ大きくなるため、本発明で
はこのエミッタボンディングパッド部に厚い絶縁膜１７
ｔ−設けることを特徴としている。
この絶縁膜１７は、たとえば通常の酸化膜気相成長法と
、ホトレジストをマスクにした酸化膜エツチング工程に
よシ選択的に１−２μｍの厚さの酸化膜が形成できる。
、ホトレジストをマスクにした酸化膜エツチング工程に
よシ選択的に１−２μｍの厚さの酸化膜が形成できる。
第２図に実施例１のトランジスタチップ平面図を示す。
〔実施例２〕
第３図は本発明の実施例２のトランジスタチップ平面図
である。第３図に示した様にトランジスタチップ内にト
ランジスタユニットが２つ入出力端子方向に並んで形成
されたトランジスタであっても祠わない。
である。第３図に示した様にトランジスタチップ内にト
ランジスタユニットが２つ入出力端子方向に並んで形成
されたトランジスタであっても祠わない。
以上ペース接地型トランジスタについて述べてきたが、
他の接地型のトランジスタ、例えばエミッタ接地型トラ
ンジスタのペースボンディングパッドとペースボンディ
ングパット部の絶縁膜の膜厚についても同様であること
は言うまでもない。
他の接地型のトランジスタ、例えばエミッタ接地型トラ
ンジスタのペースボンディングパッドとペースボンディ
ングパット部の絶縁膜の膜厚についても同様であること
は言うまでもない。
又金属導体上全面が絶縁体におおわれている場合につい
て述べたが、トランジスタチップを搭載する部分の下と
、入力端子、並びに出力端子の下が絶縁体におおわれて
いる容器においても同様であることはｄうまでもない。
て述べたが、トランジスタチップを搭載する部分の下と
、入力端子、並びに出力端子の下が絶縁体におおわれて
いる容器においても同様であることはｄうまでもない。
以上説明したように本発明は、エミッタボンディングパ
ッドの数を増やし、かつその下地の絶縁膜膜厚を厚くす
ることによって、２列に配置されたトランジスタユニッ
ト群双方の入力インダクタンス並びに入力寄生容量を同
程度にするこ七がでキ、双方のトランジスタユニット群
の均一動作を可能とし、トランジスタの電力利得向上と
広帯域化を実現する効果がある。
ッドの数を増やし、かつその下地の絶縁膜膜厚を厚くす
ることによって、２列に配置されたトランジスタユニッ
ト群双方の入力インダクタンス並びに入力寄生容量を同
程度にするこ七がでキ、双方のトランジスタユニット群
の均一動作を可能とし、トランジスタの電力利得向上と
広帯域化を実現する効果がある。
第１図は本発明による実施例１のトランジスタの斜視図
である。第２図は本発明による実施例１のトランジスタ
チップの平面図である。第３図は本発明による実施例２
のトランジスタチップの平１・・・・・・金属導体、２
・・・・・・絶縁体％ ３，４．ｓ。 ６・・・・・・メタライズ部、７・・・・・・入力端子
、８・・・・・・出力端子、９・・・・・・トランジス
タチップ、１０・・・・・・ボンディングワイヤー、ｌ
ｌａ、ｌｌｂ・・・・・・トランジスタユニット、１２
ａ、１２ｂ・・・・・・エミッタボンディングパッド、
１３・・・・・・ペースボンディングバッド、１４．ａ
、１４ａ’ 、１４ｂ・・・・・・エミッタボンデイン
クワイヤー、１５・・・・・・ペースボンディングワイ
ヤー、１６・・・・・・コンデン？−１１７・・・・・
・エミッメポンデイングパッド部の厚い絶縁膜。 ＼、−一一
である。第２図は本発明による実施例１のトランジスタ
チップの平面図である。第３図は本発明による実施例２
のトランジスタチップの平１・・・・・・金属導体、２
・・・・・・絶縁体％ ３，４．ｓ。 ６・・・・・・メタライズ部、７・・・・・・入力端子
、８・・・・・・出力端子、９・・・・・・トランジス
タチップ、１０・・・・・・ボンディングワイヤー、ｌ
ｌａ、ｌｌｂ・・・・・・トランジスタユニット、１２
ａ、１２ｂ・・・・・・エミッタボンディングパッド、
１３・・・・・・ペースボンディングバッド、１４．ａ
、１４ａ’ 、１４ｂ・・・・・・エミッタボンデイン
クワイヤー、１５・・・・・・ペースボンディングワイ
ヤー、１６・・・・・・コンデン？−１１７・・・・・
・エミッメポンデイングパッド部の厚い絶縁膜。 ＼、−一一
Claims (1)
- トランジスタチップ上にトランジスタ容器の入力端子と
出力端子を結ぶ線に対して垂直の方向に２列に並んだト
ランジスタユニット群（若しくはトランジスタユニット
）をもち、該２列に並んだトランジスタユニット群の間
に２つのトランジスタユニット群共通の接地端子用ボン
ディングパットを有し、該２列に並んだトランジスタユ
ニット群のそれぞれ外方にそれぞれの入力用ボンディン
グパッドを有しているトランジスタにおいて、出力端子
側のトランジスタユニット群に対する、入力用ボンディ
ングパッドの数を、入力端子側のトランジスタユニット
群に対する入力用ボンディングパッドの数より多くする
ことにより出力端子側のトランジスタユニット群に対す
る入力用ボンディングワイヤーの本数を入力端子側のト
ランジスタユニット群に対する入力用ボンディングワイ
ヤーの本数より多くし、かつ、出力端子側のトランジス
タユニット群に対する入力端用ボンディングパッドとト
ランジスタ基板間に厚い絶縁膜が設けられていることを
特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314858A JPS63160238A (ja) | 1986-12-23 | 1986-12-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314858A JPS63160238A (ja) | 1986-12-23 | 1986-12-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63160238A true JPS63160238A (ja) | 1988-07-04 |
Family
ID=18058463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314858A Pending JPS63160238A (ja) | 1986-12-23 | 1986-12-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160238A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308264A (ja) * | 2000-04-21 | 2001-11-02 | Toyota Industries Corp | 半導体装置 |
| JP2001308265A (ja) * | 2000-04-21 | 2001-11-02 | Toyota Industries Corp | 半導体装置 |
-
1986
- 1986-12-23 JP JP61314858A patent/JPS63160238A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308264A (ja) * | 2000-04-21 | 2001-11-02 | Toyota Industries Corp | 半導体装置 |
| JP2001308265A (ja) * | 2000-04-21 | 2001-11-02 | Toyota Industries Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488252A (en) | Layout for radio frequency power transistors | |
| KR20010080542A (ko) | 고주파 전력 트랜지스터 소자 | |
| US3838443A (en) | Microwave power transistor chip carrier | |
| JPH10223674A (ja) | 半導体の入出力接続構造 | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| US3728589A (en) | Semiconductor assembly | |
| JP2001502845A (ja) | 二重接地を有するｒｆパワー・パッケージ | |
| JPS63160238A (ja) | 半導体装置 | |
| JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
| JP3708972B2 (ja) | バイポーラ高周波トランジスタ | |
| JPH0258852A (ja) | 半導体装置 | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JPS6364081B2 (ja) | ||
| JP2606487B2 (ja) | 半導体装置 | |
| JP3096046B2 (ja) | マイクロ波半導体装置 | |
| JP3509849B2 (ja) | 高出力用半導体装置 | |
| JPS63141328A (ja) | 高周波高出力トランジスタ | |
| JPH05315352A (ja) | 半導体装置 | |
| JP2870503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0416437Y2 (ja) | ||
| JPH06260563A (ja) | トランジスタ用パッケージ | |
| JPH0834285B2 (ja) | 半導体装置 | |
| JPS647682B2 (ja) | ||
| JPH0249733Y2 (ja) |