JP3509849B2 - 高出力用半導体装置 - Google Patents
高出力用半導体装置Info
- Publication number
- JP3509849B2 JP3509849B2 JP2000166121A JP2000166121A JP3509849B2 JP 3509849 B2 JP3509849 B2 JP 3509849B2 JP 2000166121 A JP2000166121 A JP 2000166121A JP 2000166121 A JP2000166121 A JP 2000166121A JP 3509849 B2 JP3509849 B2 JP 3509849B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- layer
- pad
- semiconductor device
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高出力用半導体装
置、特にトランジスタを効率よく、かつ安定に動作さ
せ、高信頼性化を図った半導体装置に関するものであ
る。
置、特にトランジスタを効率よく、かつ安定に動作さ
せ、高信頼性化を図った半導体装置に関するものであ
る。
【０００２】
【従来の技術】通信機器の発達とともに高周波高出力用
半導体装置の需要が大幅に伸びている。特に自動車電
話、携帯電話等に代表される情報端末携帯機器では、電
池駆動で高出力動作、長時間通話を行うため、高効率で
動作する高出力用半導体装置が必要となっている。即
ち、半導体装置内部での電力損失を極力小さくし、印加
する直流電力を効率よく高周波電力に変換する高出力用
半導体装置が望まれている。
半導体装置の需要が大幅に伸びている。特に自動車電
話、携帯電話等に代表される情報端末携帯機器では、電
池駆動で高出力動作、長時間通話を行うため、高効率で
動作する高出力用半導体装置が必要となっている。即
ち、半導体装置内部での電力損失を極力小さくし、印加
する直流電力を効率よく高周波電力に変換する高出力用
半導体装置が望まれている。
【０００３】ＧａＡｓ半導体を用いた電界効果トランジ
スタは、このような需要を満たす高出力用半導体装置と
して実用化、量産化が進められているが、近年、化合物
半導体のヘテロ接合を利用したバイポーラトランジスタ
（以下、ＨＢＴと称す）も、その優れた高周波特性と高
電流駆動能力から、高出力用半導体装置として注目され
ている。
スタは、このような需要を満たす高出力用半導体装置と
して実用化、量産化が進められているが、近年、化合物
半導体のヘテロ接合を利用したバイポーラトランジスタ
（以下、ＨＢＴと称す）も、その優れた高周波特性と高
電流駆動能力から、高出力用半導体装置として注目され
ている。
【０００４】このような、高出力用半導体装置では、高
周波の大電力を取り扱うため、半導体基板上に複数のト
ランジスタを配置し、これを並列接続することで高出力
化を図っている。
周波の大電力を取り扱うため、半導体基板上に複数のト
ランジスタを配置し、これを並列接続することで高出力
化を図っている。
【０００５】例えば、図２に示すような複数のＨＢＴを
基板上に配列した高出力半導体装置が開示されている。
図では、複数並置されたトランジスタ領域１５内のそれ
ぞれに複数のＨＢＴが一列に並んで配置され、各ＨＢＴ
のベース電極１６、コレクタ電極１７及びエミッタ電極
１８は、互いに接続され、それぞれベースパッド１２、
コレクタパッド１３、エミッタパッド１４に接続されて
いる。さらに通常、エミッタパッド１４は接地用端子、
ベースパッド１２は入力端子、コレクタパッド１３は出
力用端子として外部回路との接続に用いる。
基板上に配列した高出力半導体装置が開示されている。
図では、複数並置されたトランジスタ領域１５内のそれ
ぞれに複数のＨＢＴが一列に並んで配置され、各ＨＢＴ
のベース電極１６、コレクタ電極１７及びエミッタ電極
１８は、互いに接続され、それぞれベースパッド１２、
コレクタパッド１３、エミッタパッド１４に接続されて
いる。さらに通常、エミッタパッド１４は接地用端子、
ベースパッド１２は入力端子、コレクタパッド１３は出
力用端子として外部回路との接続に用いる。
【０００６】
【発明が解決しようとする課題】このようにチップ上で
複数のＨＢＴを複数列のトランジスタ領域に配置した構
成では、外部からの入力信号はベースパッド１２を通じ
て、それぞれのトランジスタ領域上のＨＢＴのベース電
極１６及びコレクタ電極１７経てそれぞれのコレクタパ
ッド１３を経て外部回路へ出力される。図２に示される
コレクタパッド１３のように、外部回路との接続に同一
のパッドが複数存在する場合は、通常外部で共通するパ
ッドを電気的に接続する事でそれぞれのトランジスタ領
域の並列動作させている。しかしながら、複数のワイヤ
ボンディングを通じて、それぞれのコレクタパッドの給
電及び信号の取り出しを行うと、トランジスタが発振し
てしまい、高出力用トランジスタとして使用不能になる
場合があった。これはボンディングワイヤによる寄生イ
ンダクタンス、寄生容量等の存在そのもの或いは、複数
のボンディングワイヤ間で寄生成分が異なるため、それ
ぞれのトランジスタ領域が均一に動作しないため発振す
るものと考えられている。また、発振現象まで至らなく
とも、トランジスタ領域間の不均一動作に伴ない効率の
低下、出力の低下を招いていた。ボンディングワイヤに
よる寄生インダクタンス、寄生容量等がトランジスタに
影響するのを低減するため、チップ上で各トランジスタ
領域を短絡させるための金属配線を形成する方法も取ら
れているが、金属配線形成のための工程の増加、配線の
ための領域の確保が必要となる。即ち、高出力トランジ
スタの製造工程の増加、チップ面積の増大を招き、チッ
プコストの増大が避けられなかった。
複数のＨＢＴを複数列のトランジスタ領域に配置した構
成では、外部からの入力信号はベースパッド１２を通じ
て、それぞれのトランジスタ領域上のＨＢＴのベース電
極１６及びコレクタ電極１７経てそれぞれのコレクタパ
ッド１３を経て外部回路へ出力される。図２に示される
コレクタパッド１３のように、外部回路との接続に同一
のパッドが複数存在する場合は、通常外部で共通するパ
ッドを電気的に接続する事でそれぞれのトランジスタ領
域の並列動作させている。しかしながら、複数のワイヤ
ボンディングを通じて、それぞれのコレクタパッドの給
電及び信号の取り出しを行うと、トランジスタが発振し
てしまい、高出力用トランジスタとして使用不能になる
場合があった。これはボンディングワイヤによる寄生イ
ンダクタンス、寄生容量等の存在そのもの或いは、複数
のボンディングワイヤ間で寄生成分が異なるため、それ
ぞれのトランジスタ領域が均一に動作しないため発振す
るものと考えられている。また、発振現象まで至らなく
とも、トランジスタ領域間の不均一動作に伴ない効率の
低下、出力の低下を招いていた。ボンディングワイヤに
よる寄生インダクタンス、寄生容量等がトランジスタに
影響するのを低減するため、チップ上で各トランジスタ
領域を短絡させるための金属配線を形成する方法も取ら
れているが、金属配線形成のための工程の増加、配線の
ための領域の確保が必要となる。即ち、高出力トランジ
スタの製造工程の増加、チップ面積の増大を招き、チッ
プコストの増大が避けられなかった。
【０００７】本発明の目的は前記従来の問題点を解決
し、極めて簡単に、複数のトランジスタ領域を並列動作
させても安定に動作し、電力効率等の性能向上、信頼性
向上を図った高出力半導体装置を提供することにある。
し、極めて簡単に、複数のトランジスタ領域を並列動作
させても安定に動作し、電力効率等の性能向上、信頼性
向上を図った高出力半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の高出力半導体装置は、半導体基板上に複数
のトランジスタ領域と、前記複数のトランジスタ領域か
ら共通して引き出された入力用電極パッドと、前記複数
のトランジスタ領域からそれぞれ引き出された独立した
出力用パッドと、を備えた半導体装置において、前記複
数のトランジスタ領域の一方または両方の端部が、導電
性の半導体層で相互に接続されていることを特徴とす
る。
め、本発明の高出力半導体装置は、半導体基板上に複数
のトランジスタ領域と、前記複数のトランジスタ領域か
ら共通して引き出された入力用電極パッドと、前記複数
のトランジスタ領域からそれぞれ引き出された独立した
出力用パッドと、を備えた半導体装置において、前記複
数のトランジスタ領域の一方または両方の端部が、導電
性の半導体層で相互に接続されていることを特徴とす
る。
【０００９】そして、導電性の半導体層は、トランジス
タ領域を構成する半導体層の少くとも１つから構成する
ことができる。
タ領域を構成する半導体層の少くとも１つから構成する
ことができる。
【００１０】更に、トランジスタは、バイポーラトラン
ジスタであり、導電性の半導体層は高濃度のサブコレク
タ層とすることができる。
ジスタであり、導電性の半導体層は高濃度のサブコレク
タ層とすることができる。
【００１１】
【発明の実施の形態】本発明の実施の形態を図１を参照
して説明する。トランジスタ領域５内に配置されたＨＴ
Ｂのベース電極６、エミッタ電極８、及びコレクタ電極
７は、それぞれベースパッド２、エミッタパッド４、コ
レクタパッド３に接続されている。このようなトランジ
スタ領域が複数個設けられた半導体装置において、これ
らトランジスタ領域の一方の端部同士が導電層９により
互いに連結されている。またトランジスタ領域はその両
側の端部側において連絡してもよい。
して説明する。トランジスタ領域５内に配置されたＨＴ
Ｂのベース電極６、エミッタ電極８、及びコレクタ電極
７は、それぞれベースパッド２、エミッタパッド４、コ
レクタパッド３に接続されている。このようなトランジ
スタ領域が複数個設けられた半導体装置において、これ
らトランジスタ領域の一方の端部同士が導電層９により
互いに連結されている。またトランジスタ領域はその両
側の端部側において連絡してもよい。
【００１２】本発明では、各トランジスタ領域の間がこ
のトランジスタ領域を構成する導電性半導体層で相互に
接続されているため、トランジスタ領域間の電位が同一
に保てる。従って、トランジスタ領域の不均一動作に伴
う効率及び出力電力の低下、発振現象を防ぐ事ができ
る。そして導電層（９）はトランジスタ領域（５）と同
時に形成され、しかも導電層（９）上には配線、パッド
等も形成可能であるため、製造工程の煩雑さを伴う事な
く、チップ寸法の縮小が可能となる。
のトランジスタ領域を構成する導電性半導体層で相互に
接続されているため、トランジスタ領域間の電位が同一
に保てる。従って、トランジスタ領域の不均一動作に伴
う効率及び出力電力の低下、発振現象を防ぐ事ができ
る。そして導電層（９）はトランジスタ領域（５）と同
時に形成され、しかも導電層（９）上には配線、パッド
等も形成可能であるため、製造工程の煩雑さを伴う事な
く、チップ寸法の縮小が可能となる。
【００１３】
【実施例】以下、本発明について図面を参照しながら詳
細に説明する。図１は、トランジスタとしてＡｌＧａＡ
ｓ／ＧａＡｓＨＢＴを用いた、本発明による高出力用半
導体装置の一実施例を示す。
細に説明する。図１は、トランジスタとしてＡｌＧａＡ
ｓ／ＧａＡｓＨＢＴを用いた、本発明による高出力用半
導体装置の一実施例を示す。
【００１４】図１において、複数のトランジスタ領域５
内のそれぞれに複数のＨＢＴが一列に並んで配置されて
おり、ＨＢＴはコレクタ層、ベース層、エミッタ層の半
導体層からなっている。各ＨＢＴのベース電極６、エミ
ッタ電極８、及びコレクタ電極７は、それぞれベースパ
ッド２、コレクタパッド３、エミッタパッド４に接続さ
れている。この複数トランジスタ領域５はその一方の端
部同士が互いに、導電層９で接続されている。この導電
層９はトランジスタ領域５と同じ半導体層で構成されて
いる。そしてこの導電層９上には絶縁膜を介してベース
パッド２が形成されている。導電層９はトランジスタ領
域５を形成する際のマスクによって同時に形成される。
内のそれぞれに複数のＨＢＴが一列に並んで配置されて
おり、ＨＢＴはコレクタ層、ベース層、エミッタ層の半
導体層からなっている。各ＨＢＴのベース電極６、エミ
ッタ電極８、及びコレクタ電極７は、それぞれベースパ
ッド２、コレクタパッド３、エミッタパッド４に接続さ
れている。この複数トランジスタ領域５はその一方の端
部同士が互いに、導電層９で接続されている。この導電
層９はトランジスタ領域５と同じ半導体層で構成されて
いる。そしてこの導電層９上には絶縁膜を介してベース
パッド２が形成されている。導電層９はトランジスタ領
域５を形成する際のマスクによって同時に形成される。
【００１５】本実施例では、各トランジスタ領域５のコ
レクタ層（コレクタ電極を接触させるための高濃度のサ
ブコレクタ層を含む）、ベース層、エミッタ層のそれぞ
れの層が半導体層を通じて相互に接続されている。従っ
て、それぞれの層での不均一動作を低減できる。また、
図１では、トランジスタ領域５の一方の側のみが導電層
９で接続されているが、トランジスタ領域の両側で接続
すればさらに均一な動作が可能となる。
レクタ層（コレクタ電極を接触させるための高濃度のサ
ブコレクタ層を含む）、ベース層、エミッタ層のそれぞ
れの層が半導体層を通じて相互に接続されている。従っ
て、それぞれの層での不均一動作を低減できる。また、
図１では、トランジスタ領域５の一方の側のみが導電層
９で接続されているが、トランジスタ領域の両側で接続
すればさらに均一な動作が可能となる。
【００１６】図１の実施例では導電層９がトランジスタ
領域と全く同じ層構成であったが、他の実施例として、
導電層がコレクタ層のみ、或いは、コレクタ層とベース
層の２層から構成されてもよい。導電層がトランジスタ
領域と同じ層構成であれば、その領域分だけ、ベースコ
レクタ容量、エミッタ容量が付加されるため、トランジ
スタの高周波特性が犠牲になるが、導電層がコレクタ層
のみ或いはコレクタ層とベース層の２層から構成される
場合は、余分な容量の付加が避けられる。
領域と全く同じ層構成であったが、他の実施例として、
導電層がコレクタ層のみ、或いは、コレクタ層とベース
層の２層から構成されてもよい。導電層がトランジスタ
領域と同じ層構成であれば、その領域分だけ、ベースコ
レクタ容量、エミッタ容量が付加されるため、トランジ
スタの高周波特性が犠牲になるが、導電層がコレクタ層
のみ或いはコレクタ層とベース層の２層から構成される
場合は、余分な容量の付加が避けられる。
【００１７】
【発明の効果】以上説明したように本発明のトランジス
タの構成では、トランジスタ領域５間が導電層９によ
り、短絡状態となるため、ボンディングワイヤの寄生イ
ンダクタンス、寄生容量に伴なうトランジスタ領域間の
非平衡動作、及びそれに伴なう発振現象が避けられる。
導電層９はトランジスタ領域５と同時に形成され、しか
も導電層９上には配線、パッド等も形成可能であるた
め、製造工程の煩雑さを伴う事なく、チップ寸法の縮小
が可能となる。
タの構成では、トランジスタ領域５間が導電層９によ
り、短絡状態となるため、ボンディングワイヤの寄生イ
ンダクタンス、寄生容量に伴なうトランジスタ領域間の
非平衡動作、及びそれに伴なう発振現象が避けられる。
導電層９はトランジスタ領域５と同時に形成され、しか
も導電層９上には配線、パッド等も形成可能であるた
め、製造工程の煩雑さを伴う事なく、チップ寸法の縮小
が可能となる。
【図１】本発明の高出力用半導体装置の一実施例を示す
平面図である。
平面図である。
【図２】従来の高出力用半導体のトランジスタの配置を
示す平面図である。
示す平面図である。
２、１２ ベースパッド
３、１３ コレクタパッド
４、１４ エミッタパッド
５、１５ トランジスタ領域
６、１６ ベース電極
７、１７ コレクタ電極
８、１８ エミッタ電極
９ 導電層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−256268（ＪＰ，Ａ)
特開 平６−216138（ＪＰ，Ａ)
特開 平４−101455（ＪＰ，Ａ)
特開 昭63−157467（ＪＰ，Ａ)
特開 平８−213409（ＪＰ，Ａ)
特開 平７−74185（ＪＰ，Ａ)
実開 昭63−185253（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/33 - 21/331
H01L 29/68 - 29/737
H01L 21/337 - 21/338
H01L 21/8222 - 21/8228
H01L 21/8232
H01L 27/06
H01L 27/08
H01L 27/082
H01L 29/80 - 29/812
Claims (3)
- 【請求項１】 半導体基板上に複数のトランジスタ領域
と、 前記複数のトランジスタ領域から共通して引き出された
入力用電極パッドと、 前記複数のトランジスタ領域からそれぞれ引き出された
独立した出力用パッドと、 を備えた半導体装置におい
て、 前記複数のトランジスタ領域の一方または両方の端部
が、導電性の半導体層で相互に接続されていることを特
徴とする高出力用半導体装置。 - 【請求項２】 導電性の半導体層が、トランジスタ領域
を構成する半導体層の少なくとも１つの層から成ること
を特徴とする請求項１記載の高出力用半導体装置。 - 【請求項３】 トランジスタがバイポーラトランジスタ
であり、導電性の半導体層が高濃度のサブコレクタ層で
あることを特徴とする請求項２記載の高出力用半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166121A JP3509849B2 (ja) | 1997-03-17 | 2000-06-02 | 高出力用半導体装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6308097A JPH10256268A (ja) | 1997-03-17 | 1997-03-17 | 高出力用半導体装置 |
| JP2000166121A JP3509849B2 (ja) | 1997-03-17 | 2000-06-02 | 高出力用半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6308097A Division JPH10256268A (ja) | 1997-03-17 | 1997-03-17 | 高出力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357694A JP2000357694A (ja) | 2000-12-26 |
| JP3509849B2 true JP3509849B2 (ja) | 2004-03-22 |
Family
ID=32095271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166121A Expired - Fee Related JP3509849B2 (ja) | 1997-03-17 | 2000-06-02 | 高出力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3509849B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8159048B2 (en) * | 2004-01-30 | 2012-04-17 | Triquint Semiconductor, Inc. | Bipolar junction transistor geometry |
-
2000
- 2000-06-02 JP JP2000166121A patent/JP3509849B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000357694A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5011549B2 (ja) | 半導体装置 | |
| US6636118B1 (en) | High-frequency power amplification module and radio communication device | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| JP3509849B2 (ja) | 高出力用半導体装置 | |
| JPH10256268A (ja) | 高出力用半導体装置 | |
| US6706967B2 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| JP2655104B2 (ja) | 高出力用半導体装置 | |
| US3781613A (en) | Rf transistor carrier | |
| JP2953972B2 (ja) | 半導体装置 | |
| US20060118834A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20230299726A1 (en) | Semiconductor device | |
| JPH06342872A (ja) | 半導体装置 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| KR100808166B1 (ko) | 이종접합 바이폴라 트랜지스터의 베이스 피딩라인 | |
| JP5783241B2 (ja) | 半導体装置 | |
| JP2870503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0595049A (ja) | 半導体装置及びその実装方法 | |
| JP5527313B2 (ja) | 半導体装置およびそれを用いた無線通信機器 | |
| JPH02260561A (ja) | 半導体装置 | |
| JP2000208530A (ja) | 半導体装置 | |
| JP2005026327A (ja) | 半導体装置 | |
| JPH06232180A (ja) | 半導体装置 | |
| JPH0258852A (ja) | 半導体装置 | |
| JPS63160238A (ja) | 半導体装置 | |
| JPH09232334A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031223 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |