JPH05315352A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05315352A JPH05315352A JP11497092A JP11497092A JPH05315352A JP H05315352 A JPH05315352 A JP H05315352A JP 11497092 A JP11497092 A JP 11497092A JP 11497092 A JP11497092 A JP 11497092A JP H05315352 A JPH05315352 A JP H05315352A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- transistor
- cells
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高周波用パワートランジスタの利得を改善す
る。 【構成】 半導体チップ１１上においてトランジスタ領
域１５に複数のバイポーラ・トランジスタセルを並べ
る。該トランジスタセルの並んだ方向の延長線上に入力
用パッドとしてのベースパッド１２を、トランジスタセ
ルをはさんでベースパッド１２の反対側に出力用パッド
としてのコレクタパッド１３を、ベースパッド１２とコ
レクタパッド１３とを結ぶ直線の直角方向においてトラ
ンジスタセルの近傍に接地用パッドとしてのエミッタパ
ッド１４を各々形成する。個々のトランジスタセルと、
ベースパッド１２、コレクタパッド１３、エミッタパッ
ド１４とを各々電気的に接続するように引出し用の配線
１６，１７，１８を設ける。このうち接地用の配線１８
は、個々のトランジスタセルより各々等しい長さで引き
出される。
る。 【構成】 半導体チップ１１上においてトランジスタ領
域１５に複数のバイポーラ・トランジスタセルを並べ
る。該トランジスタセルの並んだ方向の延長線上に入力
用パッドとしてのベースパッド１２を、トランジスタセ
ルをはさんでベースパッド１２の反対側に出力用パッド
としてのコレクタパッド１３を、ベースパッド１２とコ
レクタパッド１３とを結ぶ直線の直角方向においてトラ
ンジスタセルの近傍に接地用パッドとしてのエミッタパ
ッド１４を各々形成する。個々のトランジスタセルと、
ベースパッド１２、コレクタパッド１３、エミッタパッ
ド１４とを各々電気的に接続するように引出し用の配線
１６，１７，１８を設ける。このうち接地用の配線１８
は、個々のトランジスタセルより各々等しい長さで引き
出される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に高周波用パワートランジスタに関するものである。
に高周波用パワートランジスタに関するものである。
【０００２】
【従来の技術】パワートランジスタ、特に高周波用パワ
ートランジスタは、通信機器の発達と共に近年大幅に需
要が伸びている。特に周波数の高い領域では、ひ化ガリ
ウム（ＧａＡｓ）を基板に用い、ショットキー電極でゲ
ートを形成した電界効果型トランジスタ（以下ＧａＡｓ
ＭＥＳＦＥＴと略す）や、ひ化ガリウムアルミニウム／
ひ化ガリウムをエミッタ／ベース接合に用いたヘテロ接
合バイポーラトランジスタ（以下ＡｌＧａＡｓ／ＧａＡ
ｓＨＢＴと略す）は、その優れた高周波特性により、パ
ワートランジスタへの実用化・量産化が進められてい
る。従来、パワー用ＡｌＧａＡｓ／ＧａＡｓＨＢＴの半
導体チップ上における配置は、低周波用のシリコンパワ
ートランジスタに類似した形が用いられていた。
ートランジスタは、通信機器の発達と共に近年大幅に需
要が伸びている。特に周波数の高い領域では、ひ化ガリ
ウム（ＧａＡｓ）を基板に用い、ショットキー電極でゲ
ートを形成した電界効果型トランジスタ（以下ＧａＡｓ
ＭＥＳＦＥＴと略す）や、ひ化ガリウムアルミニウム／
ひ化ガリウムをエミッタ／ベース接合に用いたヘテロ接
合バイポーラトランジスタ（以下ＡｌＧａＡｓ／ＧａＡ
ｓＨＢＴと略す）は、その優れた高周波特性により、パ
ワートランジスタへの実用化・量産化が進められてい
る。従来、パワー用ＡｌＧａＡｓ／ＧａＡｓＨＢＴの半
導体チップ上における配置は、低周波用のシリコンパワ
ートランジスタに類似した形が用いられていた。
【０００３】以下、図面を参照しながら従来のパワー用
ＡｌＧａＡｓ／ＧａＡｓＨＢＴの配置について説明す
る。
ＡｌＧａＡｓ／ＧａＡｓＨＢＴの配置について説明す
る。
【０００４】図４は、半導体チップ上における従来のＡ
ｌＧａＡｓ／ＧａＡｓＨＢＴの配置を示す平面図であ
る。図４において、１は半導体チップ、２は入力用パッ
ドとなるワイヤーボンディング用ベースパッド、３は出
力用パッドとなるワイヤーボンディング用コレクタパッ
ド、４は接地用パッドとなるワイヤーボンディング用エ
ミッタパッドである。５はトランジスタ領域であって、
ここでは一列に並んだ１０個のトランジスタセルより構
成された例を示してある。６、７、８は引出し用の配線
であって、それぞれ上記トランジスタ領域５の各セル
と、ベースパッド２、コレクタパッド３、エミッタパッ
ド４とを電気的に接続している。ただし、接地用パッド
としてのエミッタパッド４は、トランジスタセルの並ん
だ方向の延長線上において、該トランジスタセルをはさ
むように２箇所に形成されている。
ｌＧａＡｓ／ＧａＡｓＨＢＴの配置を示す平面図であ
る。図４において、１は半導体チップ、２は入力用パッ
ドとなるワイヤーボンディング用ベースパッド、３は出
力用パッドとなるワイヤーボンディング用コレクタパッ
ド、４は接地用パッドとなるワイヤーボンディング用エ
ミッタパッドである。５はトランジスタ領域であって、
ここでは一列に並んだ１０個のトランジスタセルより構
成された例を示してある。６、７、８は引出し用の配線
であって、それぞれ上記トランジスタ領域５の各セル
と、ベースパッド２、コレクタパッド３、エミッタパッ
ド４とを電気的に接続している。ただし、接地用パッド
としてのエミッタパッド４は、トランジスタセルの並ん
だ方向の延長線上において、該トランジスタセルをはさ
むように２箇所に形成されている。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の構成では、トランジスタセルの並んだ方向の
延長線上に接地用パッドとしてのエミッタパッド４が形
成されているので、個々のトランジスタセルから接地用
パッドまでの引出し配線の距離が特に中央付近のトラン
ジスタセルでは長くなり、高い周波数においてそれらは
大きなリアクタンス成分となった。また、トランジスタ
セルの一列の並びが多くなると、入出力用パッド２，３
から個々のトランジスタセルへの電気長が、中央付近の
トランジスタセルでは短く、両端付近のトランジスタセ
ルでは長くなるため、各トランジスタセルの位相がそろ
わなかった。これらのトランジスタセルと各パッドとの
配置関係により、高周波におけるトランジスタの利得が
著しく低下した。なお、個々のトランジスタセルを細分
化し、かつそれらの間に各々の接地用パッドを配置する
こともできるが、その場合は半導体チップのサイズが大
きくなり、特にパワー用トランジスタにおいてはチップ
サイズ低減・コスト低減の大きな障害となっていた。
うな従来の構成では、トランジスタセルの並んだ方向の
延長線上に接地用パッドとしてのエミッタパッド４が形
成されているので、個々のトランジスタセルから接地用
パッドまでの引出し配線の距離が特に中央付近のトラン
ジスタセルでは長くなり、高い周波数においてそれらは
大きなリアクタンス成分となった。また、トランジスタ
セルの一列の並びが多くなると、入出力用パッド２，３
から個々のトランジスタセルへの電気長が、中央付近の
トランジスタセルでは短く、両端付近のトランジスタセ
ルでは長くなるため、各トランジスタセルの位相がそろ
わなかった。これらのトランジスタセルと各パッドとの
配置関係により、高周波におけるトランジスタの利得が
著しく低下した。なお、個々のトランジスタセルを細分
化し、かつそれらの間に各々の接地用パッドを配置する
こともできるが、その場合は半導体チップのサイズが大
きくなり、特にパワー用トランジスタにおいてはチップ
サイズ低減・コスト低減の大きな障害となっていた。
【０００６】本発明の目的は、チップサイズを大きくす
ることなく、各トランジスタセルから接地用パッドまで
の配線距離を大幅に低減してかつ等しくし、同時に入力
用パッドから各トランジスタセルを経て出力用パッドに
至る電気長の総和をいずれのトランジスタセルでも等し
くし、以て高周波におけるトランジスタの利得を改善す
ることにある。
ることなく、各トランジスタセルから接地用パッドまで
の配線距離を大幅に低減してかつ等しくし、同時に入力
用パッドから各トランジスタセルを経て出力用パッドに
至る電気長の総和をいずれのトランジスタセルでも等し
くし、以て高周波におけるトランジスタの利得を改善す
ることにある。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の半導体装置は、一列に並んだ少なくとも
２つのトランジスタセルと、該トランジスタセルの並ん
だ方向の延長線上に形成された入力用パッドと、個々の
トランジスタセルと入力用パッドとを電気的に接続する
ための入力用の配線と、トランジスタセルをはさんで入
力用パッドの反対側に形成された出力用パッドと、個々
のトランジスタセルと出力用パッドとを電気的に接続す
るための出力用の配線と、入力用パッドと出力用パッド
とを結ぶ直線の直角方向においてトランジスタセルの近
傍に形成された接地用パッドと、個々のトランジスタセ
ルと接地用パッドとを電気的に接続するために該個々の
トランジスタセルより各々等しい長さで引き出された接
地用の配線とを備えた構成を採用したものである。
めに、本発明の半導体装置は、一列に並んだ少なくとも
２つのトランジスタセルと、該トランジスタセルの並ん
だ方向の延長線上に形成された入力用パッドと、個々の
トランジスタセルと入力用パッドとを電気的に接続する
ための入力用の配線と、トランジスタセルをはさんで入
力用パッドの反対側に形成された出力用パッドと、個々
のトランジスタセルと出力用パッドとを電気的に接続す
るための出力用の配線と、入力用パッドと出力用パッド
とを結ぶ直線の直角方向においてトランジスタセルの近
傍に形成された接地用パッドと、個々のトランジスタセ
ルと接地用パッドとを電気的に接続するために該個々の
トランジスタセルより各々等しい長さで引き出された接
地用の配線とを備えた構成を採用したものである。
【０００８】個々の前記トランジスタセルとしてバイポ
ーラトランジスタを採用する場合には、前記入力用パッ
ドとしてベースパッド、前記出力用パッドとしてコレク
タパッド、前記接地用パッドとしてエミッタパッドを各
々備えることとする。また、個々の前記トランジスタセ
ルとして電界効果型トランジスタを採用する場合には、
前記入力用パッドとしてゲートパッド、前記出力用パッ
ドとしてドレインパッド、前記接地用パッドとしてソー
スパッドを各々備えることとした。
ーラトランジスタを採用する場合には、前記入力用パッ
ドとしてベースパッド、前記出力用パッドとしてコレク
タパッド、前記接地用パッドとしてエミッタパッドを各
々備えることとする。また、個々の前記トランジスタセ
ルとして電界効果型トランジスタを採用する場合には、
前記入力用パッドとしてゲートパッド、前記出力用パッ
ドとしてドレインパッド、前記接地用パッドとしてソー
スパッドを各々備えることとした。
【０００９】
【作用】上記構成を備えた本発明によれば、各トランジ
スタセルから接地用パッドまでの配線距離はすべて等し
くかつ構造上最小となり、従って各トランジスタセルか
ら接地用パッドまでの引出し配線のリアクタンス成分は
最小になる。また、各トランジスタセルを間にはさんだ
入力用パッドから出力用パッドまでの電気長の総和がい
ずれのトランジスタセルでも等しくなっているので、各
トランジスタセルの位相差は、出力用パッドにつながる
配線上できれいに相殺される。従って、特に高い周波数
におけるトランジスタの利得は著しく改善される。さら
に、一列のトランジスタセルに対して接地用パッドが一
つでよいので、チップサイズの増大も生じない。
スタセルから接地用パッドまでの配線距離はすべて等し
くかつ構造上最小となり、従って各トランジスタセルか
ら接地用パッドまでの引出し配線のリアクタンス成分は
最小になる。また、各トランジスタセルを間にはさんだ
入力用パッドから出力用パッドまでの電気長の総和がい
ずれのトランジスタセルでも等しくなっているので、各
トランジスタセルの位相差は、出力用パッドにつながる
配線上できれいに相殺される。従って、特に高い周波数
におけるトランジスタの利得は著しく改善される。さら
に、一列のトランジスタセルに対して接地用パッドが一
つでよいので、チップサイズの増大も生じない。
【００１０】
【実施例】以下、本発明の実施例に係る半導体装置につ
いて、図面を参照しながら説明する。
いて、図面を参照しながら説明する。
【００１１】図１は、本発明をＡｌＧａＡｓ／ＧａＡｓ
ＨＢＴに適用した第１の実施例に係る半導体装置の半導
体チップ上における配置を示す平面図である。図１にお
いて、１１は半導体チップ、１２および１３はそれぞれ
ワイヤーボンディング用のベースパッド（入力用パッ
ド）およびコレクタパッド（出力用パッド）、１４はワ
イヤーボンディング用のエミッタパッド（接地用パッ
ド）である。１５はトランジスタ領域であって、この場
合は一列に５個のトランジスタセルの２列構成になって
いる。従って、接地用のエミッタパッド１４は、上記ト
ランジスタセルに沿って２箇所に配置されている。１
６、１７、１８は引出し用の配線であって、それぞれ上
記トランジスタ領域１５の各セルと、ベースパッド１
２、コレクタパッド１３、エミッタパッド１４とを電気
的に接続している。
ＨＢＴに適用した第１の実施例に係る半導体装置の半導
体チップ上における配置を示す平面図である。図１にお
いて、１１は半導体チップ、１２および１３はそれぞれ
ワイヤーボンディング用のベースパッド（入力用パッ
ド）およびコレクタパッド（出力用パッド）、１４はワ
イヤーボンディング用のエミッタパッド（接地用パッ
ド）である。１５はトランジスタ領域であって、この場
合は一列に５個のトランジスタセルの２列構成になって
いる。従って、接地用のエミッタパッド１４は、上記ト
ランジスタセルに沿って２箇所に配置されている。１
６、１７、１８は引出し用の配線であって、それぞれ上
記トランジスタ領域１５の各セルと、ベースパッド１
２、コレクタパッド１３、エミッタパッド１４とを電気
的に接続している。
【００１２】図２は、本発明をＧａＡｓＭＥＳＦＥＴに
適用した第２の実施例に係る半導体装置の半導体チップ
上における配置を示す平面図である。図２において、２
１は半導体チップ、２２および２３はそれぞれワイヤー
ボンディング用のゲートパッド（入力用パッド）および
ドレインパッド（出力用パッド）、２４はワイヤーボン
ディング用のソースパッド（接地用パッド）である。２
５はトランジスタ領域であって、この場合は一列に１２
個のトランジスタセルの一列構成になっている。従っ
て、接地用のソースパッド２４は、上記トランジスタセ
ルに沿って片側一箇所に配置されている。２６、２７、
２８は引出し用の配線であって、それぞれ上記トランジ
スタ領域２５の各セルと、ゲートパッド２２、ドレイン
パッド２３、ソースパッド２４とを電気的に接続してい
る。
適用した第２の実施例に係る半導体装置の半導体チップ
上における配置を示す平面図である。図２において、２
１は半導体チップ、２２および２３はそれぞれワイヤー
ボンディング用のゲートパッド（入力用パッド）および
ドレインパッド（出力用パッド）、２４はワイヤーボン
ディング用のソースパッド（接地用パッド）である。２
５はトランジスタ領域であって、この場合は一列に１２
個のトランジスタセルの一列構成になっている。従っ
て、接地用のソースパッド２４は、上記トランジスタセ
ルに沿って片側一箇所に配置されている。２６、２７、
２８は引出し用の配線であって、それぞれ上記トランジ
スタ領域２５の各セルと、ゲートパッド２２、ドレイン
パッド２３、ソースパッド２４とを電気的に接続してい
る。
【００１３】拡散工程が完了したＡｌＧａＡｓ／ＧａＡ
ｓＨＢＴの電力利得の高周波特性に関する前記従来例と
本発明の第１の実施例との比較を図３に示す。横軸に周
波数を対数で、縦軸に電力利得をデシベル（ｄＢ）単位
でプロットしている。本発明の実施例により、電力利得
が従来例の場合より約２ｄＢ改善されており、利得向上
に関する本発明の有効性を立証することができた。
ｓＨＢＴの電力利得の高周波特性に関する前記従来例と
本発明の第１の実施例との比較を図３に示す。横軸に周
波数を対数で、縦軸に電力利得をデシベル（ｄＢ）単位
でプロットしている。本発明の実施例により、電力利得
が従来例の場合より約２ｄＢ改善されており、利得向上
に関する本発明の有効性を立証することができた。
【００１４】以上のように本発明の実施例によれば、図
１および図２に示すように、各トランジスタセルから接
地用パッド１４，２４までの配線距離はすべて等しくな
り、かつ構造上最小となるので、各トランジスタセルか
ら接地用パッドまでの引出し配線のリアクタンス成分は
最小になる。また、各トランジスタセルを間にはさんだ
入力用パッド１２，２２から出力用パッド１３，２３ま
での電気長の総和がいずれのトランジスタセルでも等し
くなっているので、各トランジスタセルの位相差は、出
力用パッドにつながる配線上できれいに相殺される。こ
れらの効果により、特に高い周波数におけるトランジス
タの利得は著しく改善される。さらに、一列のトランジ
スタセルに対して接地用パッド１４，２４も一つでよい
ので、チップサイズの増大も生じない。
１および図２に示すように、各トランジスタセルから接
地用パッド１４，２４までの配線距離はすべて等しくな
り、かつ構造上最小となるので、各トランジスタセルか
ら接地用パッドまでの引出し配線のリアクタンス成分は
最小になる。また、各トランジスタセルを間にはさんだ
入力用パッド１２，２２から出力用パッド１３，２３ま
での電気長の総和がいずれのトランジスタセルでも等し
くなっているので、各トランジスタセルの位相差は、出
力用パッドにつながる配線上できれいに相殺される。こ
れらの効果により、特に高い周波数におけるトランジス
タの利得は著しく改善される。さらに、一列のトランジ
スタセルに対して接地用パッド１４，２４も一つでよい
ので、チップサイズの増大も生じない。
【００１５】なお、本発明は高周波用パワートランジス
タのみならず、一般に複数個のトランジスタセルにより
構成された半導体装置に広く応用できる。また、上記実
施例ではエミッタ接地およびソース接地の場合を示した
が、バイポーラトランジスタではベース接地の場合に
も、また電界効果型トランジスタではゲート接地の場合
にもそれぞれ応用できる。
タのみならず、一般に複数個のトランジスタセルにより
構成された半導体装置に広く応用できる。また、上記実
施例ではエミッタ接地およびソース接地の場合を示した
が、バイポーラトランジスタではベース接地の場合に
も、また電界効果型トランジスタではゲート接地の場合
にもそれぞれ応用できる。
【００１６】
【発明の効果】以上のように本発明の半導体装置は、各
トランジスタセルから接地用パッドまでの配線距離はす
べて等しくかつ構造上最小となり、同時に入力用パッド
から出力用パッドまでの電気長の総和がいずれのトラン
ジスタセルでも等しくなっているので、高周波における
トランジスタの利得は著しく改善される。また、一列の
トランジスタセルに対して接地用パッドが一つでよいの
で、チップサイズの増大も生じない。さらに、一列のト
ランジスタセルの個数が増加するにつれて接地用パッド
が幅広くなるので、該接地用パッドにボンディングワイ
ヤーを複数個接続することができ、接地点へのリアクタ
ンス成分を低減することができる。
トランジスタセルから接地用パッドまでの配線距離はす
べて等しくかつ構造上最小となり、同時に入力用パッド
から出力用パッドまでの電気長の総和がいずれのトラン
ジスタセルでも等しくなっているので、高周波における
トランジスタの利得は著しく改善される。また、一列の
トランジスタセルに対して接地用パッドが一つでよいの
で、チップサイズの増大も生じない。さらに、一列のト
ランジスタセルの個数が増加するにつれて接地用パッド
が幅広くなるので、該接地用パッドにボンディングワイ
ヤーを複数個接続することができ、接地点へのリアクタ
ンス成分を低減することができる。
【図１】半導体チップ上における本発明の第１の実施例
に係るＡｌＧａＡｓ／ＧａＡｓＨＢＴの配置を示す平面
図である。
に係るＡｌＧａＡｓ／ＧａＡｓＨＢＴの配置を示す平面
図である。
【図２】半導体チップ上における本発明の第２の実施例
に係るＧａＡｓＭＥＳＦＥＴの配置を示す平面図であ
る。
に係るＧａＡｓＭＥＳＦＥＴの配置を示す平面図であ
る。
【図３】本発明の第１の実施例に係るＡｌＧａＡｓ／Ｇ
ａＡｓＨＢＴによる電力利得の改善効果を示す高周波特
性図である。
ａＡｓＨＢＴによる電力利得の改善効果を示す高周波特
性図である。
【図４】半導体チップ上における従来のＡｌＧａＡｓ／
ＧａＡｓＨＢＴの配置を示す平面図である。
ＧａＡｓＨＢＴの配置を示す平面図である。
１、１１、２１ 半導体チップ ２、１２ ベースパッド（入力用パッド） ３、１３ コレクタパッド（出力用パッド） ４、１４ エミッタパッド（接地用パッド） ５、１５、２５ トランジスタ領域（トランジスタセ
ル） ６、７、８、１６、１７、１８、２６、２７、２８ 配
線 ２２ ゲートパッド（入力用パッド） ２３ ドレインパッド（出力用パッド） ２４ ソースパッド（接地用パッド）
ル） ６、７、８、１６、１７、１８、２６、２７、２８ 配
線 ２２ ゲートパッド（入力用パッド） ２３ ドレインパッド（出力用パッド） ２４ ソースパッド（接地用パッド）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/205 21/338 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｒ
Claims (3)
- 【請求項１】 一列に並んだ少なくとも２つのトランジ
スタセルと、 前記トランジスタセルの並んだ方向の延長線上に形成さ
れた入力用パッドと、 個々の前記トランジスタセルと前記入力用パッドとを電
気的に接続するための入力用の配線と、 前記トランジスタセルをはさんで前記入力用パッドの反
対側に形成された出力用パッドと、 個々の前記トランジスタセルと前記出力用パッドとを電
気的に接続するための出力用の配線と、 前記入力用パッドと出力用パッドとを結ぶ直線の直角方
向において前記トランジスタセルの近傍に形成された接
地用パッドと、 個々の前記トランジスタセルと前記接地用パッドとを電
気的に接続するために該個々のトランジスタセルより各
々等しい長さで引き出された接地用の配線とを備えたこ
とを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 個々の前記トランジスタセルとしてバイポーラトランジ
スタ、前記入力用パッドとしてベースパッド、前記出力
用パッドとしてコレクタパッド、前記接地用パッドとし
てエミッタパッドを各々備えたことを特徴とする半導体
装置。 - 【請求項３】 請求項１記載の半導体装置において、 個々の前記トランジスタセルとして電界効果型トランジ
スタ、前記入力用パッドとしてゲートパッド、前記出力
用パッドとしてドレインパッド、前記接地用パッドとし
てソースパッドを各々備えたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11497092A JPH05315352A (ja) | 1992-05-07 | 1992-05-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11497092A JPH05315352A (ja) | 1992-05-07 | 1992-05-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315352A true JPH05315352A (ja) | 1993-11-26 |
Family
ID=14651137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11497092A Pending JPH05315352A (ja) | 1992-05-07 | 1992-05-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315352A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257988A (ja) * | 2002-03-05 | 2003-09-12 | Sharp Corp | トランジスタ回路および通信装置 |
| JP2007142273A (ja) * | 2005-11-21 | 2007-06-07 | Renesas Technology Corp | バイポーラトランジスタを有する半導体装置 |
| JP2012119710A (ja) * | 2012-01-27 | 2012-06-21 | Hitachi Ulsi Systems Co Ltd | 半導体装置 |
-
1992
- 1992-05-07 JP JP11497092A patent/JPH05315352A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257988A (ja) * | 2002-03-05 | 2003-09-12 | Sharp Corp | トランジスタ回路および通信装置 |
| JP2007142273A (ja) * | 2005-11-21 | 2007-06-07 | Renesas Technology Corp | バイポーラトランジスタを有する半導体装置 |
| JP2012119710A (ja) * | 2012-01-27 | 2012-06-21 | Hitachi Ulsi Systems Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707102B2 (en) | Semiconductor device including an insulated gate type field effect transistor and method for fabricating the same | |
| US5488252A (en) | Layout for radio frequency power transistors | |
| US20060108665A1 (en) | Semiconductor device, manufacturing method of the same, and electronic device | |
| JP3084541B2 (ja) | 縦型構造トランジスタ | |
| US6825548B2 (en) | Semiconductor device | |
| US11276689B2 (en) | Semiconductor device and amplifier module | |
| JPH05315352A (ja) | 半導体装置 | |
| US4654687A (en) | High frequency bipolar transistor structures | |
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| JPH10242169A (ja) | 半導体装置 | |
| US11121072B1 (en) | Semiconductor device with isolation structure | |
| JP3674881B2 (ja) | 半導体装置 | |
| JP3152145B2 (ja) | 半導体装置 | |
| JP3195313B2 (ja) | ヘテロジャンクション・バイポーラ・トランジスタ素子集積回路 | |
| JP3229185B2 (ja) | 半導体チップ、その製造方法、半導体素子、および半導体装置 | |
| US20060118834A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3509849B2 (ja) | 高出力用半導体装置 | |
| JP3268064B2 (ja) | 半導体装置 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JP4084475B2 (ja) | カスコード増幅器 | |
| JP3243454B2 (ja) | 縦型構造トランジスタ | |
| JP2000183076A (ja) | 半導体装置およびその製造方法 | |
| KR100808166B1 (ko) | 이종접합 바이폴라 트랜지스터의 베이스 피딩라인 | |
| JPS62243346A (ja) | 高周波トランジスタ | |
| JP2870503B2 (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010515 |