JP4084475B2 - カスコード増幅器 - Google Patents
カスコード増幅器 Download PDFInfo
- Publication number
- JP4084475B2 JP4084475B2 JP28815698A JP28815698A JP4084475B2 JP 4084475 B2 JP4084475 B2 JP 4084475B2 JP 28815698 A JP28815698 A JP 28815698A JP 28815698 A JP28815698 A JP 28815698A JP 4084475 B2 JP4084475 B2 JP 4084475B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- region
- active region
- bus
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 62
- 239000003990 capacitor Substances 0.000 claims description 32
- 239000004020 conductor Substances 0.000 description 15
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/42—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/10—Adaptations for transmission by electrical cable
- H04N7/102—Circuits therefor, e.g. noise reducers, equalisers, amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
- Microwave Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的に、カスコード増幅器に関し、更に特定すれば、ケーブル・テレビジョン信号を増幅するように構成された、かかる形式の増幅器に関するものである。
【０００２】
【従来の技術】
当技術分野では公知であるが、ケーブルを介するテレビジョン信号の伝送では、伝送路の種々の地点において増幅器が必要となる。この目的のために用いられる増幅器の一種を図１に示す。かかる増幅器は、２対のシリコン・トランジスタ１２，１４を含む。各トランジスタ対は、カスコード構成で接続されている。２つのトランジスタ対は、入力トランスフォーマ（変圧器）１６によって駆動され、これらの対の出力は出力変圧器１９に接続されている。２つのトランジスタ対１２，１４は、線形のクラスＡ（Ａ級）プッシュ・プル構成で動作するようにバイアスされる。この種のトランジスタ増幅器は入手可能であり、５０ＭＨｚないし５５０ＭＨＺで動作する。
【０００３】
【発明が解決しようとする課題】
将来、少なくとも１１０個の非同期アナログ信号を搬送するシステムでは、帯域の上限が１０００ＭＨｚまで上昇することが予測される。かかるシステムでは、相互変調歪みを最小に抑えなければならない。出力トランジスタ毎に必要とされるピーク電力は１ｄｂ圧縮点において１．９ワットであり、必要とされる利得は１８ないし２０ｄｂとなることが予測される。更に、増幅器は、コストの面でも実用的でなければならない。
【０００４】
【課題を解決するための手段】
本発明の特徴の１つによれば、カスコード増幅器が提供される。この増幅器は、基板上に集積回路として形成される。基板は、その表面にある１対の横方向に離間された領域に沿って形成された、１対の細長い活性領域を有する。各活性領域内には、複数の電気的に相互接続されたトランジスタ・セルが形成されている。第１の活性領域内のトランジスタ・セルは、共通エミッタ（エミッタ接地）構成で相互接続され、第２の活性領域内の複数のトランジスタ・セルは、共通ベース（ベース接地）構成で相互接続されている。複数の第１の抵抗が、基板の表面上に配置されている。各トランジスタは、その第１の電極が接地電位に結合するように構成され、その第２電極が、第１の活性領域内に形成された対応する隣接トランジスタ対のエミッタ領域に接続されている。
【０００５】
本発明の他の特徴によれば、第１の活性領域内のトランジスタ・セルの各々は、第２の活性領域内のトランジスタ・セルの対応する１つのエミッタ領域に接続されたコレクタ領域を有する。第２の活性領域内のトランジスタ・セルのコレクタ領域は、基板の表面上に配置された共通出力バスに接続され、増幅器のための出力を供給する。
【０００６】
本発明の更に他の特徴によれば、基板上にコンデンサが設けられる。このコンデンサは、接地に結合するように適合された第１の下側プレートと、第２の領域内のトランジスタ・セルのベース領域に結合された第２の上側プレートとを有する。
【０００７】
本発明の他の特徴によれば、基板の表面上に、複数の第２の抵抗が形成される。第２の抵抗は、第２の活性領域内のトランジスタ・セルのベース領域と、コンデンサの上側プレートとの間に電気的に接続されている。
【０００８】
本発明の更に他の特徴によれば、コンデンサの上側プレートは、第１および第２の活性領域間の基板の表面部分上に配置された、細長い導電層を備えている。この導電層はバスを構成する。第２の抵抗の第１の電極は、このバスに沿って連続的に接続されている。バスは、第２の活性領域内のトランジスタ・セルのベース領域にＤＣ電源を結合するように構成された、コンタクト・パッドで終端している。
【０００９】
本発明の更に他の特徴によれば、第２の導電層が、最初に述べた導電層の下に配置され、これと絶縁的に分離されており、コンデンサの第２のプレートを提供している。好適な実施形態では、第２の導電層は、基板を貫通して第２の導電層から接地面導体まで達する導電性バイアによって、基板の底面上に配された接地面導体に接続されている。
【００１０】
本発明の他の特徴によれば、前述の導電層に平行に第２のバスが配置され、第２の抵抗の第１の電極が、第２のバスに沿って連続的に接続されている。第２の活性領域内のトランジスタ・セルのベース電極も、第２のバスに沿って連続的に接続されており、これによって、かかるベース電極を第２トランジスタの第１の電極に電気的に相互接続する。第２の抵抗の第２の電極は、最初に述べた導電層、即ち、最初に述べたバス−コンデンサの上側プレートに沿って連続的に接続されている。このように、第２の活性領域内のトランジスタのベース電極は、複数の第２の抵抗を介して、コンデンサの上側プレートに接続されている。
【００１１】
本発明の他の特徴によれば、第２の複数の抵抗は、細長い導電層と第２の活性領域との間の、基板の表面の領域上に配置されている。
【００１２】
本発明の更に他の特徴によれば、基板の細長い領域内に、複数の導電性バイア・コンタクトが形成されている。第１の活性領域は、この細長い導電性バイア・コンタクト領域と導電層との間に配置されている。導電性バイア・コンタクトは、第１の抵抗の第１の電極に電気的に接続されている。
【００１３】
本発明の更に他の特徴によれば、第１の活性領域と細長い導電性バイア・コンタクト領域との間に、第３の細長いバスが配置され、第１の活性領域内の複数のトランジスタ・セルのベース領域を電気的に接続する。好適な実施形態では、第１の活性領域内のトランジスタ・セルのベース領域は、第３の細長いバスに沿って連続的に電気的に接続されている。
【００１４】
基板の表面上に、第３の複数の抵抗が配置されている。この第３の複数の抵抗は、前述のバス、ならびに第１および第２の活性領域に垂直に、そして導電性バイア・コンタクトの隣接する対の間に配置されている。第３の抵抗は、その第１の電極が増幅器の入力に結合するように適合され、その第２電極が第３の細長いバスに沿って連続的に電気的に接続されている。
【００１５】
本発明の更に他の特徴によれば、基板の表面上に複数のブリッジが配置されている。ブリッジは、第３の細長いバス上を通過し、第１の複数の抵抗を、第１の活性領域内のトランジスタ・セルのエミッタ領域に電気的に接続する。
【００１６】
本発明の他の特徴によれば、基板の表面上に、第２の複数のブリッジが配置されている。第２の複数のブリッジは、導電層、最初に述べたバス、および第２の導電バス上を通過し、第２の活性領域内のトランジスタ・セルのエミッタ領域を、第１の活性領域内のトランジスタ・セルのコレクタ領域に相互接続する。
【００１７】
本発明の更に他の特徴によれば、前述の第２のブリッジの各々は、第１の活性領域内のトランジスタ・セルの１つのコレクタ領域を、第２の活性領域内のトランジスタ・セルの隣接する対のエミッタ領域に電気的に接続する。
【００１８】
【発明の実施の形態】
これより図２Ａおよび図２Ｂを参照すると、カスコード構成に接続された１対のトランジスタ２４，２８を有する増幅器２０が示されている。図２Ｂに概略的に示すように、増幅器２０は、ここでは、ＩＩＩ−Ｖ単結晶基板（サブストレート）４０上にモノリシック集積回路として形成されている。ここでは、基板４０はガリウム砒素である。トランジスタ２４，２６は、ヘテロ接合バイポーラ・トランジスタであり、図７に更に明確に示されている。ここでは、通常３００ないし５００オングストロームの薄いＡｌＧａＡｓまたは薄いＩｎＧａＰヘテロ接合エミッタ層領域を有し、エミッタ−ベース接合パシベーション層に対する選択的エッチングを可能にしている。好ましくは、ＩｎＧａＰエミッタ領域を用いる。コレクタ領域は、ここでは、厚さが１マイクロメートルである。
【００１９】
第１のトランジスタ２４のエミッタ領域は、図示のように、第１の抵抗２６を介して、接地面導体３７（導電性バイア・コンタクト２７によって、基板４０の底面上に形成されている）に接続されている。第１のトランジスタ２４のコレクタ領域は、図示のように、第２のトランジスタ２８のエミッタ領域に接続されている。第２のトランジスタ２８のベース領域は、図示のように、第２の抵抗３０を介して接地面導体３７に接続され、更にコンデンサ３２に直列に接続されている。第２のトランジスタ２８のコレクタ領域は、増幅器２０のための出力３４を構成する。第２のトランジスタ２４のベース領域は、図示のように、第３の抵抗３８を介して、増幅器２０の入力３６に接続されている。
【００２０】
再び図２Ａおよび図２Ｂを参照すると、バス４２は、トランジスタ２８のベース領域に接続され、図示しない外部ＤＣ電圧源に結合し、増幅器２０にバイアスをかけて、Ａ級動作を行わせることを注記しておく。別のバス４４が、コンデンサ３２の上側プレートＰUに接続されており、このコンデンサの下側プレートＰLは、基板４０を貫通するバイア導体３９によって、接地面導体３７に接続されている。バス４４は、集積回路基板４０の外部の、図示しない追加のより大きなコンデンサを、コンデンサ３２に接続することを可能にする。基板４０上に形成されたコンデンサ３２は比較的小さくてもよく、高周波経路を接地まで与えるために用いられる。気が付くことではあるが、誘導性リアクタンスを有するバス４４によって、より大きなコンデンサをバス４４によって結合すれば、帯域の低周波数部分をバイパス可能である。
【００２１】
次に図３および図４を参照すると、基板４０が示されており、基板４０の上面５４にある１対の横方向に離間された領域に沿って、１対の細長い活性領域５０，５２（図４）が形成されている。各活性領域５２，５４の内部には、複数の、例えばここでは２４個の、電気的に相互接続されたトランジスタ・セル２４1〜２４24，２８1〜２８24がそれぞれ形成されている。第１の活性領域５２内のトランジスタ・セル２４1〜２４24は、図２Ａおよび図２Ｂにおける第１のトランジスタ２４を提供し、したがってトランジスタ・セル２４1〜２４24は、共通エミッタ構成で相互接続されている。第２の活性領域５２内の複数の、例えばここでは２４個のトランジスタ・セル２８1〜２８24が、第２のトランジスタ２８（図２Ａおよび図２Ｂ）となり、したがって共通ベース構成で相互接続されている。セル２４1〜２４24および２８1〜２８24については、発明者がアドラーステンその他（Ａｄｌｅｒｓｔｅｉｎ ｅｔ ａｌ．）の、１９９７年４月１１に出願された、「ヘテロ接合バイポーラ・トランジスタ」と題する同時係属中の特許出願第０８／８２７，８５１号に記載されている。これは、本願と同一の譲受人に譲渡され、その全体を本願にも援用するものとする。
【００２２】
複数の、例えばここでは１３個の第１の抵抗２６1〜２６13が、第１の抵抗２６（図２Ａおよび図２Ｂ）となり、基板４０の上面５４上に配置されている。第１の抵抗２６1〜２６13は、その第１の電極が、基板４０を貫通する導電性バイア２７1〜２７5を通して接地面導体３７に結合するように構成されており、その第２の電極が、第１の活性領域５０内のトランジスタ・セル２４1〜２４24のエミッタ領域に接続されている。（接地面導体３７は、接地電位に結合するように適合されている。）
更に詳述すれば、抵抗２６1および２６13の第２の電極は、図４にトランジスタ・セル２４1および抵抗２６1について概略的に示すように、トランジスタ・セル２４1および２４24のエミッタ領域にそれぞれ接続されている。第１の抵抗２６2〜２６12の各々は、上述のように、接地電位に結合するように適合された第１の電極を有する。抵抗２６2〜２６12の各々の第２電極は、隣接するトランジスタ・セル２４1〜２４23の対応する対のエミッタ領域に接続されている。このように、隣接するトランジスタ・セル対２４2，２４3のエミッタ領域は、共通抵抗２６2に接続されており、隣接するトランジスタ・セル対２４4，２４5のエミッタ領域は共通抵抗２６3に接続されており、隣接するトランジスタ・セル対２４4，２４5のエミッタ領域は、共通抵抗２６3に接続されており、隣接するトランジスタ・セル対２４6，２４7のエミッタ領域は、共通抵抗２６4に接続されており、・・・そして、隣接するトランジスタ・セル対２４22，２４23の対のエミッタ領域は、共通抵抗２６12に接続されている。したがって、抵抗２６1および抵抗２６13のサイズ（即ち、表面積）は、図３に示すように、抵抗２６2〜２６12の各々のサイズ（即ち、表面積）の半分となる。
【００２３】
第１の活性領域５０内のトランジスタ・セル２４1〜２４24の各々は、そのコレクタ領域が、第２の活性領域５２内のトランジスタ・セル２８1〜２８24の対応する１つのエミッタ領域に接続されている。第２の活性領域５２内のトランジスタ・セル２８1〜２８24のコレクタ領域は、基板４０の上面５４上に配置されている共通出力バス３４に接続され、増幅器２０のための出力３４を提供する。
【００２４】
基板４０上にコンデンサ３２が設けられている。コンデンサ３２は、その第１の下側即ち底面プレートＰＬが、図８に示すように、導電性バイア２７1〜２７5と同様に基板４０を貫通する導電性バイア３９を通して、接地面導体３７に結合するように適合されており、その第２の上側プレートＰUが、第２の活性領域５２内のトランジスタ・セル２８1〜２８24のベース領域に電気的に接続されている。更に詳述すれば、コンデンサ３２のプレートＰL，ＰUは絶縁的に分離された細長い導電層３３，３５であり、図８に一層明確に示されているように、下側導電層３３は上側導電層３５よりもいくらか大きい。尚、図８において、上側プレートＰU（即ち、導電層３５）および下側プレートＰL（即ち導電層３３）は、誘電体層２９によって分離されていることを注記しておく。誘電体層２９は、ここでは、窒化シリコンである。また、下側プレートＰL（即ち、層３３）は、複数の、ここでは６つの円形テーパ状バイア導体３９によって、基板４０の底面上に形成されている接地面導体３７に接続されていることも注記しておく。バイア導体３９は、コンデンサ３２の下側プレートＰLの底面から、基板４０を貫通して、基板４０の底面上に形成されている接地面導体３７まで達しているが、図８には例示として、１つの導電性バイア３９のみが示されている。上側導電層３５は、バス４４となる。バス４４は細長いバスであることを注記しておく。
【００２５】
図５および図６を参照すると、複数の、ここでは例えば１３個の第２の抵抗３０1〜３０13が、第２の抵抗３０（図２Ａおよび図２Ｂ）を提供し、基板４０の上面５４上に配置されている。第２の抵抗３０1〜３０13は、その第１の電極がコンデンサ３２の上側プレートＰUに電気的に接続されており（即ち、細長いバス４４に沿って連続的に接続されており）、更にその第２の電極がバス４２に沿って連続的に電気的に接続されている。バス４２は、バス４４および細長い活性領域５０，５２に平行に配置された細長いバスであることを注記しておく。また、第２の活性領域５２内のトランジスタ・セル２８1〜２８24のベース領域も、バス４２に沿って連続的に接続されている。このように、トランジスタ・セル２８1〜２８24のベース領域は、バス４２によって電気的に相互接続されている。したがって、バス４２は、トランジスタ・セル２８1〜２８24のベース領域とコンデンサ３２の上側プレートＰUとの間に、第２の複数の抵抗３０1〜３０12を介して電気的接続を与える。
【００２６】
更に図３を参照すると、基板４０の細長い領域６０内に、基板４０を貫通して接地面導体３７に達する、複数の、ここでは例えば５つの導電性バイア・コンタクト２７1〜２７5が形成されており、図２Ａおよび図２Ｂに示した接地コンタクト２７となる。したがって、先に注記したように、バイア２７1〜２７5は、図８に示すように、バイア３９と同様である。第１の活性領域５０は、図３に示すように、細長い領域６０と導電層３３，３５との間に配置されている。導電性バイア・コンタクト２７1〜２７5は、第１の抵抗２６1〜２６13の第１の電極に電気的に接続されている。第１の抵抗２６1〜２６13は、先に引用した同時継続中の特許出願に記載されているように、バラスト抵抗である。
【００２７】
更に特記すれば、図３に示すように、導電性バイア・コンタクト２７1は、抵抗２６1および２６2の第１の電極に接続されている。導電性バイア・コンタクト２７2は、抵抗２６3ないし２６5の第１の電極に接続されている。導電性バイア・コンタクト２７3は、抵抗２６6ないし２６8の第１の電極に接続されている。導電性バイア・コンタクト２７3は、抵抗２６9ないし２６11の第１の電極に接続されている。導電性バイア・コンタクト２７5は、抵抗２６12および２６13の第１電極に接続されている。このように、複数の導電性バイア・コンタクト２７1の各々が、第１の抵抗２６1〜２６13の第１の電極の第１の電極に接続されている。
【００２８】
図４を参照すると、細長いバス６２が、第１の活性領域５０と細長い導電性バイア・コンタクト領域６０との間に配置されている。第３の複数の、ここでは４つの抵抗３８1〜３８4が、基板４０の上面５４上に配置され、図２Ａおよび図２Ｂに示した、第３の抵抗３８を提供する。第３の複数の抵抗３８1〜３８4は、図３に示すように、細長い第１および第２の活性領域５０，５２に対して垂直に、かつ導電性バイア・コンタクト２７1〜２７5の隣接する対の間に配置されている。第３の抵抗３８1〜３８4の各々は、その第１の電極が増幅器２０の入力パッド３６に結合するように適合され、その第２の電極がバス６２に接続されている。（入力パッド３６は、図示しない個別のワイヤによって、基板４０の外部の信号パッドに供給される別個のパッドとして示されているが、パッド３６は単一のパッドとして基板４０上に形成してもよい）。第１の活性領域５０内のトランジスタ・セル２４１〜２４２４のベース領域は、バス６２にも電気的に接続されている。したがって、第３の抵抗３８1〜３８4は、トランジスタ・セル２４1〜２４24のベース領域に電気的に接続されている。
【００２９】
図４を参照すると、複数の、ここでは１１個のブリッジ８０1〜８０11が、基板４０の上面５４上に配置されている。図４に示すように、ブリッジ８０1〜８０11の各々は、エアー・ブリッジ（ａｉｒ−ｂｒｉｄｇｅ）であり、バス６２上を通過し、第３の抵抗２６1〜２６13の内１つの第２電極を、第１の活性領域５０内のトランジスタ・セル２４1〜２４24のエミッタ領域に電気的に接続する。細長いバス４２が、最初に述べたバス６２に平行に配置され、第２の活性領域内のトランジスタ・セル２８1〜２８24のベース領域を電気的に接続する。基板４０の上面５４上に、第２の複数、ここでは１２個のブリッジ８２1〜８２12が配置されている。第２の複数のブリッジ８２1〜８２12の各々は、エアー・ブリッジであり、上に位置しコンデンサ３２を形成する導電層３３，３５上を通過し、バス４２上を通過して、第２の活性領域５２内のトランジスタ・セル２８1〜２８24の内１つのエミッタ領域を、第１の活性領域５０内のトランジスタ・セル２４1〜２４24（図３）の対応する１つのコレクタ領域に電気的に相互接続する。
【００３０】
次に図５、図６および図７を参照すると、ヘテロ接合バイポーラ・トランジスタ・セル２４1〜２４24の隣接する対の一例、ここでは、隣接する１対のトランジスタ２４6，２４7が示されている。したがって、先に注記したように、トランジスタ・セル２４6，２４7は、ＩＩＩ−Ｖ材料、ここでは半絶縁ガリウム砒素の単結晶半絶縁基板４０上に形成されている。トランジスタ・セル２４6，２４7の各々は、ＩＩＩ−Ｖサブコレクタ層８１を含む。ＩＩＩ−Ｖサブコレクタ層８１は、ここではＮ+型導電性のガリウム砒素である、比較的高い第１の導電型のドーパントを有し、基板のガリウム砒素層４０の上面に配置されている。図示のように、第１の導電型のドーパント、ここではＮ型導電性のガリウム砒素を有するＩＩＩ−Ｖコレクタ層８３が、基板４０の上面の横方向に離間された部分の上に配置されている。Ｎ型導電性のガリウム砒素コレクタ層８３は、図示のように、サブコレクタ層８１の一部の上に配置されている。第１の導電型のドーパントとは反対の、比較的高い第２の導電型のドーパント（即ち、ここではＰ+型導電性）のＩＩＩ−Ｖ、ここでは、ガリウム砒素のベース層８４が、コレクタ層８３の表面上にエピタキシャル成長によって形成されている。ＩＩＩ−Ｖ、例えば、ここでは砒化アルミニウム・ガリウム（aluminum gallium arsenide）または燐化インディウム・ガリウム（indium gallium phosphide）のエミッタ領域８６が、ベース領域層８４上にエピタキシャル形成され、ＩＩＩ−Ｖエミッタ領域８６とベース領域層８４との間にヘテロ接合を備える。エミッタ領域８６は、Ｎ型導電性を有する。エミッタ電極８８が、エミッタ領域８６上に配置されている。図示のように、付番しない窒化シリコンの誘電体材料が、エミッタ電極８８およびエミッタ領域８６の外側の側壁周囲に配されている。
【００３１】
コレクタ電極９０ａ，９０ｂ（図６，図７）が、図示のように、オーミック・コンタクト金属９４を介して、それぞれ図示のように、トランジスタ・セル２４6，２４7のために、サブコレクタ層８１に電気的に接続されている。ベース電極９２が、図示のように、オーミック・コンタクト金属８６を介して、ベース層８４に電気的に接続されている。ベース電極９２は、コレクタ電極９０とエミッタ電極８８との間のキャリアの流れを制御するように構成されている。尚、図５に一層明確に示すように、コレクタ電極９０ｂはエアー・ブリッジ８２4に接続されていることを注記しておく。また、図７に一層明確に示すように、エミッタ電極８８はエアー・ブリッジ８０3に接続されていることを注記しておく。更に、図示のように、エアー・ブリッジ８０3は、抵抗２６４の一方の電極に接続され、抵抗２６4の他方の電極はバイア・コンタクト２７2に接続されていることも注記しておく。更に、エアー・ブリッジ８０3は、バス６２上、およびトランジスタ・セル２４6，２４7の各々に用いられる１対のベース電極９２の一方の上を通過する。また、バス６２は、図６に示すように、抵抗３８1および３８2の一方の電極に接続されていることも注記しておく。
【００３２】
図５を参照し、上側プレートＰU（即ち、導電層３５）は、抵抗３０4，３０5の一方の電極に電気的に接続されていることを注記しておく。抵抗３０4，３０5の他方の電極は、バス４２に接続されている状態が示されている。また、バス４２には、トランジスタ・セル２８7，２８8のベース電極１００も接続されている。また、トランジスタ・セル２８1〜２８24は、図７に示すトランジスタ・セル２４6，２４7と実質的に同一であることも注記しておく。１対の隣接するセルの一例２８7，２８8のコレクタ電極１０２は、出力バス２４に接続されている。
【００３３】
セル２４6，２４7，２８7，２８6（図５）の各々は、図示のように、１対のベース電極９２，１００（図６）をそれぞれエミッタ電極８８，１０４の各側に１つずつ有することを注記しておく。また、トランジスタ・セル２４1〜２４24，２８1〜２８24は、例えば、図４のＣに示すセル２４6，２４7のように、メサ構造である。ベースおよびコレクタ電極９０，９２，１００，１０２は、基板４０上に配置され、基板４０から短いエアー・ブリッジとしてのメサの縁上を通過する形成部分によって、フィンガ状、即ち、細長いベースおよびコレクタ電極に接続されている。
【００３４】
また、エミッタ電極８８，１００もフィンガ状（即ち、細長い電極）であり、図示のように、セル２８7，２８8のためのエアー・ブリッジ８０3およびエアー・ブリッジ１１０によって、１対のトランジスタ・セル２４6，２４7間に配置されているエミッタ・パッド１０８に電気的に接続されている。
【００３５】
その他の実施形態も、請求項の精神および範囲内に該当するものとする。
【図面の簡単な説明】
【図１】従来技術による増幅器の概略図である。
【図２】図２Ａおよび図２Ｂはそれぞれ本発明による増幅器の回路図および構成図である。
【図３】図２Ａおよび図２Ｂの増幅器の平面図である。
【図４】図３の増幅器の回路図である。
【図５】図３の増幅器の一部分の概略平面図であり、この部分は、かかる増幅器に用いられ、図２Ａおよび図２Ｂの増幅器に共通ベース・トランジスタとなるように構成された、１対の隣接するトランジスタ・セルを示す。
【図６】図３の増幅器の一部分の概略平面図であり、この部分は、かかる増幅器に用いられ、共通エミッタ・トランジスタとなるように構成された、１対の隣接するトランジスタ・セルを示す。
【図７】図６に示す増幅器の部分の断面図であり、この断面図は、図６の線４Ｃ−４Ｃに沿った図である。
【図８】図３の増幅器に用いられるコンデンサの一部の概略断面図であり、この断面図は図５の線４Ｄ−４Ｄに沿った図である。
【符号の説明】
２０ 増幅器
２４，２８ トランジスタ
２６ 第１抵抗
２７ 導電性バイア・コンタク
２９ 誘電体層
３０ 第２抵抗
３２ コンデンサ
３３，３５ 導電層
３４ 出力
３６ 入力
３７ 接地面導体
３８ 第３抵抗
３９ バイア導体
４０ 基板
４２，４４ バス
５０，５２ 活性領域
【発明の属する技術分野】
本発明は、一般的に、カスコード増幅器に関し、更に特定すれば、ケーブル・テレビジョン信号を増幅するように構成された、かかる形式の増幅器に関するものである。
【０００２】
【従来の技術】
当技術分野では公知であるが、ケーブルを介するテレビジョン信号の伝送では、伝送路の種々の地点において増幅器が必要となる。この目的のために用いられる増幅器の一種を図１に示す。かかる増幅器は、２対のシリコン・トランジスタ１２，１４を含む。各トランジスタ対は、カスコード構成で接続されている。２つのトランジスタ対は、入力トランスフォーマ（変圧器）１６によって駆動され、これらの対の出力は出力変圧器１９に接続されている。２つのトランジスタ対１２，１４は、線形のクラスＡ（Ａ級）プッシュ・プル構成で動作するようにバイアスされる。この種のトランジスタ増幅器は入手可能であり、５０ＭＨｚないし５５０ＭＨＺで動作する。
【０００３】
【発明が解決しようとする課題】
将来、少なくとも１１０個の非同期アナログ信号を搬送するシステムでは、帯域の上限が１０００ＭＨｚまで上昇することが予測される。かかるシステムでは、相互変調歪みを最小に抑えなければならない。出力トランジスタ毎に必要とされるピーク電力は１ｄｂ圧縮点において１．９ワットであり、必要とされる利得は１８ないし２０ｄｂとなることが予測される。更に、増幅器は、コストの面でも実用的でなければならない。
【０００４】
【課題を解決するための手段】
本発明の特徴の１つによれば、カスコード増幅器が提供される。この増幅器は、基板上に集積回路として形成される。基板は、その表面にある１対の横方向に離間された領域に沿って形成された、１対の細長い活性領域を有する。各活性領域内には、複数の電気的に相互接続されたトランジスタ・セルが形成されている。第１の活性領域内のトランジスタ・セルは、共通エミッタ（エミッタ接地）構成で相互接続され、第２の活性領域内の複数のトランジスタ・セルは、共通ベース（ベース接地）構成で相互接続されている。複数の第１の抵抗が、基板の表面上に配置されている。各トランジスタは、その第１の電極が接地電位に結合するように構成され、その第２電極が、第１の活性領域内に形成された対応する隣接トランジスタ対のエミッタ領域に接続されている。
【０００５】
本発明の他の特徴によれば、第１の活性領域内のトランジスタ・セルの各々は、第２の活性領域内のトランジスタ・セルの対応する１つのエミッタ領域に接続されたコレクタ領域を有する。第２の活性領域内のトランジスタ・セルのコレクタ領域は、基板の表面上に配置された共通出力バスに接続され、増幅器のための出力を供給する。
【０００６】
本発明の更に他の特徴によれば、基板上にコンデンサが設けられる。このコンデンサは、接地に結合するように適合された第１の下側プレートと、第２の領域内のトランジスタ・セルのベース領域に結合された第２の上側プレートとを有する。
【０００７】
本発明の他の特徴によれば、基板の表面上に、複数の第２の抵抗が形成される。第２の抵抗は、第２の活性領域内のトランジスタ・セルのベース領域と、コンデンサの上側プレートとの間に電気的に接続されている。
【０００８】
本発明の更に他の特徴によれば、コンデンサの上側プレートは、第１および第２の活性領域間の基板の表面部分上に配置された、細長い導電層を備えている。この導電層はバスを構成する。第２の抵抗の第１の電極は、このバスに沿って連続的に接続されている。バスは、第２の活性領域内のトランジスタ・セルのベース領域にＤＣ電源を結合するように構成された、コンタクト・パッドで終端している。
【０００９】
本発明の更に他の特徴によれば、第２の導電層が、最初に述べた導電層の下に配置され、これと絶縁的に分離されており、コンデンサの第２のプレートを提供している。好適な実施形態では、第２の導電層は、基板を貫通して第２の導電層から接地面導体まで達する導電性バイアによって、基板の底面上に配された接地面導体に接続されている。
【００１０】
本発明の他の特徴によれば、前述の導電層に平行に第２のバスが配置され、第２の抵抗の第１の電極が、第２のバスに沿って連続的に接続されている。第２の活性領域内のトランジスタ・セルのベース電極も、第２のバスに沿って連続的に接続されており、これによって、かかるベース電極を第２トランジスタの第１の電極に電気的に相互接続する。第２の抵抗の第２の電極は、最初に述べた導電層、即ち、最初に述べたバス−コンデンサの上側プレートに沿って連続的に接続されている。このように、第２の活性領域内のトランジスタのベース電極は、複数の第２の抵抗を介して、コンデンサの上側プレートに接続されている。
【００１１】
本発明の他の特徴によれば、第２の複数の抵抗は、細長い導電層と第２の活性領域との間の、基板の表面の領域上に配置されている。
【００１２】
本発明の更に他の特徴によれば、基板の細長い領域内に、複数の導電性バイア・コンタクトが形成されている。第１の活性領域は、この細長い導電性バイア・コンタクト領域と導電層との間に配置されている。導電性バイア・コンタクトは、第１の抵抗の第１の電極に電気的に接続されている。
【００１３】
本発明の更に他の特徴によれば、第１の活性領域と細長い導電性バイア・コンタクト領域との間に、第３の細長いバスが配置され、第１の活性領域内の複数のトランジスタ・セルのベース領域を電気的に接続する。好適な実施形態では、第１の活性領域内のトランジスタ・セルのベース領域は、第３の細長いバスに沿って連続的に電気的に接続されている。
【００１４】
基板の表面上に、第３の複数の抵抗が配置されている。この第３の複数の抵抗は、前述のバス、ならびに第１および第２の活性領域に垂直に、そして導電性バイア・コンタクトの隣接する対の間に配置されている。第３の抵抗は、その第１の電極が増幅器の入力に結合するように適合され、その第２電極が第３の細長いバスに沿って連続的に電気的に接続されている。
【００１５】
本発明の更に他の特徴によれば、基板の表面上に複数のブリッジが配置されている。ブリッジは、第３の細長いバス上を通過し、第１の複数の抵抗を、第１の活性領域内のトランジスタ・セルのエミッタ領域に電気的に接続する。
【００１６】
本発明の他の特徴によれば、基板の表面上に、第２の複数のブリッジが配置されている。第２の複数のブリッジは、導電層、最初に述べたバス、および第２の導電バス上を通過し、第２の活性領域内のトランジスタ・セルのエミッタ領域を、第１の活性領域内のトランジスタ・セルのコレクタ領域に相互接続する。
【００１７】
本発明の更に他の特徴によれば、前述の第２のブリッジの各々は、第１の活性領域内のトランジスタ・セルの１つのコレクタ領域を、第２の活性領域内のトランジスタ・セルの隣接する対のエミッタ領域に電気的に接続する。
【００１８】
【発明の実施の形態】
これより図２Ａおよび図２Ｂを参照すると、カスコード構成に接続された１対のトランジスタ２４，２８を有する増幅器２０が示されている。図２Ｂに概略的に示すように、増幅器２０は、ここでは、ＩＩＩ−Ｖ単結晶基板（サブストレート）４０上にモノリシック集積回路として形成されている。ここでは、基板４０はガリウム砒素である。トランジスタ２４，２６は、ヘテロ接合バイポーラ・トランジスタであり、図７に更に明確に示されている。ここでは、通常３００ないし５００オングストロームの薄いＡｌＧａＡｓまたは薄いＩｎＧａＰヘテロ接合エミッタ層領域を有し、エミッタ−ベース接合パシベーション層に対する選択的エッチングを可能にしている。好ましくは、ＩｎＧａＰエミッタ領域を用いる。コレクタ領域は、ここでは、厚さが１マイクロメートルである。
【００１９】
第１のトランジスタ２４のエミッタ領域は、図示のように、第１の抵抗２６を介して、接地面導体３７（導電性バイア・コンタクト２７によって、基板４０の底面上に形成されている）に接続されている。第１のトランジスタ２４のコレクタ領域は、図示のように、第２のトランジスタ２８のエミッタ領域に接続されている。第２のトランジスタ２８のベース領域は、図示のように、第２の抵抗３０を介して接地面導体３７に接続され、更にコンデンサ３２に直列に接続されている。第２のトランジスタ２８のコレクタ領域は、増幅器２０のための出力３４を構成する。第２のトランジスタ２４のベース領域は、図示のように、第３の抵抗３８を介して、増幅器２０の入力３６に接続されている。
【００２０】
再び図２Ａおよび図２Ｂを参照すると、バス４２は、トランジスタ２８のベース領域に接続され、図示しない外部ＤＣ電圧源に結合し、増幅器２０にバイアスをかけて、Ａ級動作を行わせることを注記しておく。別のバス４４が、コンデンサ３２の上側プレートＰUに接続されており、このコンデンサの下側プレートＰLは、基板４０を貫通するバイア導体３９によって、接地面導体３７に接続されている。バス４４は、集積回路基板４０の外部の、図示しない追加のより大きなコンデンサを、コンデンサ３２に接続することを可能にする。基板４０上に形成されたコンデンサ３２は比較的小さくてもよく、高周波経路を接地まで与えるために用いられる。気が付くことではあるが、誘導性リアクタンスを有するバス４４によって、より大きなコンデンサをバス４４によって結合すれば、帯域の低周波数部分をバイパス可能である。
【００２１】
次に図３および図４を参照すると、基板４０が示されており、基板４０の上面５４にある１対の横方向に離間された領域に沿って、１対の細長い活性領域５０，５２（図４）が形成されている。各活性領域５２，５４の内部には、複数の、例えばここでは２４個の、電気的に相互接続されたトランジスタ・セル２４1〜２４24，２８1〜２８24がそれぞれ形成されている。第１の活性領域５２内のトランジスタ・セル２４1〜２４24は、図２Ａおよび図２Ｂにおける第１のトランジスタ２４を提供し、したがってトランジスタ・セル２４1〜２４24は、共通エミッタ構成で相互接続されている。第２の活性領域５２内の複数の、例えばここでは２４個のトランジスタ・セル２８1〜２８24が、第２のトランジスタ２８（図２Ａおよび図２Ｂ）となり、したがって共通ベース構成で相互接続されている。セル２４1〜２４24および２８1〜２８24については、発明者がアドラーステンその他（Ａｄｌｅｒｓｔｅｉｎ ｅｔ ａｌ．）の、１９９７年４月１１に出願された、「ヘテロ接合バイポーラ・トランジスタ」と題する同時係属中の特許出願第０８／８２７，８５１号に記載されている。これは、本願と同一の譲受人に譲渡され、その全体を本願にも援用するものとする。
【００２２】
複数の、例えばここでは１３個の第１の抵抗２６1〜２６13が、第１の抵抗２６（図２Ａおよび図２Ｂ）となり、基板４０の上面５４上に配置されている。第１の抵抗２６1〜２６13は、その第１の電極が、基板４０を貫通する導電性バイア２７1〜２７5を通して接地面導体３７に結合するように構成されており、その第２の電極が、第１の活性領域５０内のトランジスタ・セル２４1〜２４24のエミッタ領域に接続されている。（接地面導体３７は、接地電位に結合するように適合されている。）
更に詳述すれば、抵抗２６1および２６13の第２の電極は、図４にトランジスタ・セル２４1および抵抗２６1について概略的に示すように、トランジスタ・セル２４1および２４24のエミッタ領域にそれぞれ接続されている。第１の抵抗２６2〜２６12の各々は、上述のように、接地電位に結合するように適合された第１の電極を有する。抵抗２６2〜２６12の各々の第２電極は、隣接するトランジスタ・セル２４1〜２４23の対応する対のエミッタ領域に接続されている。このように、隣接するトランジスタ・セル対２４2，２４3のエミッタ領域は、共通抵抗２６2に接続されており、隣接するトランジスタ・セル対２４4，２４5のエミッタ領域は共通抵抗２６3に接続されており、隣接するトランジスタ・セル対２４4，２４5のエミッタ領域は、共通抵抗２６3に接続されており、隣接するトランジスタ・セル対２４6，２４7のエミッタ領域は、共通抵抗２６4に接続されており、・・・そして、隣接するトランジスタ・セル対２４22，２４23の対のエミッタ領域は、共通抵抗２６12に接続されている。したがって、抵抗２６1および抵抗２６13のサイズ（即ち、表面積）は、図３に示すように、抵抗２６2〜２６12の各々のサイズ（即ち、表面積）の半分となる。
【００２３】
第１の活性領域５０内のトランジスタ・セル２４1〜２４24の各々は、そのコレクタ領域が、第２の活性領域５２内のトランジスタ・セル２８1〜２８24の対応する１つのエミッタ領域に接続されている。第２の活性領域５２内のトランジスタ・セル２８1〜２８24のコレクタ領域は、基板４０の上面５４上に配置されている共通出力バス３４に接続され、増幅器２０のための出力３４を提供する。
【００２４】
基板４０上にコンデンサ３２が設けられている。コンデンサ３２は、その第１の下側即ち底面プレートＰＬが、図８に示すように、導電性バイア２７1〜２７5と同様に基板４０を貫通する導電性バイア３９を通して、接地面導体３７に結合するように適合されており、その第２の上側プレートＰUが、第２の活性領域５２内のトランジスタ・セル２８1〜２８24のベース領域に電気的に接続されている。更に詳述すれば、コンデンサ３２のプレートＰL，ＰUは絶縁的に分離された細長い導電層３３，３５であり、図８に一層明確に示されているように、下側導電層３３は上側導電層３５よりもいくらか大きい。尚、図８において、上側プレートＰU（即ち、導電層３５）および下側プレートＰL（即ち導電層３３）は、誘電体層２９によって分離されていることを注記しておく。誘電体層２９は、ここでは、窒化シリコンである。また、下側プレートＰL（即ち、層３３）は、複数の、ここでは６つの円形テーパ状バイア導体３９によって、基板４０の底面上に形成されている接地面導体３７に接続されていることも注記しておく。バイア導体３９は、コンデンサ３２の下側プレートＰLの底面から、基板４０を貫通して、基板４０の底面上に形成されている接地面導体３７まで達しているが、図８には例示として、１つの導電性バイア３９のみが示されている。上側導電層３５は、バス４４となる。バス４４は細長いバスであることを注記しておく。
【００２５】
図５および図６を参照すると、複数の、ここでは例えば１３個の第２の抵抗３０1〜３０13が、第２の抵抗３０（図２Ａおよび図２Ｂ）を提供し、基板４０の上面５４上に配置されている。第２の抵抗３０1〜３０13は、その第１の電極がコンデンサ３２の上側プレートＰUに電気的に接続されており（即ち、細長いバス４４に沿って連続的に接続されており）、更にその第２の電極がバス４２に沿って連続的に電気的に接続されている。バス４２は、バス４４および細長い活性領域５０，５２に平行に配置された細長いバスであることを注記しておく。また、第２の活性領域５２内のトランジスタ・セル２８1〜２８24のベース領域も、バス４２に沿って連続的に接続されている。このように、トランジスタ・セル２８1〜２８24のベース領域は、バス４２によって電気的に相互接続されている。したがって、バス４２は、トランジスタ・セル２８1〜２８24のベース領域とコンデンサ３２の上側プレートＰUとの間に、第２の複数の抵抗３０1〜３０12を介して電気的接続を与える。
【００２６】
更に図３を参照すると、基板４０の細長い領域６０内に、基板４０を貫通して接地面導体３７に達する、複数の、ここでは例えば５つの導電性バイア・コンタクト２７1〜２７5が形成されており、図２Ａおよび図２Ｂに示した接地コンタクト２７となる。したがって、先に注記したように、バイア２７1〜２７5は、図８に示すように、バイア３９と同様である。第１の活性領域５０は、図３に示すように、細長い領域６０と導電層３３，３５との間に配置されている。導電性バイア・コンタクト２７1〜２７5は、第１の抵抗２６1〜２６13の第１の電極に電気的に接続されている。第１の抵抗２６1〜２６13は、先に引用した同時継続中の特許出願に記載されているように、バラスト抵抗である。
【００２７】
更に特記すれば、図３に示すように、導電性バイア・コンタクト２７1は、抵抗２６1および２６2の第１の電極に接続されている。導電性バイア・コンタクト２７2は、抵抗２６3ないし２６5の第１の電極に接続されている。導電性バイア・コンタクト２７3は、抵抗２６6ないし２６8の第１の電極に接続されている。導電性バイア・コンタクト２７3は、抵抗２６9ないし２６11の第１の電極に接続されている。導電性バイア・コンタクト２７5は、抵抗２６12および２６13の第１電極に接続されている。このように、複数の導電性バイア・コンタクト２７1の各々が、第１の抵抗２６1〜２６13の第１の電極の第１の電極に接続されている。
【００２８】
図４を参照すると、細長いバス６２が、第１の活性領域５０と細長い導電性バイア・コンタクト領域６０との間に配置されている。第３の複数の、ここでは４つの抵抗３８1〜３８4が、基板４０の上面５４上に配置され、図２Ａおよび図２Ｂに示した、第３の抵抗３８を提供する。第３の複数の抵抗３８1〜３８4は、図３に示すように、細長い第１および第２の活性領域５０，５２に対して垂直に、かつ導電性バイア・コンタクト２７1〜２７5の隣接する対の間に配置されている。第３の抵抗３８1〜３８4の各々は、その第１の電極が増幅器２０の入力パッド３６に結合するように適合され、その第２の電極がバス６２に接続されている。（入力パッド３６は、図示しない個別のワイヤによって、基板４０の外部の信号パッドに供給される別個のパッドとして示されているが、パッド３６は単一のパッドとして基板４０上に形成してもよい）。第１の活性領域５０内のトランジスタ・セル２４１〜２４２４のベース領域は、バス６２にも電気的に接続されている。したがって、第３の抵抗３８1〜３８4は、トランジスタ・セル２４1〜２４24のベース領域に電気的に接続されている。
【００２９】
図４を参照すると、複数の、ここでは１１個のブリッジ８０1〜８０11が、基板４０の上面５４上に配置されている。図４に示すように、ブリッジ８０1〜８０11の各々は、エアー・ブリッジ（ａｉｒ−ｂｒｉｄｇｅ）であり、バス６２上を通過し、第３の抵抗２６1〜２６13の内１つの第２電極を、第１の活性領域５０内のトランジスタ・セル２４1〜２４24のエミッタ領域に電気的に接続する。細長いバス４２が、最初に述べたバス６２に平行に配置され、第２の活性領域内のトランジスタ・セル２８1〜２８24のベース領域を電気的に接続する。基板４０の上面５４上に、第２の複数、ここでは１２個のブリッジ８２1〜８２12が配置されている。第２の複数のブリッジ８２1〜８２12の各々は、エアー・ブリッジであり、上に位置しコンデンサ３２を形成する導電層３３，３５上を通過し、バス４２上を通過して、第２の活性領域５２内のトランジスタ・セル２８1〜２８24の内１つのエミッタ領域を、第１の活性領域５０内のトランジスタ・セル２４1〜２４24（図３）の対応する１つのコレクタ領域に電気的に相互接続する。
【００３０】
次に図５、図６および図７を参照すると、ヘテロ接合バイポーラ・トランジスタ・セル２４1〜２４24の隣接する対の一例、ここでは、隣接する１対のトランジスタ２４6，２４7が示されている。したがって、先に注記したように、トランジスタ・セル２４6，２４7は、ＩＩＩ−Ｖ材料、ここでは半絶縁ガリウム砒素の単結晶半絶縁基板４０上に形成されている。トランジスタ・セル２４6，２４7の各々は、ＩＩＩ−Ｖサブコレクタ層８１を含む。ＩＩＩ−Ｖサブコレクタ層８１は、ここではＮ+型導電性のガリウム砒素である、比較的高い第１の導電型のドーパントを有し、基板のガリウム砒素層４０の上面に配置されている。図示のように、第１の導電型のドーパント、ここではＮ型導電性のガリウム砒素を有するＩＩＩ−Ｖコレクタ層８３が、基板４０の上面の横方向に離間された部分の上に配置されている。Ｎ型導電性のガリウム砒素コレクタ層８３は、図示のように、サブコレクタ層８１の一部の上に配置されている。第１の導電型のドーパントとは反対の、比較的高い第２の導電型のドーパント（即ち、ここではＰ+型導電性）のＩＩＩ−Ｖ、ここでは、ガリウム砒素のベース層８４が、コレクタ層８３の表面上にエピタキシャル成長によって形成されている。ＩＩＩ−Ｖ、例えば、ここでは砒化アルミニウム・ガリウム（aluminum gallium arsenide）または燐化インディウム・ガリウム（indium gallium phosphide）のエミッタ領域８６が、ベース領域層８４上にエピタキシャル形成され、ＩＩＩ−Ｖエミッタ領域８６とベース領域層８４との間にヘテロ接合を備える。エミッタ領域８６は、Ｎ型導電性を有する。エミッタ電極８８が、エミッタ領域８６上に配置されている。図示のように、付番しない窒化シリコンの誘電体材料が、エミッタ電極８８およびエミッタ領域８６の外側の側壁周囲に配されている。
【００３１】
コレクタ電極９０ａ，９０ｂ（図６，図７）が、図示のように、オーミック・コンタクト金属９４を介して、それぞれ図示のように、トランジスタ・セル２４6，２４7のために、サブコレクタ層８１に電気的に接続されている。ベース電極９２が、図示のように、オーミック・コンタクト金属８６を介して、ベース層８４に電気的に接続されている。ベース電極９２は、コレクタ電極９０とエミッタ電極８８との間のキャリアの流れを制御するように構成されている。尚、図５に一層明確に示すように、コレクタ電極９０ｂはエアー・ブリッジ８２4に接続されていることを注記しておく。また、図７に一層明確に示すように、エミッタ電極８８はエアー・ブリッジ８０3に接続されていることを注記しておく。更に、図示のように、エアー・ブリッジ８０3は、抵抗２６４の一方の電極に接続され、抵抗２６4の他方の電極はバイア・コンタクト２７2に接続されていることも注記しておく。更に、エアー・ブリッジ８０3は、バス６２上、およびトランジスタ・セル２４6，２４7の各々に用いられる１対のベース電極９２の一方の上を通過する。また、バス６２は、図６に示すように、抵抗３８1および３８2の一方の電極に接続されていることも注記しておく。
【００３２】
図５を参照し、上側プレートＰU（即ち、導電層３５）は、抵抗３０4，３０5の一方の電極に電気的に接続されていることを注記しておく。抵抗３０4，３０5の他方の電極は、バス４２に接続されている状態が示されている。また、バス４２には、トランジスタ・セル２８7，２８8のベース電極１００も接続されている。また、トランジスタ・セル２８1〜２８24は、図７に示すトランジスタ・セル２４6，２４7と実質的に同一であることも注記しておく。１対の隣接するセルの一例２８7，２８8のコレクタ電極１０２は、出力バス２４に接続されている。
【００３３】
セル２４6，２４7，２８7，２８6（図５）の各々は、図示のように、１対のベース電極９２，１００（図６）をそれぞれエミッタ電極８８，１０４の各側に１つずつ有することを注記しておく。また、トランジスタ・セル２４1〜２４24，２８1〜２８24は、例えば、図４のＣに示すセル２４6，２４7のように、メサ構造である。ベースおよびコレクタ電極９０，９２，１００，１０２は、基板４０上に配置され、基板４０から短いエアー・ブリッジとしてのメサの縁上を通過する形成部分によって、フィンガ状、即ち、細長いベースおよびコレクタ電極に接続されている。
【００３４】
また、エミッタ電極８８，１００もフィンガ状（即ち、細長い電極）であり、図示のように、セル２８7，２８8のためのエアー・ブリッジ８０3およびエアー・ブリッジ１１０によって、１対のトランジスタ・セル２４6，２４7間に配置されているエミッタ・パッド１０８に電気的に接続されている。
【００３５】
その他の実施形態も、請求項の精神および範囲内に該当するものとする。
【図面の簡単な説明】
【図１】従来技術による増幅器の概略図である。
【図２】図２Ａおよび図２Ｂはそれぞれ本発明による増幅器の回路図および構成図である。
【図３】図２Ａおよび図２Ｂの増幅器の平面図である。
【図４】図３の増幅器の回路図である。
【図５】図３の増幅器の一部分の概略平面図であり、この部分は、かかる増幅器に用いられ、図２Ａおよび図２Ｂの増幅器に共通ベース・トランジスタとなるように構成された、１対の隣接するトランジスタ・セルを示す。
【図６】図３の増幅器の一部分の概略平面図であり、この部分は、かかる増幅器に用いられ、共通エミッタ・トランジスタとなるように構成された、１対の隣接するトランジスタ・セルを示す。
【図７】図６に示す増幅器の部分の断面図であり、この断面図は、図６の線４Ｃ−４Ｃに沿った図である。
【図８】図３の増幅器に用いられるコンデンサの一部の概略断面図であり、この断面図は図５の線４Ｄ−４Ｄに沿った図である。
【符号の説明】
２０ 増幅器
２４，２８ トランジスタ
２６ 第１抵抗
２７ 導電性バイア・コンタク
２９ 誘電体層
３０ 第２抵抗
３２ コンデンサ
３３，３５ 導電層
３４ 出力
３６ 入力
３７ 接地面導体
３８ 第３抵抗
３９ バイア導体
４０ 基板
４２，４４ バス
５０，５２ 活性領域
Claims (37)
- カスコード構成に配列された１対のトランジスタを有する増幅器であって、
基板と、
前記基板の一表面の横方向に離間された１対の領域に沿って形成された１対の細長い活性領域であって、各々、複数の電気的に相互接続されたトランジスタ・セルがその内部に形成されている活性領域と、
を備え、
第１の活性領域内の前記トランジスタ・セルが、共通エミッタ構成で相互接続され、前記１対のトランジスタの一方を構成し、第２の活性領域内の前記複数のトランジスタ・セルが、共通ベース構成で相互接続され、前記１対のトランジスタの他方を構成する、増幅器。 - 請求項１記載の増幅器であって、前記基板の前記表面上に配置された複数の第１の抵抗を含み、該抵抗の各々は、その第１の電極が接地電位に結合するように適合され、その第２電極が、前記第１の活性領域内に形成された隣接するトランジスタ・セルの対応する対のエミッタ領域に接続されている、増幅器。
- 請求項２記載の増幅器において、前記第１の活性領域内の前記トランジスタ・セルの各々が、前記第２の活性領域内の前記トランジスタ・セルの対応するもののエミッタ領域に接続されたコレクタ領域を有する、増幅器。
- 請求項３記載の増幅器であって、前記基板の前記表面上に配置された出力バスを含み、前記第２の活性領域内の前記トランジスタ・セルの前記コレクタ領域が、前記出力バスに接続され、該バスが前記増幅器の出力を提供する、増幅器。
- 請求項４記載の増幅器であって、前記基板上にコンデンサを含み、該コンデンサが、前記第２の領域内の前記トランジスタ・セルのベース領域に結合された第１の上側プレートと、接地に結合するように適合された第２の下側プレートとを有する、増幅器。
- 請求項５記載の増幅器において、前記コンデンサの前記上側プレートが、前記第１および第２の活性領域の間の、前記基板の表面部分上に配された細長い導電層を備え、該導電層がバスを提供する、増幅器。
- 請求項６記載の増幅器において、前記第２の抵抗の第１の電極が、前記バスに沿って連続的に接続されている、増幅器。
- 請求項７記載の増幅器において、前記バスが、前記第２の活性領域内の前記トランジスタ・セルの前記ベース領域にＤＣ電源を結合するように適合されたコンタクト・パッド内において終端する、増幅器。
- 請求項７記載の増幅器において、第２の導電層が、前記最初に述べた導電層の下に配され、これから絶縁的に分離され、前記コンデンサの第２のプレートを提供する、増幅器。
- 請求項９記載の増幅器において、前記導電層に平行に第２のバスが配置され、前記第２の抵抗の第１の電極が、前記第２のバスに沿って連続的に接続されている、増幅器。
- 請求項１０記載の増幅器において、前記第２の活性領域内の前記トランジスタ・セルのベース電極が、同様に前記第２のバスに沿って連続的に接続され、これによって、ベース電極を前記第２の抵抗の前記第１の電極に電気的に相互接続する、増幅器。
- 請求項１１記載の増幅器において、前記第２の抵抗の第２の電極が、前記コンデンサの前記上側プレートを提供する、前記最初に述べた導電層に沿って連続的に接続され、前記第２の活性領域内の前記トランジスタ・セルの前記ベース電極が、前記複数の第２の抵抗を介して、前記コンデンサの前記上側プレートに接続されている、増幅器。
- 請求項１２記載の増幅器において、前記第２の複数の抵抗が、前記細長い導電層と前記第２の活性領域との間にある、前記基板の前記表面の領域上に配置されている、増幅器。
- 請求項１３記載の増幅器において、前記基板の細長い領域内に、複数の導電性バイア・コンタクトが配置され、前記第１の活性領域が、前記細長い導電性バイア・コンタクト領域と前記導電層との間に配置されている、増幅器。
- 請求項１４記載の増幅器において、前記導電性バイア・コンタクトが、前記第１の抵抗の前記第１の電極に電気的に接続されている、増幅器。
- 請求項１５記載の増幅器において、前記第１の活性領域と前記細長い導電性バイア・コンタクト領域との間に、第３の細長いバスが配置され、前記第１の活性領域内の前記複数のトランジスタ・セルのベース領域を電気的に接続する、増幅器。
- 請求項１６記載の増幅器において、前記第１の活性領域内の前記トランジスタ・セルのベース領域が、前記第３の細長いバスに沿って連続的に電気的に接続されている、増幅器。
- 請求項１７記載の増幅器において、前記基板の前記表面上に、第３の複数の抵抗が配置されている、増幅器。
- 請求項１８記載の増幅器において、前記第３の複数の抵抗が、前記バス、前記第１および第２の活性領域に対して垂直に、かつ前記導電性バイア・コンタクトの隣接する対間に配置されている、増幅器。
- 請求項１９記載の増幅器において、前記第３の抵抗は、その第１の電極が前記増幅器の入力に結合するように適合され、その第２の電極が前記第３の細長いバスに沿って連続的に電気的に接続されている、増幅器。
- 請求項２０記載の増幅器において、複数のブリッジが、前記基板の前記表面上に配置され、該ブリッジが前記第３の細長いバス上を通過し、前記第１の複数の抵抗を、前記第１の活性領域内の前記トランジスタ・セルの前記エミッタ領域に電気的に接続する、増幅器。
- 請求項２１記載の増幅器において、前記基板の前記表面上に第２の複数のブリッジが配置され、該第２の複数のブリッジが、前記導電層、前記最初に述べたバスおよび前記第２の導電性バス上を通過し、前記第２の活性領域内の前記トランジスタ・セルのエミッタ領域を、前記第１の活性領域内の前記トランジスタ・セルの前記コレクタ領域に相互接続する、増幅器。
- 請求項２２記載の増幅器において、前記第２のブリッジの各々が、前記第１の活性領域内の前記トランジスタ・セルの内１つのコレクタ領域を、前記第２の活性領域内の隣接する１対のトランジスタ・セルのエミッタ領域に電気的に接続する、増幅器。
- 請求項５記載の増幅器であって、前記基板の前記表面上に配置された複数の第２の抵抗を含み、該第２の抵抗の各々が、前記第２の活性領域内の前記トランジスタ・セルのベース領域と、前記コンデンサの前記上側プレートとの間に電気的に接続されている、増幅器。
- 請求項２４記載の増幅器において、前記上側プレートが、前記第１および第２の活性領域間の前記基板の前記表面上に配置された、細長い導電層を備える、増幅器。
- 請求項２５記載の増幅器であって、前記最初に述べた導電層の下に、これから絶縁的に分離された第２の導電層を含み、前記コンデンサの第２のプレートを提供する、増幅器。
- 請求項２６記載の増幅器において、前記第２の複数の抵抗が、前記細長い導電層と前記第２の活性領域との間にある、前記基板の前記表面の領域上に配置されている、増幅器。
- 請求項２７記載の増幅器であって、前記基板の細長い領域内に形成された、複数の導電性バイア・コンタクトを含み、前記第１の活性領域が、前記細長い導電性バイア領域と前記導電層との間に配置されている、増幅器。
- 請求項２８記載の増幅器において、前記導電性バイア・コンタクトが、前記第１の抵抗の前記第１の電極に電気的に接続されている、増幅器。
- 請求項２９記載の増幅器において、前記複数の導電性バイア・コンタクトの各々が、前記第１の抵抗の複数の前記第１の電極に接続されている、増幅器。
- 請求項３０記載の増幅器であって、前記第１の活性領域と前記細長い導電性バイア・コンタクト領域との間に配され、前記第１の活性領域内の前記複数のトランジスタ・セルのベース領域を電気的に相互接続する第２の細長いバスを含む、増幅器。
- 請求項３１記載の増幅器であって、前記基板の前記表面上に配された、第３の複数の抵抗を含む、増幅器。
- 請求項３２記載の増幅器において、前記第３の複数の抵抗が、前記第１および第２の活性領域に対して垂直に、かつ前記導電性バイア・コンタクトの隣接する対の間に配置されている、増幅器。
- 請求項３２記載の増幅器において、前記第３の抵抗の各々が、前記増幅器の入力に結合するように適合された第１の電極と、前記第２のバスに電気的に接続された第２の電極とを有する、増幅器。
- 請求項３４記載の増幅器において、前記第３の複数の抵抗が、前記第２のバスに沿って連続的に接続されている、増幅器。
- 請求項３５記載の増幅器であって、前記基板の前記表面上に配置された複数のブリッジを含み、該ブリッジの各々が、前記第２のバス上を通過し、前記第１の複数の抵抗を、前記第１の活性領域内の前記トランジスタ・セルの前記エミッタ領域に電気的に接続する、増幅器。
- 請求項３６記載の増幅器であって、前記基板の前記表面上に配置された第２の複数のブリッジを含み、該第２の複数のブリッジの各々が、前記導電層および前記最初に述べた第１のバス上を通過し、前記第２の活性領域内の前記トランジスタ・セルの内１つのエミッタ領域を、前記第１の活性領域内の前記トランジスタ・セルの対応するもののコレクタ領域に電気的に相互接続する、増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28815698A JP4084475B2 (ja) | 1998-10-09 | 1998-10-09 | カスコード増幅器 |
| FR9812943A FR2784819B1 (fr) | 1998-10-09 | 1998-10-15 | Amplificateur cascode |
| DE19847828A DE19847828A1 (de) | 1998-10-09 | 1998-10-16 | Kaskadenverstärker |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28815698A JP4084475B2 (ja) | 1998-10-09 | 1998-10-09 | カスコード増幅器 |
| FR9812943A FR2784819B1 (fr) | 1998-10-09 | 1998-10-15 | Amplificateur cascode |
| DE19847828A DE19847828A1 (de) | 1998-10-09 | 1998-10-16 | Kaskadenverstärker |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124742A JP2000124742A (ja) | 2000-04-28 |
| JP4084475B2 true JP4084475B2 (ja) | 2008-04-30 |
Family
ID=27218739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28815698A Expired - Lifetime JP4084475B2 (ja) | 1998-10-09 | 1998-10-09 | カスコード増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4084475B2 (ja) |
| DE (1) | DE19847828A1 (ja) |
| FR (1) | FR2784819B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104769840A (zh) * | 2012-11-09 | 2015-07-08 | 三菱电机株式会社 | 共源共栅放大器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3723894A (en) * | 1971-08-13 | 1973-03-27 | Gte Sylvania Inc | Automatic gain control circuit |
| US5049835A (en) * | 1990-02-27 | 1991-09-17 | Grumman Aerospace Corporation | Modified cascode circuit |
-
1998
- 1998-10-09 JP JP28815698A patent/JP4084475B2/ja not_active Expired - Lifetime
- 1998-10-15 FR FR9812943A patent/FR2784819B1/fr not_active Expired - Lifetime
- 1998-10-16 DE DE19847828A patent/DE19847828A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124742A (ja) | 2000-04-28 |
| FR2784819A1 (fr) | 2000-04-21 |
| FR2784819B1 (fr) | 2003-07-04 |
| DE19847828A1 (de) | 2000-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121842A (en) | Cascode amplifier | |
| US5084750A (en) | Push-pull heterojunction bipolar transistor | |
| US7851832B2 (en) | Semiconductor device | |
| US5528209A (en) | Monolithic microwave integrated circuit and method | |
| JP4977313B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US7701032B2 (en) | Compound semiconductor device | |
| TWI752598B (zh) | 放大電路之單位單元及功率放大器模組 | |
| JP2001127071A (ja) | 半導体装置及びその製造方法 | |
| US20070205432A1 (en) | Heterojunction bipolar transistor and power amplifier using same | |
| US5986324A (en) | Heterojunction bipolar transistor | |
| US6600179B2 (en) | Power amplifier with base and collector straps | |
| EP0494625B1 (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| US11990873B2 (en) | Radio-frequency power-amplifying element | |
| US6034383A (en) | High power density microwave HBT with uniform signal distribution | |
| JP4084475B2 (ja) | カスコード増幅器 | |
| US5274342A (en) | Microwave monolithic integrated circuit (MMIC) including distributed cascode bipolar transistor amplifier unit | |
| US11557664B2 (en) | Heterojunction bipolar transistor including ballast resistor and semiconductor device | |
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| KR100519706B1 (ko) | 캐스코드 증폭기 | |
| SE509780C2 (sv) | Bipolär effekttransistor och framställningsförfarande | |
| US20120068793A1 (en) | Micropstrip transmission line/coplanar waveguide (cpw) transistor structure | |
| JP2004289640A (ja) | 半導体回路 | |
| US20240080003A1 (en) | Digital rf amplifier | |
| TWI763363B (zh) | 功率放大元件 | |
| JP5543936B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |