JP2001044214A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP2001044214A
JP2001044214A JP11218290A JP21829099A JP2001044214A JP 2001044214 A JP2001044214 A JP 2001044214A JP 11218290 A JP11218290 A JP 11218290A JP 21829099 A JP21829099 A JP 21829099A JP 2001044214 A JP2001044214 A JP 2001044214A
Authority
JP
Japan
Prior art keywords
transistor
unit
row
integrated circuit
belonging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11218290A
Other languages
English (en)
Other versions
JP3660832B2 (ja
Inventor
Tomoya Uda
智哉 宇田
Daisuke Ueda
大助 上田
Takeshi Tanaka
毅 田中
Manabu Yanagihara
学 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21829099A priority Critical patent/JP3660832B2/ja
Priority to US09/631,104 priority patent/US6376898B1/en
Priority to KR1020000044730A priority patent/KR20010039784A/ko
Publication of JP2001044214A publication Critical patent/JP2001044214A/ja
Application granted granted Critical
Publication of JP3660832B2 publication Critical patent/JP3660832B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 チップ面積を小さくしながら、均熱性及び放
熱性に優れた半導体集積回路装置を実現できるようにす
る。 【解決手段】 ＧａＡｓ基板上に、それぞれが、単位ベ
ース電極１１、該単位ベース電極１１と同一の中心位置
を持つ扇形状の単位コレクタ電極１２及び単位ベース電
極１１と単位コレクタ電極１２との間に形成され単位ベ
ース電極１１と同一の中心位置を持つ単位エミッタ電極
１３からなる３つのユニットセル１４を含む７列のユニ
ットセル列１５が配設されている。ユニットセル列１５
Ｘに属し且つ互いに隣接するユニットセルＡ及びユニッ
トセルＢの各配置位置は、該ユニットセル列１５Ｘと隣
接するユニットセル列１５Ｙに属するユニットセルＣの
配置位置に対して、該ユニットセル列１５Ｘに属するユ
ニットセルＡ、Ｂ同士の間隔の約２分の１の間隔だけ列
方向にずれるように設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に、マイクロ波領域で用いられる高出力電
力増幅器用のヘテロ接合バイポーラトランジスタに関す
る。
【０００２】
【従来の技術】バイポーラトランジスタは、エミッタ電
流とトランジスタの温度とに正の相関関係を有するた
め、トランジスタの温度上昇に伴ってエミッタ電流が増
加する。エミッタ電流が増加するとトランジスタの発熱
によりさらに温度が上昇して素子破壊に至るという熱暴
走の問題がある。
【０００３】そこで、従来、２層以上の互いに組成が異
なる化合物半導体エピタキシャル層を用いた電力増幅器
用ヘテロ接合バイポーラトランジスタ（以下、パワーＨ
ＢＴと略称する。）においては、高出力化と放熱性とを
両立させるため、以下に示すような構成が採られてい
る。
【０００４】従来のパワーＨＢＴについて図面を参照し
ながら説明する。
【０００５】図３は従来のパワーＨＢＴの平面構成を示
している。図３に示すように、上部に化合物半導体から
なる複数のエピタキシャル層が形成された半絶縁性Ｇａ
Ａｓ基板上に、単位ベース電極１０１、単位コレクタ電
極１０２及び単位エミッタ電極１０３からなるユニット
セル１０４を含む複数のユニットセル列１０５が形成さ
れている。ユニットセル列１０５内のユニットセル１０
４同士の間隔（セル列内セル間隔）Ｄ１は、熱暴走が発
生しないように、セル間の熱的な相互干渉が少なく且つ
チップサイズが大きくならないような最適値ｄが選択さ
れている。
【０００６】複数のユニットセル列１０５は、所定のセ
ル列間隔Ｄ２で平行に配置されており、一のユニットセ
ル列１０５内のユニットセル１０４の個数及びユニット
セル列１０５の列数は、必要な出力電力及びチップサイ
ズに応じて設計される。
【０００７】一のユニットセル列１０５内の一のユニッ
トセル１０４の中心位置から、該ユニットセル列１０５
と基板面内で垂直な方向に伸ばした直線が、一のユニッ
トセル列１０５と隣接する他のユニットセル列１０５と
交差する位置に、他のユニットセル１０４が配置されて
いる。従って、一のユニットセル列１０５内の一のユニ
ットセル１０４と、これと隣接する他のユニットセル列
１０５内の最も近い位置にある他のユニットセル１０４
とのセル列間セル間隔Ｄ３は、セル列間隔Ｄ２と等し
い。
【０００８】これにより、単位エミッタ電極１０３の電
極面積が相対的に小さい多数のユニットセル１０４が、
列方向にはセル列内セル間隔Ｄ１で、また、列方向と垂
直な方向にはセル列間隔Ｄ２をおいて配置されているた
め、一のユニットセル１０４のエミッタ電極１０３の周
縁部の長さを大きくした場合と比べて素子の放熱性が格
段に良くなる。
【０００９】また、多数のユニットセル１０４を並列動
作させることにより、エミッタの総周縁長が大きくなる
ため、大電流が流せるようになるので、高出力化を図る
ことができる。
【００１０】
【発明が解決しようとする課題】しかしながら、前記従
来のパワーＨＢＴは、セル列間セル間隔Ｄ３を最適値ｄ
以上に保つ必要があるため、セル列間隔Ｄ２を最適値ｄ
以上に設定しなければならない。従って、ユニットセル
列１０５に対して垂直な方向のチップの幅を最適値ｄと
ユニットセル列１０５の列数で決まる値よりも小さくす
ることができないという問題を有している。また、一の
チップに等間隔で多数のユニットセル１０４を設けるた
め、チップの中央部と端部ではその放熱性が異なるの
で、均熱性が損なわれるという問題がある。
【００１１】本発明は、前記従来の問題に鑑みてなされ
たものであり、その目的は、チップ面積を小さくしなが
ら、放熱性及び均熱性に優れた半導体集積回路装置を実
現できるようにすることを目的とする。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体集積回路装置は、基板上に形成
され、それぞれが、ベース、エミッタ及びコレクタを有
する複数の単位トランジスタを含む複数のトランジスタ
列を備え、一のトランジスタ列に属する単位トランジス
タは、該一の列に隣接する他のトランジスタ列に属する
単位トランジスタに対して、列方向にずれるように設け
られている。
【００１３】本発明の半導体集積回路装置によると、一
のトランジスタ列に属する単位トランジスタは、該一の
列に隣接する他のトランジスタ列に属する単位トランジ
スタに対して、列方向にずれるように設けられているた
め、互いに隣接するトランジスタ列間でのトランジスタ
同士の間隔は、従来の場合と比べて大きくなる。これに
より、トランジスタ列間に発生する局所的な発熱の集中
が緩和されるので、高集積化を図りながら放熱性を向上
させることができる。
【００１４】本発明の半導体集積回路は、基板上に、ト
ランジスタ列ごとに形成され、該トランジスタ列に属す
る単位トランジスタのベース同士を接続するベース配線
と、該トランジスタ列に属する単位トランジスタのコレ
クタ同士を接続するコレクタ配線とをさらに備え、ベー
ス配線とコレクタ配線とは、トランジスタ列を該トラン
ジスタ列の両側から互いに挟むように設けられているこ
とが好ましい。このようにすると、本発明の集積回路を
ベース入力及びコレクタ出力の増幅回路とする場合に、
ベース配線とコレクタ配線とが交差することなく、信号
入力用のパッド部とベース配線との接続、及び信号出力
用のパッド部とコレクタ配線との接続が可能となるた
め、信号の入出力間の寄生容量が低減できるので、増幅
回路の利得が向上する。
【００１５】また、トランジスタ列における各単位トラ
ンジスタが、ほぼ等間隔で配置されていることが好まし
い。このようにすると、トランジスタ列内に発生する局
所的な発熱の集中が緩和されるため、均熱性及び放熱性
を向上させることができる。
【００１６】さらに、一のトランジスタ列に属する単位
トランジスタが、該一の列に隣接する他のトランジスタ
列に属する単位トランジスタに対して、該一のトランジ
スタ列に属する単位トランジスタ同士の間隔の約２分の
１の間隔だけ列方向にずれるように設けられていること
が好ましい。このようにすると、一のトランジスタ列に
属し且つ互いに隣接する単位トランジスタ対と、該一の
列に隣接する他のトランジスタ列に属し且つ前記の単位
トランジスタ対と共に隣接する単位トランジスタとの距
離が最も長くなるので、放熱性がより向上する。その
上、基板上におけるトランジスタ同士の配置位置が、列
方向にも該列方向と垂直な方向にも対称性が高くなるた
め、均熱性が向上する。
【００１７】また、一のトランジスタ列に属し且つ互い
に隣接してなる単位トランジスタ対と、該一の列に隣接
する他のトランジスタ列に属し且つ単位トランジスタ対
と隣接する単位トランジスタとは、それぞれがほぼ正三
角形の頂点をなすように配置されていることが好まし
い。このようにすると、複数のトランジスタ列間の間隔
がいずれも等しい場合には、単位トランジスタ間の距離
が最も短くなって、基板上における最密充填構造が得ら
れるため、チップ面積を確実に小さくすることができ
る。
【００１８】また、本発明の半導体集積回路装置におい
て、複数のトランジスタ列が、トランジスタ形成領域の
中央部におけるトランジスタ列同士の間隔が該トランジ
スタ形成領域の端部におけるトランジスタ列同士の間隔
よりも大きくなるように形成されていることが好まし
い。一般に、基板の端部付近は放熱性が高く、基板の中
央部付近は放熱性が低いが、このようにすると、複数の
単位トランジスタから発せられる熱が複数のトランジス
タ列の中央部付近に集中しにくくなるため、放熱性及び
均熱性がさらに向上する。
【００１９】本発明の半導体集積回路装置は、基板上を
覆うように形成され、トランジスタ列に属する各単位ト
ランジスタのエミッタと電気的に接続されている金属膜
をさらに備えていることが好ましい。このようにする
と、エミッタ電極と接続され且つ基板上を覆う金属膜を
備えているため、半導体集積回路装置を増幅回路に用い
る場合には、エミッタ接地の増幅方式が容易に行なえる
上に、該金属膜が放熱板として機能するので、放熱性が
格段に向上する。
【００２０】
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。
【００２１】図１は本発明の第１の実施形態に係る半導
体集積回路装置であるパワーＨＢＴの構造を示す図であ
る。図１に示すように、例えば、半絶縁性のＧａＡｓ基
板上に、それぞれが、円形状の単位ベース電極１１、該
単位ベース電極１１と同一の中心位置を持つ扇形状の単
位コレクタ電極１２及び単位ベース電極１１と単位コレ
クタ電極１２との間に形成され単位ベース電極１１と同
一の中心位置を持つ単位エミッタ電極１３からなる３つ
のユニットセル（＝単位トランジスタ）１４を含む７列
のユニットセル列（トランジスタ列）１５が配設されて
いる。ここで、単位エミッタ電極の面積は５０μｍ2 程
度である。
【００２２】ユニットセル列１５における各ユニットセ
ル１４は互いの間隔（セル列内セル間隔）Ｄ１が３０μ
ｍ程度でその中心線がほぼ直線となるように配置されて
いる。このセル列内セル間隔Ｄ１は、熱暴走が発生しな
いように、セル間の熱的な相互干渉が少なく且つチップ
サイズが大きくならないような設定値が選択されてい
る。
【００２３】各ユニットセル列１５は、セル列内セル間
隔Ｄ１の（√３／２）倍の値を持つセル列間隔Ｄ２で配
置されており、一のユニットセル列１５内のユニットセ
ル数及びユニットセル列数は所定の出力電力及び所定の
チップサイズに応じて設計されている。
【００２４】また、図１に示すように、ユニットセル列
１５Ｘに属し且つ互いに隣接するユニットセルＡ及びユ
ニットセルＢの各配置位置は、該ユニットセル列１５Ｘ
と隣接するユニットセル列１５Ｙに属するユニットセル
Ｃの配置位置に対して、該ユニットセル列１５Ｘに属す
るユニットセルＡ、Ｂ同士の間隔の約２分の１の間隔
（＝Ｄ１／２）だけ列方向にずれるように設けられてい
る。
【００２５】これらのことから、セル列内セル間隔Ｄ１
と隣接するユニットセル列１５間に跨るユニットセル１
４同士の間隔であるセル列間セル間隔Ｄ３とが同一とな
り、従って、ユニットセルＡ、ユニットセルＢ及びユニ
ットセルＣはほぼ正三角形の各頂点をなすように配置さ
れている。
【００２６】ユニットセル列１５の単位ベース電極１１
側の側方に沿って、ベース配線接続部１６を介在させて
ベース配線１７が形成されていると共に、ユニットセル
列１５に対するベース配線１７と反対側（単位コレクタ
電極１２側）の側方に沿って、コレクタ配線接続部１８
を介在させてコレクタ配線１９が形成されている。これ
により、７列のユニットセル列１５は並列動作が可能と
なる。
【００２７】各べース配線１７は、基板におけるユニッ
トセル列１５の一方の端部側に設けられた信号入力用パ
ッド２０と電気的に接続されており、各コレクタ配線１
９は、基板におけるユニットセル列１５の他方の端部側
に設けられた信号出力用パッド２１と電気的に接続され
ている。
【００２８】各単位エミッタ電極１３に対して接地電位
を供給するエミッタ配線２２は、層間絶縁膜を挟んでベ
ース配線１７及びコレクタ配線１９と異なる層に形成さ
れ、各単位エミッタ電極１３上に堆積された層間絶縁膜
に設けられたコンタクトホール内のプラグを介して各単
位エミッタ電極１３と電気的に接続されている。各エミ
ッタ配線２２は、基板上におけるユニットセル列１５の
列方向と垂直な方向の両端部に設けられている接地用パ
ッド部２３と電気的に接続されている。
【００２９】ここで、エミッタ配線２２又はプラグと直
接に電気的に接続され且つ接地用パッド部２３とも電気
的に接続される金属膜により、基板上の全面が覆われて
いることが好ましい。このようにすると、金属膜が各ユ
ニットセル１４から発せられる熱を放熱する放熱器とし
て機能するため、放熱性及び均熱性をさらに向上させる
ことができる。
【００３０】このように、本実施形態に係るパワーＨＢ
Ｔは、いわゆるエミッタ接地方式の増幅回路である。本
パワーＨＢＴは、多数個、ここでは２１個のユニットセ
ル１４を並列動作させることにより、エミッタの総周縁
長を相対的に大きくできるため、大電流を流せるように
なって高出力化を図ることができる。また、単位エミッ
タ電極１３の電極面積が比較的小さい多数のユニットセ
ル１４を、互いに間隔をおいて配置しているため、一の
ユニットセルのエミッタ周縁長を大きくした場合と比べ
て素子の放熱性が良くなる。
【００３１】さらに、本実施形態によると、互いに隣接
するユニットセル１４同士の間隔が、セル列内（＝Ｄ
１）とセル列間（＝Ｄ３）とを問わずに等しくなるた
め、高い均熱性を得ることができる。
【００３２】また、セル列間隔Ｄ２は、セル列内セル間
隔Ｄ１を所定の値とすると、（√３／２）Ｄ１となっ
て、最も小さくなるため、チップ面積を最も小さくする
ことができる。
【００３３】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。
【００３４】図２は本発明の第２の実施形態に係る半導
体集積回路装置であるパワーＨＢＴの平面構成を示して
いる。 図２において、図１に示す構成要素と同一の構
成要素には同一の符号を付すことにより説明を省略す
る。
【００３５】図２に示すように、第２の実施形態に係る
パワーＨＢＴは、基板上の中央部付近に配置されている
ユニットセル列１５Ａとユニットセル列１５Ｂとのセル
列間隔Ｄ２１と、基板上の端部付近に配置されているユ
ニットセル列１５Ｘとユニットセル列１５Ｙとのセル列
間隔Ｄ２２とを比べると、中央部付近のセル列間隔Ｄ２
１の方が端部付近のセル列間隔Ｄ２２よりも大きくなる
ように配置されていることを特徴とする。
【００３６】これにより、基板上における中央部付近
に、ユニットセル１４からの発熱が局所的に集中するこ
とが緩和されるため、放熱性がさらに向上する。
【００３７】さらに、基板からの放熱量は、吸熱源とな
る基板の端部からの距離が大きくなるにつれて減少する
ため、発熱源となる各ユニットセル列１５を、基板の中
央部付近のセル列間隔Ｄ２１が端部付近のセル列間隔Ｄ
２２よりも大きくなるように配置することによって、放
熱量と発熱量との位置依存性が相殺されるので、ユニッ
トセル列１５の列方向に垂直な方向の基板中央部付近の
熱の集中が緩和されるようになり、均熱性がさらに向上
する。
【００３８】なお、本実施形態においても、エミッタ配
線２２又はプラグと電気的に接続され且つ接地用パッド
部２３と電気的に接続される金属膜により、基板上の全
面が覆われていることが好ましい。このようにすると、
金属膜が各ユニットセル１４から発せられる熱を放熱す
る放熱器として機能するため、放熱性及び均熱性をさら
に向上させることができる。
【００３９】なお、第１実施形態又は第２の実施形態に
おけるユニットセル１４は、円形状の１つの単位ベース
電極１１、扇形状の１つの単位コレクタ電極１２及び扇
形状の１つの単位エミッタ電極１３からなるが、各電極
の形状、個数及び配置はこれらに限定されない。従っ
て、他の形状、個数及び配置を有するユニットセル１４
であってもよい。
【００４０】また、ユニットセル１４にＨＢＴを用いた
が、ヘテロ接合を用いるバイポーラトランジスタであっ
ても同様の効果を得ることができることはいうまでもな
い。
【００４１】
【発明の効果】本発明の半導体集積回路装置によると、
一のトランジスタ列に属する単位トランジスタと、該一
の列と隣接する他のトランジスタ列に属する単位トラン
ジスタに対して、列方向に互いにずれるように各単位ト
ランジスタを設けることにより、基板における局所的な
発熱の集中が緩和されるため、高集積化を図りながら放
熱性及び均熱正を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体集積回路
装置を示す平面図である。
【図２】本発明の第２の実施形態による半導体集積回路
装置を示す平面図である。
【図３】従来のパワーＨＢＴを示す平面図である。
【符号の説明】
１１ 単位ベース電極 １２ 単位コレクタ電極 １３ 単位エミッタ電極 １４ ユニットセル（単位トランジスタ） １５ ユニットセル列（トランジスタ列） １５Ａ ユニットセル列（トランジスタ列） １５Ｂ ユニットセル列（トランジスタ列） １５Ｘ ユニットセル列（トランジスタ列） １５Ｙ ユニットセル列（トランジスタ列） １６ ベース配線接続部 １７ ベース配線 １８ コレクタ配線接続部 １９ コレクタ配線 ２０ 信号入力用パッド ２１ 信号出力用パッド ２２ エミッタ配線 ２３ 接地用パッド Ｄ１ セル列内セル間隔 Ｄ２ セル列間隔 Ｄ２１ セル列間隔 Ｄ２２ セル列間隔 Ｄ３ セル列間セル間隔
フロントページの続き (72)発明者 田中 毅 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 柳原 学 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F003 AP00 AP05 AP06 BA00 BB08 BB90 BC08 BC90 BE08 BE90 BF06 BH01 BH16

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成され、それぞれが、ベー
    ス、エミッタ及びコレクタを有する複数の単位トランジ
    スタを含む複数のトランジスタ列を備え、 一のトランジスタ列に属する前記単位トランジスタは、
    該一の列に隣接する他のトランジスタ列に属する前記単
    位トランジスタに対して、列方向にずれるように設けら
    れていることを特徴とする半導体集積回路装置。
  2. 【請求項２】 前記基板上に、前記トランジスタ列ごと
    に形成され、該トランジスタ列に属する単位トランジス
    タのベース同士を接続するベース配線と、該トランジス
    タ列に属する単位トランジスタのコレクタ同士を接続す
    るコレクタ配線とをさらに備え、 前記ベース配線と前記コレクタ配線とは、前記トランジ
    スタ列を該トランジスタ列の両側から互いに挟むように
    設けられていることを特徴とする請求項１に記載の半導
    体集積回路装置。
  3. 【請求項３】 前記トランジスタ列における各単位トラ
    ンジスタは、ほぼ等間隔で配置されていることを特徴と
    する請求項１又は２に記載の半導体集積回路装置。
  4. 【請求項４】 一のトランジスタ列に属する前記単位ト
    ランジスタは、該一の列に隣接する他のトランジスタ列
    に属する前記単位トランジスタに対して、該一のトラン
    ジスタ列に属する前記単位トランジスタ同士の間隔の約
    ２分の１の間隔だけ列方向にずれるように設けられてい
    ることを特徴とする請求項３に記載の半導体集積回路装
    置。
  5. 【請求項５】 一のトランジスタ列に属し且つ互いに隣
    接してなる単位トランジスタ対と、該一の列に隣接する
    他のトランジスタ列に属し且つ前記単位トランジスタ対
    と隣接する単位トランジスタとは、それぞれがほぼ正三
    角形の頂点をなすように配置されていることを特徴とす
    る請求項４に記載の半導体集積回路装置。
  6. 【請求項６】 前記複数のトランジスタ列は、トランジ
    スタ形成領域の中央部におけるトランジスタ列同士の間
    隔が該トランジスタ形成領域の端部におけるトランジス
    タ列同士の間隔よりも大きくなるように形成されている
    ことを特徴とする請求項１〜４のいずれか１項に記載の
    半導体集積回路装置。
  7. 【請求項７】 前記基板上を覆うように形成され、前記
    トランジスタ列に属する各単位トランジスタのエミッタ
    と電気的に接続されている金属膜をさらに備えているこ
    とを特徴とする請求項１〜６のいずれか１項に記載の半
    導体集積回路装置。
JP21829099A 1999-08-02 1999-08-02 半導体集積回路装置 Expired - Fee Related JP3660832B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21829099A JP3660832B2 (ja) 1999-08-02 1999-08-02 半導体集積回路装置
US09/631,104 US6376898B1 (en) 1999-08-02 2000-08-01 Bipolar transistor layout with minimized area and improved heat dissipation
KR1020000044730A KR20010039784A (ko) 1999-08-02 2000-08-02 반도체 집적회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21829099A JP3660832B2 (ja) 1999-08-02 1999-08-02 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2001044214A true JP2001044214A (ja) 2001-02-16
JP3660832B2 JP3660832B2 (ja) 2005-06-15

Family

ID=16717529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21829099A Expired - Fee Related JP3660832B2 (ja) 1999-08-02 1999-08-02 半導体集積回路装置

Country Status (2)

Country Link
JP (1) JP3660832B2 (ja)
KR (1) KR20010039784A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
US7045877B2 (en) 2002-05-31 2006-05-16 Renesas Technology Corp. Semiconductor protection device
JP2006186159A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 半導体装置およびそれを用いた無線通信機器
US7217975B2 (en) 2003-09-12 2007-05-15 Kabushiki Kaisha Toshiba Lateral type semiconductor device
JP2016103540A (ja) * 2014-11-27 2016-06-02 株式会社村田製作所 化合物半導体装置
US10868155B2 (en) 2014-11-27 2020-12-15 Murata Manufacturing Co., Ltd. Compound semiconductor device
US11508834B2 (en) 2014-11-27 2022-11-22 Murata Manufacturing Co., Ltd. Compound semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045877B2 (en) 2002-05-31 2006-05-16 Renesas Technology Corp. Semiconductor protection device
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
US7217975B2 (en) 2003-09-12 2007-05-15 Kabushiki Kaisha Toshiba Lateral type semiconductor device
JP2006186159A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 半導体装置およびそれを用いた無線通信機器
JP2016103540A (ja) * 2014-11-27 2016-06-02 株式会社村田製作所 化合物半導体装置
US9825156B2 (en) 2014-11-27 2017-11-21 Murata Manufacturing Co., Ltd. Compound semiconductor device
US10276701B2 (en) 2014-11-27 2019-04-30 Murata Manufacturing Co., Ltd. Compound semiconductor device
US10714602B2 (en) 2014-11-27 2020-07-14 Murata Manufacturing Co., Ltd. Compound semiconductor device
US10868155B2 (en) 2014-11-27 2020-12-15 Murata Manufacturing Co., Ltd. Compound semiconductor device
US11508834B2 (en) 2014-11-27 2022-11-22 Murata Manufacturing Co., Ltd. Compound semiconductor device
US11869957B2 (en) 2014-11-27 2024-01-09 Murata Manufacturing Co., Ltd. Compound semiconductor device

Also Published As

Publication number Publication date
KR20010039784A (ko) 2001-05-15
JP3660832B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
JP4959140B2 (ja) 半導体装置
US5488252A (en) Layout for radio frequency power transistors
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
JP2001028425A (ja) 半導体装置及びその製造方法
JP2007027269A (ja) バイポーラトランジスタ及び電力増幅器
JP3660832B2 (ja) 半導体集積回路装置
US11276689B2 (en) Semiconductor device and amplifier module
KR100429055B1 (ko) 저잡음 및 고전력 응용에 적합한 트랜지스터 어레이 및 그 형성 방법
US6376898B1 (en) Bipolar transistor layout with minimized area and improved heat dissipation
JP2002344147A (ja) 多層配線基板及び半導体装置
US20060244012A1 (en) Heterojunction bipolar transistor power device with efficient heat sinks
US6856004B2 (en) Compact layout for a semiconductor device
JP3369202B2 (ja) パワートランジスタ
US20030011045A1 (en) Compact layout for a semiconductor device
JP3195313B2 (ja) ヘテロジャンクション・バイポーラ・トランジスタ素子集積回路
JP2012109320A (ja) 電力増幅器
JP2022036468A (ja) 半導体装置
US5804867A (en) Thermally balanced radio frequency power transistor
JP2002110988A (ja) 半導体装置
JP3152145B2 (ja) 半導体装置
JPH11274381A (ja) バイポーラトランジスタ装置の放熱構造
JPH09223703A (ja) 電界効果トランジスタ
TWI763363B (zh) 功率放大元件
JP2606170B2 (ja) 高出力用バイポーラ・トランジスタ
JP2006294901A (ja) 電力増幅器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees