JP3289696B2 - マルチフィンガ型バイポーラトランジスタおよびアナログ信号増幅器 - Google Patents
マルチフィンガ型バイポーラトランジスタおよびアナログ信号増幅器Info
- Publication number
- JP3289696B2 JP3289696B2 JP05197899A JP5197899A JP3289696B2 JP 3289696 B2 JP3289696 B2 JP 3289696B2 JP 05197899 A JP05197899 A JP 05197899A JP 5197899 A JP5197899 A JP 5197899A JP 3289696 B2 JP3289696 B2 JP 3289696B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- finger
- base
- ballast resistor
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高出力用等のマル
チフィンガ型バイポーラトランジスタおよびアナログ信
号増幅器に関する。
チフィンガ型バイポーラトランジスタおよびアナログ信
号増幅器に関する。
【０００２】
【従来の技術】高出力用のバイポーラトランジスタとし
てマルチフィンガ型バイポーラトランジスタが用いられ
ている。このマルチフィンガ型バイポーラトランジスタ
は高出力動作の際にエミッタフィンガの中央に熱集中す
ることがあり、それを防止するために各エミッタフィン
ガに直列にバラスト抵抗を挿入してバイポーラトランジ
スタ全体にわたって均一な温度分布を得るようにしてい
る。
てマルチフィンガ型バイポーラトランジスタが用いられ
ている。このマルチフィンガ型バイポーラトランジスタ
は高出力動作の際にエミッタフィンガの中央に熱集中す
ることがあり、それを防止するために各エミッタフィン
ガに直列にバラスト抵抗を挿入してバイポーラトランジ
スタ全体にわたって均一な温度分布を得るようにしてい
る。
【０００３】しかし、バイポーラトランジスタのフィン
ガに直列に抵抗を挿入するということは、ＲＦ信号が入
力された場合にバラスト抵抗の存在のために電力利得の
低下を招くという課題があり、これを解決する手段とし
て、バラスト抵抗を具備するマルチフィンガ型バイポー
ラトランジスタにおいて特開平８−２２２５７７号公報
に示されているような各バラスト抵抗に並列に接続され
たキャパシタを設ける手段がある。
ガに直列に抵抗を挿入するということは、ＲＦ信号が入
力された場合にバラスト抵抗の存在のために電力利得の
低下を招くという課題があり、これを解決する手段とし
て、バラスト抵抗を具備するマルチフィンガ型バイポー
ラトランジスタにおいて特開平８−２２２５７７号公報
に示されているような各バラスト抵抗に並列に接続され
たキャパシタを設ける手段がある。
【０００４】従来の構造ではバラスト抵抗２０１とそれ
に並列に接続するキャパシタ２０２は、図２に示すよう
にバラスト抵抗２０１からみてフィンガの並ぶ方向に設
置することになる。その理由はバラスト抵抗２０１を形
成する抵抗体３０１を、図３に示すようにエミッタ配線
３０２とエミッタ電極３０３とに接続し、基板に対して
水平方向に形成するためである。
に並列に接続するキャパシタ２０２は、図２に示すよう
にバラスト抵抗２０１からみてフィンガの並ぶ方向に設
置することになる。その理由はバラスト抵抗２０１を形
成する抵抗体３０１を、図３に示すようにエミッタ配線
３０２とエミッタ電極３０３とに接続し、基板に対して
水平方向に形成するためである。
【０００５】
【発明が解決しようとする課題】上記従来のマルチフィ
ンガ型バイポーラトランジスタの第一の問題点は、各エ
ミッタフィンガあるいはベースフィンガにバラスト抵
抗、及びそれにキャパシタを接続するため、高出力トラ
ンジスタ全体の占める面積が増大し、チップ面積の増加
を招くという課題がある。第二の問題点は、フィンガに
接続しているバラスト抵抗に、キャパシタを並列に接続
するため、図３に示すように、抵抗体３０１とキャパシ
タがエミッタフィンガ３０２に対してフィンガの並ぶ方
向に配置することになるため、フィンガ同士の間隔が広
くなり、それはある程度の距離を超えるとトランジスタ
の均一動作にとってはマイナスの要因に働くことにな
る。
ンガ型バイポーラトランジスタの第一の問題点は、各エ
ミッタフィンガあるいはベースフィンガにバラスト抵
抗、及びそれにキャパシタを接続するため、高出力トラ
ンジスタ全体の占める面積が増大し、チップ面積の増加
を招くという課題がある。第二の問題点は、フィンガに
接続しているバラスト抵抗に、キャパシタを並列に接続
するため、図３に示すように、抵抗体３０１とキャパシ
タがエミッタフィンガ３０２に対してフィンガの並ぶ方
向に配置することになるため、フィンガ同士の間隔が広
くなり、それはある程度の距離を超えるとトランジスタ
の均一動作にとってはマイナスの要因に働くことにな
る。
【０００６】本発明は、前述の課題に鑑みてなされたも
ので、バラスト抵抗及びそれに並列に接続されたキャパ
シタを具備するマルチフィンガ型バイポーラトランジス
タであって、占有面積を縮小し、レイアウトの自由度を
あげることができるマルチフィンガ型バイポーラトラン
ジスタおよびアナログ信号増幅器を提供することを目的
とする。
ので、バラスト抵抗及びそれに並列に接続されたキャパ
シタを具備するマルチフィンガ型バイポーラトランジス
タであって、占有面積を縮小し、レイアウトの自由度を
あげることができるマルチフィンガ型バイポーラトラン
ジスタおよびアナログ信号増幅器を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明は、前記課題を解
決するため、以下の構成を採用した。すなわち、請求項
１記載のマルチフィンガ型バイポーラトランジスタで
は、エミッタ配線と、複数のエミッタフィンガと、各エ
ミッタフィンガに直列に接続されたバラスト抵抗と、該
バラスト抵抗に並列に接続されたキャパシタとを具備す
るマルチフィンガ型バイポーラトランジスタであって、
前記バラスト抵抗が前記エミッタ配線と前記エミッタフ
ィンガとで抵抗体を挟んで形成され、前記キャパシタが
前記エミッタ配線と前記エミッタフィンガとで絶縁層を
挟んで形成され、前記バラスト抵抗と前記キャパシタと
前記エミッタフィンガとが直線上に形成されている技術
が採用される。
決するため、以下の構成を採用した。すなわち、請求項
１記載のマルチフィンガ型バイポーラトランジスタで
は、エミッタ配線と、複数のエミッタフィンガと、各エ
ミッタフィンガに直列に接続されたバラスト抵抗と、該
バラスト抵抗に並列に接続されたキャパシタとを具備す
るマルチフィンガ型バイポーラトランジスタであって、
前記バラスト抵抗が前記エミッタ配線と前記エミッタフ
ィンガとで抵抗体を挟んで形成され、前記キャパシタが
前記エミッタ配線と前記エミッタフィンガとで絶縁層を
挟んで形成され、前記バラスト抵抗と前記キャパシタと
前記エミッタフィンガとが直線上に形成されている技術
が採用される。
【０００８】請求項２記載のマルチフィンガ型バイポー
ラトランジスタでは、ベース配線と、複数のベースフィ
ンガと、各ベースフィンガに直列に接続されたバラスト
抵抗と、該バラスト抵抗に並列に接続されたキャパシタ
とを具備するマルチフィンガ型バイポーラトランジスタ
であって、前記バラスト抵抗が前記ベース配線と前記ベ
ースフィンガとで抵抗体を挟んで形成され、前記キャパ
シタが前記ベース配線と前記ベースフィンガとで絶縁層
を挟んで形成され、前記バラスト抵抗と前記キャパシタ
と前記ベースフィンガとが直線上に形成されている技術
が採用される。
ラトランジスタでは、ベース配線と、複数のベースフィ
ンガと、各ベースフィンガに直列に接続されたバラスト
抵抗と、該バラスト抵抗に並列に接続されたキャパシタ
とを具備するマルチフィンガ型バイポーラトランジスタ
であって、前記バラスト抵抗が前記ベース配線と前記ベ
ースフィンガとで抵抗体を挟んで形成され、前記キャパ
シタが前記ベース配線と前記ベースフィンガとで絶縁層
を挟んで形成され、前記バラスト抵抗と前記キャパシタ
と前記ベースフィンガとが直線上に形成されている技術
が採用される。
【０００９】請求項３記載のマルチフィンガ型バイポー
ラトランジスタでは、 エミッタ配線と、複数のエミッ
タフィンガと、各エミッタフィンガに直列に接続された
エミッタバラスト抵抗と、該エミッタバラスト抵抗に並
列に接続されたエミッタ側キャパシタと、ベース配線
と、複数のベースフィンガと、各ベースフィンガに直列
に接続されたベースバラスト抵抗と、該ベースバラスト
抵抗に並列に接続されたベース側キャパシタとを具備す
るマルチフィンガ型バイポーラトランジスタにおいて、
前記エミッタバラスト抵抗が前記エミッタ配線と前記エ
ミッタフィンガとで抵抗体を挟んで形成され、前記エミ
ッタバラスト抵抗に並列に接続されたエミッタ側キャパ
シタが前記エミッタ配線と前記エミッタフィンガとで絶
縁層を挟んで形成され、前記ベースバラスト抵抗が前記
ベース配線と前記ベースフィンガとで抵抗体を挟んで形
成され、前記ベースバラスト抵抗に並列に接続されたベ
ース側キャパシタが前記ベース配線と前記ベースフィン
ガとで絶縁層を挟んで形成され、前記バラスト抵抗と前
記キャパシタと前記エミッタフィンガ又は前記ベースフ
ィンガとが直線上に形成されている技術が採用される。
ラトランジスタでは、 エミッタ配線と、複数のエミッ
タフィンガと、各エミッタフィンガに直列に接続された
エミッタバラスト抵抗と、該エミッタバラスト抵抗に並
列に接続されたエミッタ側キャパシタと、ベース配線
と、複数のベースフィンガと、各ベースフィンガに直列
に接続されたベースバラスト抵抗と、該ベースバラスト
抵抗に並列に接続されたベース側キャパシタとを具備す
るマルチフィンガ型バイポーラトランジスタにおいて、
前記エミッタバラスト抵抗が前記エミッタ配線と前記エ
ミッタフィンガとで抵抗体を挟んで形成され、前記エミ
ッタバラスト抵抗に並列に接続されたエミッタ側キャパ
シタが前記エミッタ配線と前記エミッタフィンガとで絶
縁層を挟んで形成され、前記ベースバラスト抵抗が前記
ベース配線と前記ベースフィンガとで抵抗体を挟んで形
成され、前記ベースバラスト抵抗に並列に接続されたベ
ース側キャパシタが前記ベース配線と前記ベースフィン
ガとで絶縁層を挟んで形成され、前記バラスト抵抗と前
記キャパシタと前記エミッタフィンガ又は前記ベースフ
ィンガとが直線上に形成されている技術が採用される。
【００１０】請求項１から３に記載の各マルチフィンガ
型バイポーラトランジスタでは、抵抗体を電極であるフ
ィンガと配線との間に挟むことにより、バラスト抵抗を
基板に対して垂直方向に形成するため、バラスト抵抗の
占める面積を大幅に縮小することができる。また、バラ
スト抵抗・キャパシタ・エミッタフィンガあるいはベー
スフィンガを直線上に形成することができ、フィンガ同
士の間隔の自由度が増すことである。
型バイポーラトランジスタでは、抵抗体を電極であるフ
ィンガと配線との間に挟むことにより、バラスト抵抗を
基板に対して垂直方向に形成するため、バラスト抵抗の
占める面積を大幅に縮小することができる。また、バラ
スト抵抗・キャパシタ・エミッタフィンガあるいはベー
スフィンガを直線上に形成することができ、フィンガ同
士の間隔の自由度が増すことである。
【００１１】請求項４記載のマルチフィンガ型バイポー
ラトランジスタでは、シリコンバイポーラトランジスタ
であることを特徴とする。
ラトランジスタでは、シリコンバイポーラトランジスタ
であることを特徴とする。
【００１２】請求項５記載のマルチフィンガ型バイポー
ラトランジスタでは、ヘテロバイポーラトランジスタで
あることを特徴とする。
ラトランジスタでは、ヘテロバイポーラトランジスタで
あることを特徴とする。
【００１３】請求項６記載のマイクロ波帯またはミリ波
帯のアナログ信号増幅器では、請求項１から５のいずれ
かに記載のマルチフィンガ型バイポーラトランジスタを
具備することを特徴とする。
帯のアナログ信号増幅器では、請求項１から５のいずれ
かに記載のマルチフィンガ型バイポーラトランジスタを
具備することを特徴とする。
【００１４】
【発明の実施の形態】以下、本発明に係るマルチフィン
ガ型バイポーラトランジスタの第１実施形態を、図１か
ら図３を参照しながら説明する。
ガ型バイポーラトランジスタの第１実施形態を、図１か
ら図３を参照しながら説明する。
【００１５】本実施形態のマルチフィンガ型バイポーラ
トランジスタは、図１の（ａ）に示すように、エミッタ
配線Ｅと、エミッタ電極となる複数のエミッタフィンガ
１０１及び各エミッタフィンガ１０１に直列に接続され
たバラスト抵抗１０２と、該バラスト抵抗１０２に並列
に接続されたキャパシタ１０３を具備するものであっ
て、各バラスト抵抗１０２がエミッタ配線Ｅとエミッタ
フィンガ１０１で抵抗体１０５を挟んで形成され、各キ
ャパシタ１０３がエミッタ配線Ｅとエミッタフィンガ１
０１で絶縁層として誘電体１０８を挟んで形成されるこ
とを特徴としている。
トランジスタは、図１の（ａ）に示すように、エミッタ
配線Ｅと、エミッタ電極となる複数のエミッタフィンガ
１０１及び各エミッタフィンガ１０１に直列に接続され
たバラスト抵抗１０２と、該バラスト抵抗１０２に並列
に接続されたキャパシタ１０３を具備するものであっ
て、各バラスト抵抗１０２がエミッタ配線Ｅとエミッタ
フィンガ１０１で抵抗体１０５を挟んで形成され、各キ
ャパシタ１０３がエミッタ配線Ｅとエミッタフィンガ１
０１で絶縁層として誘電体１０８を挟んで形成されるこ
とを特徴としている。
【００１６】図１の（ｂ）に示すように、抵抗体１０５
をエミッタフィンガ１０１とエミッタ配線Ｅで挟み、バ
ラスト抵抗１０２を基板に対して垂直方向に形成する。
また、そのとき同時に誘電体１０８をエミッタフィンガ
１０１とエミッタ配線Ｅで挟むことによりキャパシタ１
０３を形成する。このように形成することにより、バラ
スト抵抗１０２とキャパシタ１０３を並列に形成するこ
とができる。なお、符号Ｃはコレクタ配線、Ｂはベース
配線を示している。
をエミッタフィンガ１０１とエミッタ配線Ｅで挟み、バ
ラスト抵抗１０２を基板に対して垂直方向に形成する。
また、そのとき同時に誘電体１０８をエミッタフィンガ
１０１とエミッタ配線Ｅで挟むことによりキャパシタ１
０３を形成する。このように形成することにより、バラ
スト抵抗１０２とキャパシタ１０３を並列に形成するこ
とができる。なお、符号Ｃはコレクタ配線、Ｂはベース
配線を示している。
【００１７】本実施形態では、バラスト抵抗１０２を上
記のように形成することにより、バラスト抵抗１０２と
キャパシタ１０３を自由にレイアウトする事が可能とな
り、バラスト抵抗１０２とキャパシタ１０３をエミッタ
フィンガ１０１の長さ方向に配置することができ、フィ
ンガ同士の間隔やレイアウトの自由度が増すことにな
る。
記のように形成することにより、バラスト抵抗１０２と
キャパシタ１０３を自由にレイアウトする事が可能とな
り、バラスト抵抗１０２とキャパシタ１０３をエミッタ
フィンガ１０１の長さ方向に配置することができ、フィ
ンガ同士の間隔やレイアウトの自由度が増すことにな
る。
【００１８】また、バラスト抵抗１０２を形成するとき
に基板に対して垂直方向に形成することは、バラスト抵
抗１０２を形成するときに比べ少ない面積で形成するこ
とができる。例えば、ＷＳｉＮなどの抵抗体はシート抵
抗は２００Ω程度であり、数Ωのバラスト抵抗体１０２
を形成するには、アスペクト比で１：５０以上になり、
これをチップ上で形成すると面積的にかなり大きくなっ
てしまう。しかし、本実施形態により、バラスト抵抗１
０２の占める面積を大幅に低減できる。これによりチッ
プ面積の縮小をはかることが可能となる。
に基板に対して垂直方向に形成することは、バラスト抵
抗１０２を形成するときに比べ少ない面積で形成するこ
とができる。例えば、ＷＳｉＮなどの抵抗体はシート抵
抗は２００Ω程度であり、数Ωのバラスト抵抗体１０２
を形成するには、アスペクト比で１：５０以上になり、
これをチップ上で形成すると面積的にかなり大きくなっ
てしまう。しかし、本実施形態により、バラスト抵抗１
０２の占める面積を大幅に低減できる。これによりチッ
プ面積の縮小をはかることが可能となる。
【００１９】次に、本発明に係るマルチフィンガ型バイ
ポーラトランジスタの第２実施形態を、図４から図６を
参照しながら説明する。
ポーラトランジスタの第２実施形態を、図４から図６を
参照しながら説明する。
【００２０】第２実施形態のマルチフィンガ型バイポー
ラトランジスタは、図４の（ａ）に示すように、ベース
配線Ｂと、ベース電極となる複数のベースフィンガ４０
１及び各ベースフィンガ４０１に直列に接続されたバラ
スト抵抗４０２と、該バラスト抵抗４０２に並列に接続
されたキャパシタ４０３を具備するものであって、各バ
ラスト抵抗４０２がベース配線Ｂとベースフィンガ４０
１で抵抗体４０５を挟んで形成され、前記各キャパシタ
４０３がベース配線Ｂとベースフィンガ４０１で絶縁層
として誘電体４０８を挟んで形成されることを特徴とし
ている。
ラトランジスタは、図４の（ａ）に示すように、ベース
配線Ｂと、ベース電極となる複数のベースフィンガ４０
１及び各ベースフィンガ４０１に直列に接続されたバラ
スト抵抗４０２と、該バラスト抵抗４０２に並列に接続
されたキャパシタ４０３を具備するものであって、各バ
ラスト抵抗４０２がベース配線Ｂとベースフィンガ４０
１で抵抗体４０５を挟んで形成され、前記各キャパシタ
４０３がベース配線Ｂとベースフィンガ４０１で絶縁層
として誘電体４０８を挟んで形成されることを特徴とし
ている。
【００２１】通常バラスト抵抗は、図５に示すように、
エミッタ設置したトランジスタ部５０１ではエミッタ側
に入れたほうが、負帰還が大きくかかるので一般的に用
いられている。しかし、図６に示すように、ベース側に
バラスト抵抗６０２を入れて電流利得の劣化を防ぐ手段
もある。ベースにバラスト抵抗を入れた方が効率は大き
くとることができ、バイポーラトランジスタのように利
得の大きいデバイスに対しては安定動作に対して有効な
手段となる場合が存在する。しかし、この時ベースバラ
スト抵抗６０２の存在により、高周波信号は利得が低下
する。
エミッタ設置したトランジスタ部５０１ではエミッタ側
に入れたほうが、負帰還が大きくかかるので一般的に用
いられている。しかし、図６に示すように、ベース側に
バラスト抵抗６０２を入れて電流利得の劣化を防ぐ手段
もある。ベースにバラスト抵抗を入れた方が効率は大き
くとることができ、バイポーラトランジスタのように利
得の大きいデバイスに対しては安定動作に対して有効な
手段となる場合が存在する。しかし、この時ベースバラ
スト抵抗６０２の存在により、高周波信号は利得が低下
する。
【００２２】そこで、第２実施形態では、ベースにバラ
スト抵抗を挿入する場合、利得をさらに向上するため
に、図７に示すようにバラスト抵抗４０２に対して並列
にキャパシタ４０３を挿入して、高周波信号のバイパス
を形成することにより利得の低下を防ぐことを目的とし
ている。
スト抵抗を挿入する場合、利得をさらに向上するため
に、図７に示すようにバラスト抵抗４０２に対して並列
にキャパシタ４０３を挿入して、高周波信号のバイパス
を形成することにより利得の低下を防ぐことを目的とし
ている。
【００２３】図４の（ｂ）に示すように、抵抗体４０５
をベースフィンガ４０１とベース配線Ｂで挟み、バラス
ト抵抗４０２を基板に垂直方向に形成する。また、その
とき同時に誘電体４０８をベースフィンガ４０１とベー
ス配線Ｂで挟むことによりキャパシタ４０３を形成す
る。このように形成することにより、バラスト抵抗４０
２とキャパシタ４０３を並列に形成することができる。
をベースフィンガ４０１とベース配線Ｂで挟み、バラス
ト抵抗４０２を基板に垂直方向に形成する。また、その
とき同時に誘電体４０８をベースフィンガ４０１とベー
ス配線Ｂで挟むことによりキャパシタ４０３を形成す
る。このように形成することにより、バラスト抵抗４０
２とキャパシタ４０３を並列に形成することができる。
【００２４】このように抵抗体４０５を形成することよ
り、第１実施形態と同様に、従来と比べ少ない面積でバ
ラスト抵抗を形成することができるという利点がある。
また、第１実施形態と同様に、バラスト抵抗４０２とキ
ャパシタ４０８とをフィンガの長さ方向に配置すること
ができ、フィンガ同士の間隔やレイアウトの自由度が増
すことになる。
り、第１実施形態と同様に、従来と比べ少ない面積でバ
ラスト抵抗を形成することができるという利点がある。
また、第１実施形態と同様に、バラスト抵抗４０２とキ
ャパシタ４０８とをフィンガの長さ方向に配置すること
ができ、フィンガ同士の間隔やレイアウトの自由度が増
すことになる。
【００２５】次に、本発明に係るマルチフィンガ型バイ
ポーラトランジスタの第３実施形態を、図８から図１０
を参照しながら説明する。
ポーラトランジスタの第３実施形態を、図８から図１０
を参照しながら説明する。
【００２６】第３実施形態のマルチフィンガ型バイポー
ラトランジスタは、エミッタ配線Ｅと、複数のエミッタ
フィンガ８０１及び各エミッタフィンガ８０１に直列に
接続されたエミッタバラスト抵抗８０２と、該エミッタ
バラスト抵抗８０２に並列に接続されたエミッタ側キャ
パシタ８０３を具備したものであって、第１実施形態と
同様に、各エミッタバラスト抵抗８０２がエミッタ配線
Ｅとエミッタフィンガ８０１で抵抗体を挟んで形成さ
れ、各エミッタ側キャパシタ８０３がエミッタ配線Ｅと
エミッタフィンガ８０１で絶縁層を挟んで形成されてい
る。
ラトランジスタは、エミッタ配線Ｅと、複数のエミッタ
フィンガ８０１及び各エミッタフィンガ８０１に直列に
接続されたエミッタバラスト抵抗８０２と、該エミッタ
バラスト抵抗８０２に並列に接続されたエミッタ側キャ
パシタ８０３を具備したものであって、第１実施形態と
同様に、各エミッタバラスト抵抗８０２がエミッタ配線
Ｅとエミッタフィンガ８０１で抵抗体を挟んで形成さ
れ、各エミッタ側キャパシタ８０３がエミッタ配線Ｅと
エミッタフィンガ８０１で絶縁層を挟んで形成されてい
る。
【００２７】さらに、第３実施形態のマルチフィンガ型
バイポーラトランジスタは、ベース配線Ｂと、複数のベ
ースフィンガ８０５及び各ベースフィンガ８０５に直列
に接続されたベースバラスト抵抗８０６と、該ベースバ
ラスト抵抗８０６に並列に接続されたベース側キャパシ
タ８０７を具備するものであって、第２実施形態と同様
に、各ベースバラスト抵抗８０６がベース配線Ｂとベー
スフィンガ８０５で抵抗体を挟んで形成され、各ベース
側キャパシタ８０７がベース配線Ｂとベースフィンガ８
０５で絶縁層を挟んで形成されることを特徴としてい
る。
バイポーラトランジスタは、ベース配線Ｂと、複数のベ
ースフィンガ８０５及び各ベースフィンガ８０５に直列
に接続されたベースバラスト抵抗８０６と、該ベースバ
ラスト抵抗８０６に並列に接続されたベース側キャパシ
タ８０７を具備するものであって、第２実施形態と同様
に、各ベースバラスト抵抗８０６がベース配線Ｂとベー
スフィンガ８０５で抵抗体を挟んで形成され、各ベース
側キャパシタ８０７がベース配線Ｂとベースフィンガ８
０５で絶縁層を挟んで形成されることを特徴としてい
る。
【００２８】図９に示すように、ベースとエミッタの両
方にバラスト抵抗９０２、９０３を挿入することは、ト
ランジスタ部９０１の高出力動作に対する発振や熱暴走
を押さえるための設計の選択肢が増えるが、同時にベー
ス、エミッタの両方にバラスト抵抗を挿入するため、利
得の低下を招くことになる。そこで、図１０に示す本実
施形態の回路図のように、ベースとエミッタに接続した
ベースバラスト抵抗８０６とエミッタバラスト抵抗８０
２に対し並列にベース側キャパシタ８０７とエミッタ側
キャパシタ８０３を接続する。
方にバラスト抵抗９０２、９０３を挿入することは、ト
ランジスタ部９０１の高出力動作に対する発振や熱暴走
を押さえるための設計の選択肢が増えるが、同時にベー
ス、エミッタの両方にバラスト抵抗を挿入するため、利
得の低下を招くことになる。そこで、図１０に示す本実
施形態の回路図のように、ベースとエミッタに接続した
ベースバラスト抵抗８０６とエミッタバラスト抵抗８０
２に対し並列にベース側キャパシタ８０７とエミッタ側
キャパシタ８０３を接続する。
【００２９】本実施形態では、各バラスト抵抗に対して
並列にキャパシタがバイパスコンデンサの役割を担うた
め、電力利得の低下を防止することができる。また、こ
のとき、第１実施形態および第２実施形態と同様に、抵
抗体を基板と垂直方向に形成するので、バラスト抵抗の
占める面積は小さく押さえることができ、抵抗体を基板
に対して水平方向に用いる場合に比べ、チップ面積の縮
小をはかることができる。
並列にキャパシタがバイパスコンデンサの役割を担うた
め、電力利得の低下を防止することができる。また、こ
のとき、第１実施形態および第２実施形態と同様に、抵
抗体を基板と垂直方向に形成するので、バラスト抵抗の
占める面積は小さく押さえることができ、抵抗体を基板
に対して水平方向に用いる場合に比べ、チップ面積の縮
小をはかることができる。
【００３０】本発明は、次のような実施形態をも含むも
のである。 （１）上記各実施形態において、バイポーラトランジス
タとして、シリコンバイポーラトランジスタを用いても
よい。シリコンバイポーラトランジスタを用いること
は、デバイスの低コスト化に対して有利である。またシ
リコンは熱伝導率が大きく、熱設計が容易なので、バラ
スト抵抗と併せて用いることによって、さらに大きな電
力増幅動作に対しても安定に動作させるよう設計するこ
とが可能という利点がある。
のである。 （１）上記各実施形態において、バイポーラトランジス
タとして、シリコンバイポーラトランジスタを用いても
よい。シリコンバイポーラトランジスタを用いること
は、デバイスの低コスト化に対して有利である。またシ
リコンは熱伝導率が大きく、熱設計が容易なので、バラ
スト抵抗と併せて用いることによって、さらに大きな電
力増幅動作に対しても安定に動作させるよう設計するこ
とが可能という利点がある。
【００３１】（２）上記各実施形態において、バイポー
ラトランジスタとして、ヘテロバイポーラトランジスタ
を用いてもよい。ここで挙げているヘテロバイポーラト
ランジスタとして、ガリウム砒素やインジウム燐やシリ
コンゲルマニウムなどを用いた化合物バイポーラトラン
ジスタがあげられる。ヘテロバイポーラトランジスタを
用いることにより、高効率な増幅器を形成することがで
きる。
ラトランジスタとして、ヘテロバイポーラトランジスタ
を用いてもよい。ここで挙げているヘテロバイポーラト
ランジスタとして、ガリウム砒素やインジウム燐やシリ
コンゲルマニウムなどを用いた化合物バイポーラトラン
ジスタがあげられる。ヘテロバイポーラトランジスタを
用いることにより、高効率な増幅器を形成することがで
きる。
【００３２】（３）上記各実施形態では、マルチフィン
ガ型バイポーラトランジスタをマイクロ波帯またはミリ
波帯のアナログ信号増幅器として用いる。移動体通信、
衛星通信の分野などにおいて、高出力、高利得、高効
率、低コストな増幅器が求められているので、高出力で
も安定した動作で、なおかつ高利得、高効率を実現し、
チップ面積を縮小して低コスト化を図る本発明のマルチ
フィンガ型バイポーラトランジスタをアナログ信号増幅
器に具備することは、有効な手段の一つになると考えら
れる。
ガ型バイポーラトランジスタをマイクロ波帯またはミリ
波帯のアナログ信号増幅器として用いる。移動体通信、
衛星通信の分野などにおいて、高出力、高利得、高効
率、低コストな増幅器が求められているので、高出力で
も安定した動作で、なおかつ高利得、高効率を実現し、
チップ面積を縮小して低コスト化を図る本発明のマルチ
フィンガ型バイポーラトランジスタをアナログ信号増幅
器に具備することは、有効な手段の一つになると考えら
れる。
【００３３】
【発明の効果】本発明によれば、以下の効果を奏する。
（１） 請求項１記載のマルチフィンガ型バイポーラト
ランジスタによれば、バラスト抵抗がエミッタ配線とエ
ミッタフィンガとで抵抗体を挟んで形成され、キャパシ
タがエミッタ配線とエミッタフィンガとで絶縁層を挟ん
で形成され、前記バラスト抵抗と前記キャパシタと前記
エミッタフィンガとが直線上に形成されているので、エ
ミッタバラスト抵抗を基板に対して垂直方向に形成する
ため、エミッタバラスト抵抗の占める面積を大幅に縮小
することができる。また、バラスト抵抗・キャパシタ・
エミッタフィンガを直線上に形成するので、フィンガ同
士の間隔の自由度を増すことができる。したがって、バ
ラスト抵抗及びキャパシタを並列接続したマルチフィン
ガ型バイポーラトランジスタの占有面積を縮小すること
ができる。
（１） 請求項１記載のマルチフィンガ型バイポーラト
ランジスタによれば、バラスト抵抗がエミッタ配線とエ
ミッタフィンガとで抵抗体を挟んで形成され、キャパシ
タがエミッタ配線とエミッタフィンガとで絶縁層を挟ん
で形成され、前記バラスト抵抗と前記キャパシタと前記
エミッタフィンガとが直線上に形成されているので、エ
ミッタバラスト抵抗を基板に対して垂直方向に形成する
ため、エミッタバラスト抵抗の占める面積を大幅に縮小
することができる。また、バラスト抵抗・キャパシタ・
エミッタフィンガを直線上に形成するので、フィンガ同
士の間隔の自由度を増すことができる。したがって、バ
ラスト抵抗及びキャパシタを並列接続したマルチフィン
ガ型バイポーラトランジスタの占有面積を縮小すること
ができる。
【００３４】（２） 請求項２記載のマルチフィンガ型
バイポーラトランジスタによれば、バラスト抵抗がベー
ス配線とベースフィンガとで抵抗体を挟んで形成され、
キャパシタがベース配線とベースフィンガとで絶縁層を
挟んで形成され、前記バラスト抵抗と前記キャパシタと
前記ベースフィンガとが直線上に形成されているので、
ベースバラスト抵抗を基板に対して垂直方向に形成する
ため、ベースバラスト抵抗の占める面積を大幅に縮小す
ることができる。また、バラスト抵抗・キャパシタ・ベ
ースフィンガを直線上に形成するので、フィンガ同士の
間隔の自由度を増すことができる。したがって、バラス
ト抵抗及びキャパシタを並列接続したマルチフィンガ型
バイポーラトランジスタの占有面積を縮小することがで
きる。
バイポーラトランジスタによれば、バラスト抵抗がベー
ス配線とベースフィンガとで抵抗体を挟んで形成され、
キャパシタがベース配線とベースフィンガとで絶縁層を
挟んで形成され、前記バラスト抵抗と前記キャパシタと
前記ベースフィンガとが直線上に形成されているので、
ベースバラスト抵抗を基板に対して垂直方向に形成する
ため、ベースバラスト抵抗の占める面積を大幅に縮小す
ることができる。また、バラスト抵抗・キャパシタ・ベ
ースフィンガを直線上に形成するので、フィンガ同士の
間隔の自由度を増すことができる。したがって、バラス
ト抵抗及びキャパシタを並列接続したマルチフィンガ型
バイポーラトランジスタの占有面積を縮小することがで
きる。
【００３５】（３）請求項３記載のマルチフィンガ型バ
イポーラトランジスタによれば、エミッタバラスト抵抗
がエミッタ配線とエミッタフィンガとで抵抗体を挟んで
形成され、エミッタバラスト抵抗に並列に接続されたエ
ミッタ側キャパシタがエミッタ配線とエミッタフィンガ
とで絶縁層を挟んで形成され、ベースバラスト抵抗がベ
ース配線とベースフィンガとで抵抗体を挟んで形成さ
れ、ベースバラスト抵抗に並列に接続されたベース側キ
ャパシタがベース配線とベースフィンガとで絶縁層を挟
んで形成されるので、エミッタバラスト抵抗およびベー
スバラスト抵抗を基板に対して垂直方向に形成するた
め、エミッタバラスト抵抗およびベースバラスト抵抗の
占める面積を大幅に縮小することができる。また、バラ
スト抵抗・キャパシタ・エミッタフィンガまたはベース
フィンガを直線上に形成するので、フィンガ同士の間隔
の自由度を増すことができる。したがって、バラスト抵
抗及びキャパシタを並列接続したマルチフィンガ型バイ
ポーラトランジスタの占有面積をより縮小することがで
きる。
イポーラトランジスタによれば、エミッタバラスト抵抗
がエミッタ配線とエミッタフィンガとで抵抗体を挟んで
形成され、エミッタバラスト抵抗に並列に接続されたエ
ミッタ側キャパシタがエミッタ配線とエミッタフィンガ
とで絶縁層を挟んで形成され、ベースバラスト抵抗がベ
ース配線とベースフィンガとで抵抗体を挟んで形成さ
れ、ベースバラスト抵抗に並列に接続されたベース側キ
ャパシタがベース配線とベースフィンガとで絶縁層を挟
んで形成されるので、エミッタバラスト抵抗およびベー
スバラスト抵抗を基板に対して垂直方向に形成するた
め、エミッタバラスト抵抗およびベースバラスト抵抗の
占める面積を大幅に縮小することができる。また、バラ
スト抵抗・キャパシタ・エミッタフィンガまたはベース
フィンガを直線上に形成するので、フィンガ同士の間隔
の自由度を増すことができる。したがって、バラスト抵
抗及びキャパシタを並列接続したマルチフィンガ型バイ
ポーラトランジスタの占有面積をより縮小することがで
きる。
【００３６】（４）請求項４記載のマルチフィンガ型バ
イポーラトランジスタによれば、シリコンバイポーラト
ランジスタであるので、デバイスの低コスト化および大
電力増幅動作の安定化等を容易に図ることができる。
イポーラトランジスタによれば、シリコンバイポーラト
ランジスタであるので、デバイスの低コスト化および大
電力増幅動作の安定化等を容易に図ることができる。
【００３７】（５）請求項５記載のマルチフィンガ型バ
イポーラトランジスタによれば、ヘテロバイポーラトラ
ンジスタであるので、高効率な増幅器を形成することが
できる。
イポーラトランジスタによれば、ヘテロバイポーラトラ
ンジスタであるので、高効率な増幅器を形成することが
できる。
【００３８】（６）請求項６記載のマイクロ波帯または
ミリ波帯のアナログ信号増幅器によれば、請求項１から
５のいずれかに記載のマルチフィンガ型バイポーラトラ
ンジスタを具備するので、移動体通信、衛星通信の分野
などにおいて、高出力でも安定した動作で、なおかつ高
利得、高効率を実現し、チップ面積を縮小して低コスト
化を図ることができる。
ミリ波帯のアナログ信号増幅器によれば、請求項１から
５のいずれかに記載のマルチフィンガ型バイポーラトラ
ンジスタを具備するので、移動体通信、衛星通信の分野
などにおいて、高出力でも安定した動作で、なおかつ高
利得、高効率を実現し、チップ面積を縮小して低コスト
化を図ることができる。
【図１】本発明に係るマルチフィンガ型バイポーラトラ
ンジスタの第１実施形態を示す平面図およびエミッタ部
分の断面図である。
ンジスタの第１実施形態を示す平面図およびエミッタ部
分の断面図である。
【図２】本発明に係るマルチフィンガ型バイポーラトラ
ンジスタの従来例を示す平面図である。
ンジスタの従来例を示す平面図である。
【図３】本発明に係るマルチフィンガ型バイポーラトラ
ンジスタの従来例におけるバラスト抵抗の構造を示す断
面図である。
ンジスタの従来例におけるバラスト抵抗の構造を示す断
面図である。
【図４】本発明に係るマルチフィンガ型バイポーラトラ
ンジスタの第２実施形態を示す平面図およびベース部分
の断面図である。
ンジスタの第２実施形態を示す平面図およびベース部分
の断面図である。
【図５】本発明に係るマルチフィンガ型バイポーラトラ
ンジスタの従来例におけるエミッタ側にバラスト抵抗を
挿入した場合の回路図である。
ンジスタの従来例におけるエミッタ側にバラスト抵抗を
挿入した場合の回路図である。
【図６】本発明に係るマルチフィンガ型バイポーラトラ
ンジスタの従来例におけるベース側にバラスト抵抗を挿
入した場合の回路図である。
ンジスタの従来例におけるベース側にバラスト抵抗を挿
入した場合の回路図である。
【図７】本発明に係るマルチフィンガ型バイポーラトラ
ンジスタの第２実施形態を示す回路図である。
ンジスタの第２実施形態を示す回路図である。
【図８】本発明に係るマルチフィンガ型バイポーラトラ
ンジスタの第３実施形態を示す平面図である。
ンジスタの第３実施形態を示す平面図である。
【図９】本発明に係るマルチフィンガ型バイポーラトラ
ンジスタの従来例におけるエミッタ側およびベース側に
バラスト抵抗を挿入した場合の回路図である。
ンジスタの従来例におけるエミッタ側およびベース側に
バラスト抵抗を挿入した場合の回路図である。
【図１０】本発明に係るマルチフィンガ型バイポーラト
ランジスタの第３実施形態を示す回路図である。
ランジスタの第３実施形態を示す回路図である。
１０１， ８０１ エミッタフィンガ １０２， ４０２ バラスト抵抗 １０３， ４０３ キャパシタ １０５， ４０５ 抵抗体 １０８， ４０８ 誘電体（絶縁層） ４０１， ８０５ ベースフィンガ ５０１， ９０１ トランジスタ部 ８０２ エミッタバラスト抵抗 ８０３ エミッタ側キャパシタ ８０６ ベースバラスト抵抗 ８０７ ベース側キャパシタ Ｃ コレクタ配線 Ｂ ベース配線 Ｅ エミッタ配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/73 - 29/737 H01L 21/8222 H01L 27/06 H01L 27/04
Claims (6)
- 【請求項１】 エミッタ配線と、複数のエミッタフィン
ガと、各エミッタフィンガに直列に接続されたバラスト
抵抗と、該バラスト抵抗に並列に接続されたキャパシタ
とを具備するマルチフィンガ型バイポーラトランジスタ
であって、 前記バラスト抵抗が前記エミッタ配線と前記エミッタフ
ィンガとで抵抗体を挟んで形成され、 前記キャパシタが前記エミッタ配線と前記エミッタフィ
ンガとで絶縁層を挟んで形成され、 前記バラスト抵抗と前記キャパシタと前記エミッタフィ
ンガとが直線上に形成されている ことを特徴とするマル
チフィンガ型バイポーラトランジスタ。 - 【請求項２】 ベース配線と、複数のベースフィンガ
と、各ベースフィンガに直列に接続されたバラスト抵抗
と、該バラスト抵抗に並列に接続されたキャパシタとを
具備するマルチフィンガ型バイポーラトランジスタであ
って、 前記バラスト抵抗が前記ベース配線と前記ベースフィン
ガとで抵抗体を挟んで形成され、 前記キャパシタが前記ベース配線と前記ベースフィンガ
とで絶縁層を挟んで形成され、 前記バラスト抵抗と前記キャパシタと前記ベースフィン
ガとが直線上に形成されている ことを特徴とするマルチ
フィンガ型バイポーラトランジスタ。 - 【請求項３】 エミッタ配線と、複数のエミッタフィン
ガと、各エミッタフィンガに直列に接続されたエミッタ
バラスト抵抗と、該エミッタバラスト抵抗に並列に接続
されたエミッタ側キャパシタと、ベース配線と、複数の
ベースフィンガと、各ベースフィンガに直列に接続され
たベースバラスト抵抗と、該ベースバラスト抵抗に並列
に接続されたベース側キャパシタとを具備するマルチフ
ィンガ型バイポーラトランジスタにおいて、 前記エミッタバラスト抵抗が前記エミッタ配線と前記エ
ミッタフィンガとで抵抗体を挟んで形成され、 前記エミッタバラスト抵抗に並列に接続されたエミッタ
側キャパシタが前記エミッタ配線と前記エミッタフィン
ガとで絶縁層を挟んで形成され、 前記ベースバラスト抵抗が前記ベース配線と前記ベース
フィンガとで抵抗体を挟んで形成され、 前記ベースバラスト抵抗に並列に接続されたベース側キ
ャパシタが前記ベース配線と前記ベースフィンガとで絶
縁層を挟んで形成され、 前記バラスト抵抗と前記キャパシタと前記エミッタフィ
ンガ又は前記ベースフィンガとが直線上に形成されてい
る ことを特徴とするマルチフィンガ型バイポーラトラン
ジスタ。 - 【請求項４】 シリコンバイポーラトランジスタである
ことを特徴とする請求項１から３のいずれかに記載のマ
ルチフィンガ型バイポーラトランジスタ。 - 【請求項５】 ヘテロバイポーラトランジスタであるこ
とを特徴とする請求項１から３のいずれかに記載のマル
チフィンガ型バイポーラトランジスタ。 - 【請求項６】 請求項１から５のいずれかに記載のマル
チフィンガ型バイポーラトランジスタを具備することを
特徴とするマイクロ波帯またはミリ波帯のアナログ信号
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05197899A JP3289696B2 (ja) | 1999-02-26 | 1999-02-26 | マルチフィンガ型バイポーラトランジスタおよびアナログ信号増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05197899A JP3289696B2 (ja) | 1999-02-26 | 1999-02-26 | マルチフィンガ型バイポーラトランジスタおよびアナログ信号増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252293A JP2000252293A (ja) | 2000-09-14 |
| JP3289696B2 true JP3289696B2 (ja) | 2002-06-10 |
Family
ID=12901966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05197899A Expired - Fee Related JP3289696B2 (ja) | 1999-02-26 | 1999-02-26 | マルチフィンガ型バイポーラトランジスタおよびアナログ信号増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3289696B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005036645A1 (ja) * | 2003-10-14 | 2006-12-28 | 松下電器産業株式会社 | トランジスタ集積回路装置及びその製造方法 |
-
1999
- 1999-02-26 JP JP05197899A patent/JP3289696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000252293A (ja) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5011549B2 (ja) | 半導体装置 | |
| US20060157825A1 (en) | Semiconductor device and manufacturing the same | |
| EP0723704B1 (en) | Layout for radio frequency power transistors | |
| TWI752598B (zh) | 放大電路之單位單元及功率放大器模組 | |
| CN1327523C (zh) | 具有基极条和集电极条的功率放大器 | |
| WO2001018865A1 (fr) | Module amplificateur de puissance haute-frequence et appareil de radiocommunications | |
| US6803643B2 (en) | Compact non-linear HBT array | |
| US6034383A (en) | High power density microwave HBT with uniform signal distribution | |
| JP3289696B2 (ja) | マルチフィンガ型バイポーラトランジスタおよびアナログ信号増幅器 | |
| JP2003142952A5 (ja) | ||
| JP2001196865A (ja) | 無線通信装置及び半導体装置 | |
| JP3660832B2 (ja) | 半導体集積回路装置 | |
| EP1402628B1 (en) | Stability enhanced multistage power amplifier | |
| US6856004B2 (en) | Compact layout for a semiconductor device | |
| JP3521750B2 (ja) | 半導体装置およびその半導体装置を用いた増幅装置 | |
| JP2946971B2 (ja) | 高周波増幅半導体集積回路 | |
| JP5035588B2 (ja) | バイポーラトランジスタを有する半導体装置 | |
| JP2679650B2 (ja) | 高出力ミリ波ｍｍｉｃ | |
| US5804867A (en) | Thermally balanced radio frequency power transistor | |
| JP3269549B2 (ja) | 半導体装置 | |
| JP2000106386A (ja) | 高周波増幅器 | |
| JPH11260833A (ja) | 高出力半導体デバイスおよびその設計方法ならびに半導体集積回路 | |
| JPH08111618A (ja) | マイクロ波半導体装置 | |
| RU2216071C1 (ru) | Мощная свч-транзисторная структура | |
| JP5783241B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |