JP7474782B2 - 内側供給フィンガを有する高出力トランジスタ - Google Patents

内側供給フィンガを有する高出力トランジスタ Download PDF

Info

Publication number
JP7474782B2
JP7474782B2 JP2021562816A JP2021562816A JP7474782B2 JP 7474782 B2 JP7474782 B2 JP 7474782B2 JP 2021562816 A JP2021562816 A JP 2021562816A JP 2021562816 A JP2021562816 A JP 2021562816A JP 7474782 B2 JP7474782 B2 JP 7474782B2
Authority
JP
Japan
Prior art keywords
gate
drain
bond pad
finger
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021562816A
Other languages
English (en)
Other versions
JP2022529373A (ja
Inventor
トラン、フランク
モクティー、ズラーズミ
チャン、ヘドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2022529373A publication Critical patent/JP2022529373A/ja
Application granted granted Critical
Publication of JP7474782B2 publication Critical patent/JP7474782B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Description

関連出願の相互参照
本願は２０１９年４月２４日に出願された米国特許出願第１６／３９３，２８０号の優先権を主張し、その内容の全体を参照により本明細書に組み込む。
本明細書に記載する発明概念はマイクロ電子デバイスに関し、より詳細には、単位セル・ベースの構造を有する高出力、高周波数のトランジスタに関する。
無線周波数（５００ＭＨｚ）、Ｓバンド（３ＧＨｚ）、及びＸバンド（１０ＧＨｚ）などの高周波数で動作しながら高出力に対応できる能力を必要とする電気回路が、近年ますます一般的になりつつある。高出力、高周波数回路の増加に起因して、無線周波数及びマイクロ波周波数で確実に動作できしかも依然としてより高い電力負荷に対応できるトランジスタの需要も、相応に増加している。
出力電力の増大を実現するために、ゲート周辺部をより大きくしたトランジスタが開発されている。トランジスタの有効なゲート周辺部を大きくするための１つの技法は、単位セル構成において並列に接続されている複数のトランジスタ・セルを提供することである。例えば、高出力トランジスタは、図１に示すように、それぞれの細長いソース・コンタクト及びドレイン・コンタクトの間に並列に延在する、複数のゲート・フィンガを含み得る。
特に、図１は、半導体基板２０上にゲート・パッド１２とドレイン・パッド３２とを含む、従来の半導体トランジスタ・デバイス１０の金属配置を示す。図１はデバイスの平面図である（すなわち、デバイスを上方から見下ろしている）。図１に示すように、従来の半導体トランジスタ・デバイス１０では、ゲート・パッド１２は、ゲート・バス１４によって、第１の方向（例えば図１に示すＹ方向）に沿って互いから離間されて第１の方向と交差する第２の方向（例えば図１に示すＸ方向）に延在する、複数の平行なゲート・フィンガ１６に接続される。ドレイン・パッド３２は、ドレイン・バス３４を介して、複数のドレイン・コンタクト３６に接続される。更に、ソース・コンタクト２６はまた、半導体トランジスタ・デバイス１０上にも位置付けられ得る。各ゲート・フィンガ１６がＸ方向に沿って、隣り合うソース・コンタクト２６及びドレイン・コンタクト３６の対の間に延びている。半導体トランジスタ・デバイス１０の単位セルがボックス４０に示されており、これには隣り合うソース・コンタクト２６及びドレイン・コンタクト３６の間に延在するゲート・フィンガ１６が含まれている。「ゲート長さ」はＹ方向のゲートの金属被覆の距離を指し、一方「ゲート幅」は、Ｘ方向にソース・コンタクト及びドレイン・コンタクト２６、３６が重なり合う距離である。すなわち、ゲート・フィンガ１６の「幅」とは、ゲート・フィンガの１６の、隣り合うソース・コンタクト２６／ドレイン・コンタクト３６と平行に延びる寸法（Ｘ方向に沿った距離）を指す。デバイスのゲート周辺部とは、半導体トランジスタ・デバイス１０の各ゲート・フィンガ１６のゲート幅の合計を指す。
単位セルを追加することに加えて、マルチ・セル・トランジスタ・デバイスのゲート周辺部は、ゲート・フィンガの幅を大きく（すなわちＸ方向により長く）することによって、大きくすることができる。しかしながら、デバイスのゲート・フィンガの幅が大きくなるにつれ、デバイスの高周波数性能に悪影響が及ぶ可能性がある。更に、ゲート・フィンガの幅を大きくすることは通常、ゲート・フィンガが、ゲート・フィンガの金属被覆の電気移動を生じさせる可能性のある大きな電流レベルに対処せねばならないことを意味する。
米国特許出願第１６／２０８，８２１号 米国特許出願第１６／３７５，３９８号
Ｐ．Ｈ．Ａａｅｎ、Ｊ．Ａ．Ｐｌａ、Ｊ．Ｗｏｏｄ、「Ｍｏｄｅｌｉｎｇ ａｎｄ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＲＦ ａｎｄ Ｍｉｃｒｏｗａｖｅ Ｐｏｗｅｒ ＦＥＴｓ」 Ｃａｍｂｒｉｄｇｅ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ、２００７年 Ｓ．Ｃ．Ｃｒｉｐｐｓ、「ＲＦ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒｓ ｆｏｒ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」、Ａｒｔｅｃｈ Ｈｏｕｓｅ、２００６年
本発明のいくつかの実施例に従えば、半導体構造上に延在するゲート・フィンガ及びドレイン・フィンガと、ゲート・フィンガに結合されているゲート・ボンド・パッドと、ドレイン・フィンガに結合されているドレイン・ボンド・パッドと、を含み、ゲート・ボンド・パッドはゲート・フィンガ上に延在する、及び／又は、ドレイン・ボンド・パッドはドレイン・フィンガ上に延在する、トランジスタ・デバイス、が提供される。
いくつかの実施例では、トランジスタ・デバイスは、ゲート・ボンド・パッドとドレイン・ボンド・パッドの間のエリア上に配置されている隔離材を更に含む。
いくつかの実施例では、隔離材は導電性隔離材、磁性隔離材、又は損失性誘電体の隔離材である。
いくつかの実施例では、隔離材は複数の第３のボンド・ワイヤを備える。
いくつかの実施例では、トランジスタ・デバイスは、ゲート・ボンド・パッドに結合されている入力ボンド・ワイヤと、ドレイン・ボンド・パッドに結合されている出力ボンド・ワイヤと、を更に含み、隔離材は物理的に入力ボンド・ワイヤと出力ボンド・ワイヤの間にある。
いくつかの実施例では、ゲート・ボンド・パッドは、ドレイン・フィンガ及びゲート・フィンガ上に延在する。
いくつかの実施例では、トランジスタ・デバイスは、ゲート・フィンガに結合されているゲート相互接続部を更に含み、ゲート・ボンド・パッドは、ゲート相互接続部の内側位置においてゲート相互接続部に結合される。
いくつかの実施例では、ゲート相互接続部の内側位置は、ゲート相互接続部の第１の端部と第２の端部との間の距離の３分の１と３分の２との間にある。
いくつかの実施例では、ゲート相互接続部の内側位置は、ゲート相互接続部の第１の端部と第２の端部との間の半分の地点にある。
いくつかの実施例では、ゲート・ボンド・パッドは、多セグメント導電ビアによってゲート相互接続部に結合される。
いくつかの実施例では、ゲート・フィンガ及びドレイン・フィンガは第１の方向に延在し、ゲート・ボンド・パッド及びドレイン・ボンド・パッドは、第１の方向と交差する第２の方向に延在する。
いくつかの実施例では、トランジスタ・デバイスは、ゲート・ボンド・パッドとゲート・フィンガの間にフィールド・プレートを更に含む。
本発明の更なる実施例に従えば、ゲート・フィンガ及びドレイン・フィンガと、ゲート・フィンガに結合されているゲート相互接続部と、ドレイン・フィンガに結合されているドレイン相互接続部と、ゲート相互接続部の内側位置においてゲート相互接続部に結合されているゲート・ボンド・パッドと、ドレイン相互接続部の内側位置においてドレイン相互接続部に結合されているドレイン・ボンド・パッドと、を含み、ゲート・ボンド・パッドはゲート・フィンガ上に延在する、及び／又は、ドレイン・ボンド・パッドはドレイン・フィンガ上に延在する、トランジスタ・デバイス、が提供される。
いくつかの実施例では、トランジスタ・デバイスは、ゲート・ボンド・パッドに結合されている入力ボンド・ワイヤと、ドレイン・ボンド・パッドに結合されている出力ボンド・ワイヤと、物理的に入力ボンド・ワイヤと出力ボンド・ワイヤの間にある隔離材と、を更に含む。
いくつかの実施例では、隔離材は、入力ボンド・ワイヤと出力ボンド・ワイヤの間の結合を弱化するように構成されている、導電性隔離材、磁性隔離材、又は損失性誘電体の隔離材である。
いくつかの実施例では、隔離材は複数の第３のボンド・ワイヤを備える。
いくつかの実施例では、ゲート・ボンド・パッドは、ドレイン・フィンガ及びゲート・フィンガ上に延在する。
いくつかの実施例では、トランジスタ・デバイスは、ゲート・ボンド・パッドとゲート・フィンガの間にフィールド・プレートを更に含む。
本発明の更なる実施例に従えば、第１の方向に延在するゲート・フィンガ及びドレイン・フィンガと、入力ボンド・ワイヤが結合されている、第１の方向と交差する第２の方向に延在するゲート・ボンド・パッドと、出力ボンド・ワイヤが結合されている、第２の方向に延在するドレイン・ボンド・パッドと、を含み、ゲート・ボンド・パッドはゲート・フィンガ上に延在する、及び／又は、ドレイン・ボンド・パッドはドレイン・フィンガ上に延在する、トランジスタ・デバイス、が提供される。
いくつかの実施例では、トランジスタ・デバイスは、入力ボンド・ワイヤと出力ボンド・ワイヤの間に隔離材を更に含む。
いくつかの実施例では、隔離材は、入力ボンド・ワイヤと出力ボンド・ワイヤの間で第２の方向に延在する。
いくつかの実施例では、トランジスタ・デバイスは、ゲート・フィンガに結合されているゲート相互接続部を更に含み、ゲート・ボンド・パッドは、ゲート相互接続部の内側位置においてゲート相互接続部に結合される。
添付の図面は、本発明の更なる理解を提供するために収録されており、本願に組み込まれてその一部を構成するもので、本発明の特定の実施例を示している。
従来のマルチ・セル・トランジスタの金属配置の平面図である。 ゲート・ランナ及びドレイン・ランナを利用するマルチ・セル・トランジスタの実施例を示す平面図である。 線Ａ－Ａ’に沿って取られた図２Ａの断面図である。 線Ｂ－Ｂ’に沿って取られた図２Ａの断面図である。 従来の横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタ・デバイスの単位セルの断面図である。 底部ソース端子を利用する従来のＬＤＭＯＳトランジスタ・デバイスの単位セルの断面図である。 従来の高電子移動度トランジスタ（ＨＥＭＴ）セルの断面図である。 ゲート・フィンガの数を増やしたトランジスタ・デバイスを示す平面図である。 ゲート・フィンガの幅を大きくしたトランジスタ・デバイスを示す平面図である。 線Ａ－Ａ’に沿って取られた図５Ａの断面図である。 線Ｂ－Ｂ’に沿って取られた図５Ａの断面図である。 本発明のいくつかの実施例に係る、ゲート・フィンガの幅を大きくしたトランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ａ－Ａ’に沿って取られた図６Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｂ－Ｂ’に沿って取られた図６Ａの断面図である。 図６Ａの線Ａ－Ａ’に沿って取られた本発明の追加の実施例を示す図である。 図６Ａの線Ａ－Ａ’に沿って取られた本発明の追加の実施例を示す図である。 ゲート・フィンガ及びドレイン・フィンガが介在する相互接続部を用いずに内側の場所において供給を受けるトランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ａ－Ａ’に沿って取られた図９Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｂ－Ｂ’に沿って取られた図９Ａの断面図である。 ゲート・マニホールドに結合されているゲート・ボンド・パッド及びドレイン・マニホールドに結合されているドレイン・ボンド・パッドの平面図である。 本発明のいくつかの実施例に係る、複数のゲート・ランナが利用されるトランジスタ・デバイスを示す断面図である。 本発明のいくつかの実施例に係る、ゲート・フィンガの幅が大きくされゲート・フィンガ上にゲート・ボンド・パッドが設けられている、トランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ｃ－Ｃ’に沿って取られた図１２Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｄ－Ｄ’に沿って取られた図１２Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｃ－Ｃ’に沿って取られた、ゲート・フィンガがエッジ供給式である図１２Ａの別の例示の実施例の断面図である。 本発明のいくつかの実施例に係る、線Ｄ－Ｄ’に沿って取られた、ゲート・フィンガがエッジ供給式である図１２Ａの別の例示の実施例の断面図である。 本発明のいくつかの実施例に係る、線Ｃ－Ｃ’に沿って取られた、ドレイン・フィンガがエッジ供給式である図１２Ａの別の例示の実施例の断面図である。 本発明のいくつかの実施例に係る、線Ｄ－Ｄ’に沿って取られた、ドレイン・フィンガがエッジ供給式である図１２Ａの別の例示の実施例の断面図である。 入力ボンド・ワイヤと出力ボンド・ワイヤの間の結合の効果を弱化するために隔離材を利用する、本発明に係るパッケージングされたトランジスタ・デバイスの斜視図である。 線Ｅ－Ｅ’に沿って取られた、図１３Ａの実施例で示す隔離材を組み込んだパッケージングされたトランジスタ・デバイスの概略断面図である。 本発明の更なる実施例に係る、隔離材を示す概略断面図である。 本発明の更なる実施例に係る、トランジスタ・ダイがトランジスタ・ダイの頂面上にグランド・パッドを有する実施例を示す図である。 本発明のいくつかの実施例に係る、隔離ボンド・ワイヤを組み込んだ隔離材の構成を示す断面図である。 本発明の更なる実施例に係る、複数の隔離ボンド・ワイヤが１つ又は複数のグランド・パッドに接続されている実施例を示す図である。 本発明の更なる実施例に係る、隔離ボンド・ワイヤを組み込んだ隔離材の構成を示す断面図である。 本発明の更なる実施例に係る、複数の隔離ボンド・ワイヤが１つ又は複数のグランド・パッドに接続されている実施例を示す図である。 本発明のいくつかの実施例に係る、ゲート・フィンガの幅が大きくされゲート・フィンガ上に多セグメント導電ビアを用いてゲート・ボンド・パッドが設けられている、トランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ｆ－Ｆ’に沿って取られた図１７Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｇ－Ｇ’に沿って取られた図１７Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｆ－Ｆ’に沿って取られた、ゲート・フィンガがエッジ供給式である、多セグメント導電ゲート・ビアを組み込んだ図１７Ａの別の例示の実施例の断面図である。 本発明のいくつかの実施例に係る、線Ｇ－Ｇ’に沿って取られた、ゲート・フィンガがエッジ供給式である、多セグメント導電ゲート・ビアを組み込んだ図１７Ａの別の例示の実施例の断面図である。 本発明のいくつかの実施例に係る、線Ｆ－Ｆ’に沿って取られた、ドレイン・フィンガがエッジ供給式である、多セグメント導電ドレイン・ビアを組み込んだ図１７Ａの別の例示の実施例の断面図である。 本発明のいくつかの実施例に係る、線Ｇ－Ｇ’に沿って取られた、ドレイン・フィンガがエッジ供給式である、多セグメント導電ドレイン・ビアを組み込んだ図１７Ａの別の例示の実施例の断面図である。 本発明のいくつかの実施例に係る、ゲート・ボンド・パッドがゲート・フィンガ及びドレイン・フィンガ上に延在し、ドレイン・ボンド・パッドがゲート・フィンガ及びドレイン・フィンガ上に延在しない、トランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ｈ－ｈ’に沿って取られた図１８Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｉ－Ｉ’に沿って取られた図１８Ａの断面図である。 本発明のいくつかの実施例に係る、ゲート・フィンガ及びドレイン・フィンガ上に多セグメント導電ビアを用いてゲート・ボンド・パッドが設けられており、ドレイン・ボンド・パッドはゲート・フィンガ及びドレイン・フィンガ上に延在しない、トランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ｊ－Ｊ’に沿って取られた図１９Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｋ－Ｋ’に沿って取られた図１９Ａの断面図である。 本発明のいくつかの実施例に係る、ゲート・ボンド・パッド１２２０がゲート・フィンガ及びドレイン・フィンガ上に延在せず、ドレイン・ボンド・パッドがゲート・フィンガ及びドレイン・フィンガ上に延在する、トランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ｌ－Ｌ’に沿って取られた図２０Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｍ－Ｍ’に沿って取られた図２０Ａの断面図である。 本発明のいくつかの実施例に係る、ゲート・ボンド・パッドがゲート・フィンガ及びドレイン・フィンガ上に延在せず、ドレイン・ボンド・パッドが多セグメント導電ビアを用いてゲート・フィンガ及びドレイン・フィンガ上に延在する、トランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ｎ－Ｎ’に沿って取られた図２１Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｏ－Ｏ’に沿って取られた図２１Ａの断面図である。 本発明のいくつかの実施例に係る、ゲート・ボンド・パッド及びドレイン・ボンド・パッドの両方がセグメント化されている、トランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ｐ－Ｐ’に沿って取られた図２２Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｑ－Ｑ’に沿って取られた図２２Ａの断面図である。 本発明のいくつかの実施例に係る、ゲート・ボンド・パッド及びドレイン・ボンド・パッドの両方がセグメント化されておりそれらが多セグメント導電ビアを利用する、トランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ｒ－Ｒ’に沿って取られた図２３Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｓ－Ｓ’に沿って取られた図２３Ａの断面図である。 本発明のいくつかの実施例に係る、相互接続部を使用せずにボンド・パッドとゲート／ドレイン・フィンガの間の接続部を提供する、トランジスタ・デバイスの実施例である。 本発明のいくつかの実施例に係る、相互接続部を使用せずにボンド・パッドとゲート／ドレイン・フィンガの間の接続部を提供する、トランジスタ・デバイスの実施例である。 本発明のいくつかの実施例に係る、相互接続部を使用せずにボンド・パッドとゲート／ドレイン・フィンガの間の接続部を提供する、トランジスタ・デバイスの実施例である。 本発明のいくつかの実施例に係る、相互接続部を使用せずにボンド・パッドとゲート／ドレイン・フィンガの間の接続部を提供する、トランジスタ・デバイスの実施例である。 フィールド・プレートを組み込んだ本発明のいくつかの実施例に係るトランジスタ・デバイスを示す平面図である。 本発明のいくつかの実施例に係る、線Ｔ－Ｔ’に沿って取られた図２５Ａの断面図である。 本発明のいくつかの実施例に係る、線Ｕ－Ｕ’に沿って取られた図２５Ａの断面図である。
本発明概念の実施例について、本発明の実施例を示す添付の図面を参照して、以下でより十分に記載する。ただし本発明概念は、多くの異なる形態で具現化されてもよく、本明細書に明記する実施例に限定されるものと解釈するべきではない。そうではなく、これらの実施例は、本開示が周到且つ完全となり、本発明概念の範囲が当業者に十分に伝わるように提供されている。全体を通して、同様の数字は同様の要素を指している。
本発明概念の実施例は、大きい有効ゲート幅を有するマルチ・セル・トランジスタ・デバイスを提供する。ゲート信号を、ゲート相互接続部の内側位置、例えばゲート相互接続部の中間点において、ゲート・フィンガに供給することによって、ゲート信号が長いゲート・フィンガの全長にわたって伝播することに起因して生じ得る大きい位相差を、低減及び／又は回避することができる。いくつかの実施例によれば、ゲート相互接続部の上方にゲート・ランナを追加し、導電ビアによってゲート・ランナをゲート相互接続部における内側位置に結合することによって、マルチ・セル・トランジスタ・デバイスのより大きいゲート幅に対処することができる。ゲート相互接続部の内側位置へのゲート・ランナの接続部は、ゲート・フィンガを複数のセグメントへと分割する役割を果たし得る。ゲート信号はこの場合、ゲート相互接続部の内側位置からゲート相互接続部の端部へと移動してゲート・フィンガに提供され得、このとき結果的な伝播したゲート信号には、位相差がほとんど又は全く生じない。
ゲート・フィンガをセグメントへと実質上分割し、ゲート信号をゲート・ランナによってゲート・フィンガ・セグメントの各々に分配することによって、従来のデバイスと比較してトランジスタの利得性能が向上し得る。
こうして、いくつかの実施例では、半導体構造と、半導体構造上で第１の方向に延在する複数のゲート・フィンガと、半導体構造上で第１の方向に延在する第１の端部及び第２の端部を各々有する複数のゲート相互接続部と、半導体構造上で第１の方向に延在する複数のゲート・ランナと、半導体構造上にあり且つゲート・ランナに接続されているゲート・マニホールドと、を含む、トランジスタ、が提供される。各ゲート相互接続部は、複数の第１の導電ビアによってそれぞれのゲート・フィンガに接続されている。ゲート相互接続部は、ゲート相互接続部のそれぞれの第１の端部及びそれぞれの第２の端部から離れているゲート相互接続部の内側位置において、それぞれの第２の導電ビアによって、それぞれのゲート・ランナに接続されている。半導体構造は、例えば、１つ又は複数の半導体エピタキシャル層を上に成長させた、半導体又は非半導体の基板を備え得る。いくつかの実施例では基板が除去されてもよい。
いくつかの実施例では、半導体構造と、半導体構造上に交互に配置されている複数のソース領域及び複数のドレイン領域と、複数のソース領域及び複数のドレイン領域のうちの隣り合うものの間の第１のレベルにそれぞれ延在する、複数のゲート・フィンガと、半導体構造よりも上方の第１のレベルよりも高い第２のレベルにある、半導体構造上にある複数のゲート相互接続部と、半導体構造よりも上方の第２のレベルよりも高い第３のレベルにある、前記半導体構造上にある複数のゲート・ランナと、半導体構造上にあり且つゲート・ランナに接続されているゲート・マニホールドと、を含む、トランジスタ、が提供される。ゲート相互接続部の各々は、複数の第１の導電ビアによってそれぞれのゲート・フィンガに接続されている。各ゲート・ランナは第２の導電ビアによってそれぞれのゲート相互接続部に接続されており、この第２の導電ビアは、隣り合うソース領域と重なり合うゲート相互接続部上のそれぞれの第１の内側位置において、それぞれのゲート相互接続部に接続する。
いくつかの実施例では、半導体構造と、半導体構造上に延在する複数のゲート・フィンガと、半導体構造上にある複数のゲート相互接続部であって、複数のゲート相互接続部の各々がゲート・フィンガのそれぞれ１つに電気的に結合されており、複数のゲート相互接続部の各ゲート相互接続部は第１の端部及び第２の端部を有する、複数のゲート相互接続部と、半導体構造上にある複数のゲート・ランナと、を含む、トランジスタ、が提供される。各ゲートは、導電ビアによって少なくとも１つのゲート相互接続部に接続されている。導電ビアを介して少なくとも１つのゲート相互接続部の第１の端部において受け取られた電流は、導電ビアを介して少なくとも１つのゲート相互接続部の第２の端部において受け取られた電流との位相差が１度未満である。
ここで本発明の実施例について、図２Ａ～図１１を参照して更に詳細に記載する。
「背景技術」の項で検討したように、トランジスタの有効なゲート周辺部を大きくするための１つの技法は、並列に接続されている複数の単位セル・トランジスタを提供することである。そのような複数の単位セル・トランジスタは、高周波数及び／又は高出力に関与する用途で使用され得る。例えば、基地局は、セルの有効範囲にとって必要な高い出力電力を生成するために、信号増幅の最終段においてＲＦ電力増幅器を使用する場合がある。これらＲＦ電力増幅器並びに類似の用途において重要な要素は、増幅機構を実現する単位セル・トランジスタである。
図２Ａは、ゲート・ランナ及びドレイン・ランナを利用するマルチ・セル・トランジスタの実施例を示す平面図である。図２Ｂは、線Ａ－Ａ’に沿って取られた図２Ａの断面図である。図２Ｃは、線Ｂ－Ｂ’に沿って取られた図２Ａの断面図である。
最初に図２Ａを参照すると、複数のトランジスタ・セル２００を含むトランジスタ・デバイス１００が示されている。トランジスタ・セル２００の作用領域は、ゲート・フィンガ２１０と、ドレイン・フィンガ２１５と、ソース・コンタクト２０５とを含み得る。増幅中、ドレイン・フィンガ２１５とソース・コンタクト２０５との間を電流が流れ、電流の量はゲート・フィンガ２１０に適用される電圧信号によって調整される。
図２Ｂに示すように、ゲート・フィンガ２１０を介してトランジスタ・セル２００にゲート信号が提供され得る。ゲート・フィンガ２１０は、トランジスタ・セル２００のゲート領域に電気的に結合され得る。同様に、図２Ｃに示すように、ドレイン・フィンガ２１５を介してトランジスタ・セル２００にドレイン信号が提供され得る。
ゲート・フィンガ２１０、ドレイン・フィンガ２１５、及びソース２０５が、トランジスタの実施例を包含している半導体構造１９０上に形成され得る。より具体的には、ドレイン・フィンガ２１５、ソース・コンタクト２０５、及びゲート・フィンガ２１０はそれぞれ、トランジスタ・セル２００の半導体実装のドレイン領域、ソース領域、及びゲート領域（例えばチャネル）に結合され得る。図２Ａのドレイン・フィンガ２１５、ソース・コンタクト２０５、及びゲート・フィンガ２１０が接続され得る半導体ベースのトランジスタ・セル２００の、複数の実施例が可能であることが、理解されるであろう。例えば、ドレイン・フィンガ２１５、ソース・コンタクト２０５、及びゲート・フィンガ２１０は、ＬＤＭＯＳ及び／又はＨＥＭＴトランジスタの実施例に結合され得るが、本発明はこれに限定されない。
例えば、図３Ａは線Ｃ－Ｃ’に沿って取られた図２Ａの断面図であり、トランジスタ・セル２００がＬＤＭＯＳトランジスタ・セルである、図２Ａのトランジスタ・セルの実装形態を示す。ＬＤＭＯＳ電界効果トランジスタ（ＦＥＴ）は、半導体構造１９０に形成されているソース領域１０５及びドレイン領域１１５を有する、３端子のトランジスタ・デバイスである。半導体構造１９０は、半導体基板１２１上に、（例えばｐ型導電性の）半導体基板１２１と、（例えばｎ型導電性の）ドリフト層１２３と、を含む。半導体基板は、例えば、サファイア、ダイヤモンド、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、炭化シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなどを含む、半導体基板及び非半導体基板を含み得る。ＬＤＭＯＳトランジスタ・セル２００は、ソース領域１０５とドレイン領域１１５と提供する、ドープされたウェル領域を含み得る。ＬＤＭＯＳトランジスタ・セル２００のソース領域１０５、ドレイン領域１１５、及びゲート領域１１０は、ＬＤＭＯＳトランジスタ・セル２００の動作用のコンタクトに結合され得る。例えば、ゲート領域１１０は、図２Ａに示されているゲート・フィンガ２１０に電気的に結合され得る。同様に、ドレイン領域１１５は、図２Ａに示されているドレイン・フィンガ２１５に電気的に結合され得る。
ゲート領域１１０は、絶縁体層１２９（例えばＳｉＯ２）によって導電チャネルから隔離されている。ソース領域１０５に対して正になる電圧をゲート領域１１０に印加すると、ソース領域１０５とドレイン領域１１５との間に反転層（例えばチャネル）が形成されることによって、ドレイン領域１１５とソース領域１０５との間を流れる電流が提供され得る。ＬＤＭＯＳ ＦＥＴは「エンハンスメント・モード」で動作することができるが、これは、印加される正のゲート電圧によってｐウェルにまたがるチャネルが強化されるまでは、ドレイン－ソース電流が流れない場合のあることを意味する。
図３Ａは、ＬＤＭＯＳトランジスタ・セル２００のソース領域１０５の上面にコンタクトが接続されているＬＤＭＯＳを示しているが、他の実施例が可能であることが理解されよう。例えば、いくつかの実施例では、ソース領域１０５をＬＤＭＯＳデバイスの底面上のコンタクトに接続するための、ビア又は他の接続領域が提供され得る。例えば、図３Ｂは、底部ソース・コンタクト２０５を利用する従来のＬＤＭＯＳトランジスタ・セル２００の断面図である。図３Ｂに示すように、横方向に拡散させた低抵抗のｐ＋「シンカ（ｓｉｎｋｅｒ）」１２７によって、ソース領域１０５を基板１２１及びソース・コンタクト２０５に接続することができる。図３ＢのＬＤＭＯＳデバイスが図２Ａに示すもののような並列トランジスタ構成と共に使用される場合は、デバイスの頂面にはソース・フィンガ及び／又は他のソース・コンタクトは必要ない場合がある。いくつかの実施例では、ゲート・フィンガ２１０及び／又はドレイン・フィンガ２１５と同様のソース・フィンガが提供され得る。
図３Ｃは線Ｃ－Ｃ’に沿って取られた図２Ａの断面図であり、トランジスタ・セル２００がＨＥＭＴトランジスタ・セルである、図２Ａのトランジスタ・セル２００の実装形態を示す。図３Ｃに示すように、ＨＥＭＴトランジスタ・セル２００は、例えば４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣを含み得る基板１２２を含む、半導体構造１９０を含み得る。基板材料として炭化シリコンが使用され得るが、本発明の実施例は、サファイア、ダイヤモンド、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなどの、任意の好適な基板を利用してもよい。基板１２２上にはエピタキシャル構造が形成される。エピタキシャル構造は、基板１２２上に形成されているチャネル層１２４と、チャネル層１２４上に形成されているバリア層１２６と、を含み得る。チャネル層１２４及びバリア層１２６はＩＩＩ族窒化物系材料を含んでもよく、バリア層１２６の材料はチャネル層１２４の材料よりも大きいバンドギャップを有する。例えば、チャネル層１２４はＧａＮを含んでもよく、一方、バリア層１２６はＡｌＧａＮを含んでもよい。チャネル層１２４及びバリア層１２６は単一層構造として示されているが、チャネル層１２４及び／又はバリア層１２６のいずれか又は両方を多層構造として実装してもよいことが、諒解されるであろう。基板１２２上に提供されるエピタキシャル構造の一部として、例えばバッファ層、歪み調整層、移行層などといった追加の層も含まれてよいこともまた、諒解されるであろう。
バリア層１２６とチャネル層１２４との間のバンドギャップの違い、及びバリア層１２６とチャネル層１２４との間の境界面における圧電効果に起因して、チャネル層１２４におけるチャネル層１２４とバリア層１２６との間の接合部で、二次元電子ガス（２ＤＥＧ）が誘起される。２ＤＥＧは、ソース・コンタクト・セグメント２０５及びドレイン・フィンガ２１５の下方にそれぞれあるデバイスのソース領域とドレイン領域との間の導通を可能にする、高導電性層として機能する。ソース・コンタクト・セグメント２０５及びドレイン・フィンガ２１５は、バリア層１２６上に形成される。バリア層１２６上には、ドレイン・フィンガ２１５とソース・コンタクト・セグメント２０５との間に、ゲート・フィンガ２１０が形成される。
図３Ａ、図３Ｂ、及び図３ＣのＬＤＭＯＳデバイス及びＨＥＭＴデバイスは、トランジスタ・セル２００の可能な構成の実例として挙げられている。ただし、本明細書に記載する実施例の範囲から逸脱することなく、本発明と共に他のトランジスタ・セル構成を利用してもよいことが理解されよう。例えば、ゲート・フィンガ及び／又はドレイン・フィンガを使用して他のトランジスタ・セルと組合せ可能なトランジスタ・セル２００の任意の構成が、本明細書に記載する実施例から利益を受ける場合がある。したがって、本発明はＨＥＭＴ及びＬＤＭＯＳトランジスタ・セルに限定されない。本明細書で使用する場合、用語「半導体構造」は、図２Ａのゲート・フィンガ２１０及びドレイン・フィンガ２１５が接続され得るトランジスタ・セル構成（例えば、図３Ａ、図３Ｂ、及び図３Ｃに示すＬＤＭＯＳ及びＨＥＭＴの実例など）を指すように使用されることになる。
図２Ａ、図２Ｂ、及び図２Ｃを再び参照すると、ゲート・フィンガ２１０は、複数の第１の導電ゲート・ビア２２８によって、ゲート・ランナ２２５に結合され得る。いくつかの実施例では、ゲート・ランナ２２５は、半導体構造よりも上方のゲート・フィンガ２１０よりも高いレベルにあり得る。ゲート・ランナ２２５は、第２の導電ゲート・ビア２２７によって、ゲート・パッド２２１に更に接続され得る。ゲート・パッド２２１は、ゲート・マニホールド２２０に更に接続され得る。ゲート・マニホールド２２０は、複数のトランジスタ・セル２００にゲート信号を提供し得る。
ドレイン・フィンガ２１５は、複数の第１の導電ドレイン・ビア２３８によって、ドレイン・ランナ２３５に結合され得る。いくつかの実施例では、ドレイン・ランナ２３５は、半導体構造１９０よりも上方のドレイン・フィンガ２１５よりも高いレベルにあり得る。ドレイン・ランナ２３５は、第２の導電ドレイン・ビア２３７によって、ドレイン・パッド２３１に更に接続され得る。ドレイン・パッド２３１は、ドレイン・マニホールド２４０に更に接続され得る。ドレイン・マニホールド２４０は、複数のトランジスタ・セル２００にドレイン信号を提供し得る。
トランジスタ・デバイス１００に提供される所与の固定されたドレイン・バイアス電圧に関して、出力電流の量はトランジスタ・デバイス１００の出力電力に影響を与え得る。出力電流は、図２Ａ～図２Ｂに示すゲート・フィンガ幅（Ｗ）にゲート・フィンガ２１０の数を乗算したものである、ゲート周辺部の総計に一部基づく。
トランジスタ・デバイス１００においてより高い電力を生み出すために、より大きいゲート周辺部が使用され得る。このより高い電力出力は、ゲート・フィンガ２１０の数を増やすことによって、及び／又は、ゲート・フィンガ２１０の幅を大きくする（例えば、ゲート・フィンガ２１０をＸ方向に延ばす）ことによって、のいずれかで達成され得る。しかしながら、各解決法にはその限界がある。
例えば、ゲート・フィンガ２１０の数を増やすことによって、最終的なトランジスタ・ダイの（例えば図２ＡのＹ方向における）物理的な幅が大きくなる場合がある。物理的なトランジスタ・パッケージ及び／又は半導体処理装置はしたがって、デバイスに含まれ得るゲート・フィンガ２１０の最大数（又は代替として、デバイスがＹ方向に延在し得る最大範囲）に制約を課す場合がある。このことは、多数のゲート・フィンガ２１０を有するトランジスタ・デバイス１００の平面図である図４を参照して見て取ることができる。図４に見ることができるように、物理的なトランジスタ・パッケージ４０５のサイズは、トランジスタ・デバイス１００が表面に設置される基部４１０のサイズによって限定され得る。物理的なトランジスタ・パッケージ４０５はまた、ゲート・リード４１５及び／又はドレイン・リード４２０などのパッケージ・リードのサイズによっても影響され得る。
同じく図４に示されているように、トランジスタ・デバイス１００においてゲート・フィンガ２１０を数を増やして使用することのもう１つの潜在的なマイナス面は、ゲート・マニホールド２２０の長さに沿って生じ得る不均一な信号位相分布である。ゲート・フィンガの数を増やすことが信号位相分布及びデバイス性能に与える影響の大きさは、トランジスタ・デバイスの設計に依存し得る。所与のトランジスタ・デバイス１００は、中央部分４５０と端部部分４５５とを有し得る。ゲート・マニホールド２２０の長さが長くなるにつれ、例えばゲート・マニホールド２２０の（例えばＹ方向における）長さに沿ってゲート・フィンガ２１０に伝送される、ゲート信号などの信号において、位相差が生じ得る。いくつかの実施例では、ゲート信号はゲート・リード４１５から、主にゲート・マニホールド２２０の中央部分４５０において受け取られて、ゲート・マニホールド２２０の端部部分４５５に分配され得る。伝送長さの違いに起因して、端部部分４５５におけるゲート信号の位相は、中央部分４５０における位相と異なっている場合がある。これらの異なる領域において生成されるドレイン電流もしたがってまた、出力部において（例えばドレイン・リード４２０において）同位相で合計されず、合計出力電流の大きさを、及び結果的にトランジスタ・デバイス１００の出力電力を、低下させる場合がある。
トランジスタ・デバイス１００内のゲート・フィンガの数を増やすことに加えて、トランジスタ出力電力を大きくするための別の技法は、ゲート・フィンガ幅（Ｗ）を大きくすると共に、ソース・コンタクト及びドレイン・フィンガの幅をそれに対応させて大きくすることを含み得る。図５Ａは、ゲート・フィンガ５１０、ソース・コンタクト５０５、及びドレイン・フィンガ５１５の幅が大きくなっているトランジスタ・デバイス５００の実施例を示す平面図である。図５Ｂは、線Ａ－Ａ’に沿って取られた図５Ａの断面図である。図５Ｃは、線Ｂ－Ｂ’に沿って取られた図５Ａの断面図である。
図５Ａ～図５Ｃのトランジスタ・デバイス５００は、図２Ａ～図２Ｃのトランジスタ・デバイスと非常に似ている場合がある。ただし、トランジスタ・デバイス５００に含まれるゲート・フィンガ５１０、ソース・コンタクト５０５、及びドレイン・フィンガ５１５の幅は、対応するトランジスタ・デバイス１００のゲート・フィンガ２１０、ソース・コンタクト２０５、及びドレイン・フィンガ２１５の幅と比較して、大きくなっている。例えば、トランジスタ・デバイス５００のゲート・フィンガ５１０の幅は、２Ｗ（例えば、トランジスタ・デバイス１００のゲート・フィンガ２１０のゲート幅の２倍の幅）であり得る。幅を大きくしたゲート・フィンガ５１０、ソース・コンタクト、及びドレイン・フィンガ５１５は半導体構造１９０に接続されて、トランジスタ・セル５９０を形成し得る。広くしたゲート・フィンガ５１０は、本明細書において図２Ｂのゲート・パッド２２１及びゲート・ランナ２２５に関して検討したものと同様の構造を有する、ゲート・パッド２２１及びゲート・ランナ５２５を含み得る。広くしたドレイン・フィンガ５１５は、本明細書において図２Ｃのドレイン・パッド２３１及びドレイン・ランナ２３５に関して検討したものと同様の構造を有する、ドレイン・パッド２３１及びドレイン・ランナ５３５を含み得る。トランジスタ・デバイス５００の他の態様は、図２Ａ～図２Ｃに関して上で検討したトランジスタ・デバイス１００と同様であり得る。更に、トランジスタ・デバイス５００は、図３Ａ～図３Ｃを参照して上で検討したようトランジスタ・デバイス１００と同じ様式で、例えばＨＥＭＴトランジスタとして、又は例えばＬＤＭＯＳトランジスタなどの他のタイプのトランジスタとして構成され得る、半導体構造１９０を含み得ることが、諒解されるであろう。
残念ながら、ゲート・フィンガ５１０の幅は性能の問題をもたらす。第１の問題はゲート抵抗の増大である。（例えば、Ｐ．Ｈ．Ａａｅｎ、Ｊ．Ａ．Ｐｌａ、Ｊ．Ｗｏｏｄ、「Ｍｏｄｅｌｉｎｇ ａｎｄ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＲＦ ａｎｄ Ｍｉｃｒｏｗａｖｅ Ｐｏｗｅｒ ＦＥＴｓ」 Ｃａｍｂｒｉｄｇｅ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ、２００７年を参照）。ゲート・フィンガ５１０の数を一定のままにしてゲート・フィンガ５１０の長さを変えると、ゲート・フィンガ５１０のこの新しい構成のゲート抵抗Ｒｎｅｗは

によって与えられ、上式で、Ｒｏｒｉｇ及びＷｏｒｉｇは、それぞれ元のゲート・フィンガ構成（例えば図２Ａのゲート・フィンガ２１０）のゲート抵抗及びゲート・フィンガ幅であり、Ｗｎｅｗは新しい構成のゲート・フィンガ（例えば図５Ａのゲート・フィンガ５１０）の幅である。式１から分かるように、ゲート・フィンガ幅をＷから２Ｗへと大きくすると、ゲート抵抗は２倍になる。ゲート抵抗を大きくする結果、増幅器の重要な仕様であるトランジスタ利得が、より低くなる可能性がある。例えば、ゲート・フィンガ長さＷを有するトランジスタが出力電力Ｐを生成する場合、ゲート・フィンガ５１０の幅を２倍の２Ｗにすることで、生成される出力電力は２Ｐよりも小さくなる。この非線形であるスケーリングはまた、電力増幅器の設計者が所与の出力電力要件に合わせて適正なトランジスタ・ダイのサイズを選択するのを困難にする。抵抗が増加すると増幅器の効率も低下する。
広い幅を有するゲート・フィンガ５１０及び／又はドレイン・フィンガ５１５に関連するもう１つの欠点は、信号においてフィンガの長さ（例えば、ゲート・フィンガ５１０の領域５５０から領域５６０まで及び／又はドレイン・フィンガ５１５の領域５５５から領域５６５まで）に沿って生じる位相差の増大である。この位相差は、ゲート・フィンガ５１０及び／又はドレイン・フィンガ５１５に沿った伝送距離に関連する、様々な分散された効果によって引き起こされ得る。これらの位相差は、ドレイン・マニホールド２４０によって合計された（組み合わされた）後の合計出力電流の大きさを減少させ得る。最終的な結果として、トランジスタ・デバイス５００の出力電力が、大きくなった寸法から予想されるよりも低くなる場合がある。入力電力が同じであるので、このことはまた、利得の低下現象の原因となり得る。
更に、位相のずれた電流の組合せは、時間領域の出力電流波形形状に影響を与える場合があり、電力増幅器のもう１つの重要な仕様であるトランジスタ効率に影響し得る。（例えば、Ｓ．Ｃ．Ｃｒｉｐｐｓ、「ＲＦ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒｓ ｆｏｒ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」、Ａｒｔｅｃｈ Ｈｏｕｓｅ、２００６年を参照）。不均一な位相現象は図２Ａ～図２Ｃのより短い元のゲート・フィンガ２１０にも存在し得るが、程度は低い。
より高い出力電力が必要となるときにこれらの問題を緩和するために、図６Ａ、図６Ｂ、及び図６Ｃに示すような解決法が提案される。図６Ａは、本発明のいくつかの実施例に係る、ゲート・フィンガ６１０の幅を大きくしたトランジスタ・デバイス６００を示す平面図である。図６Ｂは、本発明のいくつかの実施例に係る、線Ａ－Ａ’に沿って取られた図６Ａの断面図である。図６Ｃは、本発明のいくつかの実施例に係る、線Ｂ－Ｂ’に沿って取られた図６Ａの断面図である。
図６Ａ、図６Ｂ、及び図６Ｃに示すように、本発明のいくつかの実施例は、半導体構造６９０上に繰り返し配置される複数のトランジスタ・セル７００を提供し得る。トランジスタ・セル７００は、図３Ａ～図３Ｃに示すもののような半導体構造６９０（例えば、ＬＤＭＯＳ又はＨＥＭＴトランジスタ・セル）で形成され得ることが諒解されるであろう。トランジスタ・セル７００は、トランジスタ・デバイス６００の一部として配置されて、組み合わされた出力信号を提供し得る。例えば、複数のトランジスタ・セル７００のゲート領域、ドレイン領域、及びソース領域のそれぞれは、共有的に接続されて、並列に結合された複数のトランジスタを提供し得る。
トランジスタ・セル７００は、第１の方向（例えばＹ方向）に繰り返し配置され得る。それぞれのトランジスタ・セル７００のゲート領域、ドレイン領域、及びソース領域は、第１の方向と交差する第２の方向（例えばＸ方向）に延在し得る。トランジスタ・セル７００の各々の作用領域は、それぞれのゲート領域、ドレイン領域、及びソース領域が第１の方向（例えばＸ方向）において重なり合う半導体構造６９０の領域を含み得る。いくつかの実施例では、隣り合うトランジスタ・セル７００のソース領域は、２つの異なるゲート領域のためのソース領域として機能する、共有されたソース領域であり得る。同様に、いくつかの実施例では、隣り合うトランジスタ・セル７００のドレイン領域は、２つの異なるゲート領域のためのドレイン領域として機能する、共有されたドレイン領域であり得る。
トランジスタ・デバイス６００はまた、半導体構造６９０上で第１の方向（例えばＹ方向）において互いから離間されている、複数のゲート・フィンガ６１０も含み得る。ゲート・フィンガ６１０の各々は、第２の方向（例えばＸ方向）の幅２Ｗ、又は従来のトランジスタ・デバイスの幅よりも大きい何らかの他の幅を有し得る。いくつかの実施例では、幅２Ｗは８００ミクロンであり得る。
ゲート・フィンガ６１０を、複数のトランジスタ・セル７００のゲート領域（例えばチャネル）のそれぞれと電気的に接触するように、半導体構造６９０上に配設してもよい。複数のゲート・フィンガ６１０は、トランジスタ・セル７００のそれぞれ１つにゲート信号を提供し得る。
いくつかの実施例では、トランジスタ・デバイス６００はまた、半導体構造６９０上で第１の方向（例えばＹ方向）に配置されている、複数のドレイン・フィンガ６１５も含み得る。複数のドレイン・フィンガ６１５の各々は、第２の方向（例えばＸ方向）の幅２Ｗを有し得るが、本発明はこれに限定されない。複数のドレイン・フィンガ６１５を、複数のトランジスタ・セル７００のドレイン領域のそれぞれと電気的に接触するように、半導体構造６９０上に配設してもよい。ドレイン・フィンガ６１５は、トランジスタ・セル７００のそれぞれ１つにドレイン信号を伝導し得る。
いくつかの実施例では、トランジスタ・デバイス６００はまた、トランジスタ・セル７００のそれぞれ１つのソース領域の各々を、共通のソース信号に接続し得る。いくつかの実施例では、ソース領域用の電気接続は、半導体構造６９０の背面（例えば、半導体構造６９０の、ゲート・フィンガ６１０及びドレイン・フィンガ６１５の反対側の面）上に存在し得る。いくつかの実施例では、複数のソース・フィンガ６０５もまた、半導体構造６９０のゲート・フィンガ６１０及びドレイン・フィンガ６１５と同じ側に提供され得る。複数のソース・フィンガ６０５は、ゲート・フィンガ６１０及びドレイン・フィンガ６１５に関して本明細書で検討したものと同様の構造を有し得る。
各ゲート・フィンガ６１０は、複数の第１の導電ゲート・ビア６２８によって、ゲート相互接続部６２５に結合され得る。いくつかの実施例では、ゲート相互接続部６２５は、（例えばＺ方向において）半導体構造６９０よりも上方のゲート・フィンガ６１０よりも高いレベルにあり得る。いくつかの実施例では、ゲート相互接続部６２５は、第１の方向において（例えばＹ方向において）ゲート・フィンガ６１０よりも大きい寸法を有し得る。ゲート相互接続部６２５は、第２の導電ゲート・ビア６２７によって、ゲート・ランナ６２１に接続され得る。いくつかの実施例では、ゲート・ランナ６２１は、第１の方向において（例えばＹ方向において）ゲート相互接続部６２５よりも大きい寸法を有し得る。いくつかの実施例では、ゲート・ランナ６２１は、例えば銅、金、及び／又は複合金属を含む、金属又は他の高導電性材料を含有し得る。ゲート・ランナ６２１は、ゲート・マニホールド６２０に更に接続され得る。ゲート・マニホールド６２０は、複数のトランジスタ・セル７００にゲート信号を提供し得る。
いくつかの実施例では、ゲート・ランナ６２１をそれぞれのゲート相互接続部６２５に接続する各第２の導電ゲート・ビア６２７は、ゲート相互接続部６２５の内側位置６２９においてゲート相互接続部６２５に接続され得る。例えば、ゲート相互接続部６２５は、互いに反対側にある第１の端部６４５及び第２の端部６４６を有し得る。いくつかの実施例では、第２の導電ゲート・ビア６２７は、第１の端部６４５と第２の端部６４６との間にあるゲート相互接続部６２５の内側位置６２９において、ゲート相互接続部６２５に接続され得る。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の第１の端部６４５と第２の端部６４６の中間点（例えばこれらの間の半分のところ）にあってもよい。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の中間点からゲート相互接続部６２５の長さの１０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の中間点からゲート相互接続部６２５の長さの２０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の第１の端部６４５と第２の端部６４６との間の距離の３分の１から３分の２の間の距離にあってもよい。
いくつかの実施例では、ゲート・フィンガ６１０の各々は、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂから構成され得る。いくつかの実施例では、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂは共線的に延在し得る。いくつかの実施例では、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂは、第２の導電ゲート・ビア６２７の両側に配置され得る。例えば、幅２Ｗを有するゲート・フィンガ６１０に対して、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂはいずれも幅Ｗを有し得るが、本発明はこれに限定されない。いくつかの実施例では、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂは、図６Ｂに示すように、間隙によって物理的に分離され得る。例えば、第１のセグメント６１０Ａと第２のセグメント６１０Ｂとの間に、追加の要素（例えば絶縁層）が配設されてもよい。ただし、本発明はこれに限定されるものではなく、他の実施例では、ゲート・フィンガ６１０が別々の第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂへと分割されない場合があり得ることが、諒解されるであろう。例えば、図７は、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂが一体に接続されている実施例を示す。
上で指摘したように、いくつかの実施例では、第２の導電ゲート・ビア６２７は、ゲート相互接続部６２５の中間点に位置付けられている内側位置６２９に位置付けられてもよい。ただし、いくつかの実施例では、第２の導電ゲート・ビア６２７は、ゲート相互接続部６２５の中間点からずらされている内側位置６２９に位置付けられてもよい。そのような実施例では、第１のセグメント６１０Ａは、第２のセグメント６１０Ｂとは異なる長さを有し得る（又はその逆も成り立つ）。例えば、図８に示すように、第１のセグメント６１０Ａは第１の長さＷを有してもよく、第２のセグメント６１０Ｂは第１の長さＷとは異なる第２の長さＷ’を有してもよい。
各ドレイン・フィンガ６１５は、複数の第１の導電ドレイン・ビア６３８によって、それぞれのドレイン・相互接続部６３５に結合され得る。いくつかの実施例では、ドレイン相互接続部６３５は、半導体構造６９０よりも上方のドレイン・フィンガ６１５よりも高いレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、半導体構造６９０よりも上方のゲート相互接続部６２５と同じレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、半導体構造６９０よりも上方のゲート相互接続部６２５と同じレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、第１の方向において（例えばＹ方向において）ドレイン・フィンガ６１５よりも大きい寸法を有し得る。
各ドレイン相互接続部６３５は、それぞれの第２の導電ドレイン・ビア６３７によって、それぞれのドレイン・ランナ６３１に接続され得る。いくつかの実施例では、ドレイン・ランナ６３１は、半導体構造６９０よりも上方のドレイン相互接続部６３５よりも高いレベルにあり得る。いくつかの実施例では、ドレイン・ランナ６３１は、半導体構造６９０よりも上方のゲート・ランナ６２１と同じレベルにあり得る。いくつかの実施例では、ドレイン・ランナ６３１は、半導体構造６９０よりも上方のゲート・ランナ６２１とは異なるレベルにあり得る。いくつかの実施例では、ドレイン・ランナ６３１は、第１の方向において（例えばＹ方向において）ドレイン相互接続部６３５よりも大きい寸法を有し得る。いくつかの実施例では、ドレイン・ランナ６３１は、例えば銅、金、及び／又は複合金属を含む、金属又は他の高導電性材料を含有し得る。ドレイン・ランナ６３１は、ドレイン・マニホールド６４０に接続され得る。ドレイン・マニホールド６４０は、複数のトランジスタ・セル７００にドレイン信号を提供し得る。
ゲート・ランナ６２１の場合のように、いくつかの実施例では、各ドレイン・ランナ６３１をそれぞれのドレイン相互接続部６３５に接続する各第２の導電ゲート・ビア６３７は、ドレイン相互接続部６３５の内側位置６３９においてドレイン相互接続部６３５に接続され得る。ドレイン・ランナ６３１をドレイン相互接続部６３５に接続するための様々な可能な態様は、本明細書においてゲート相互接続部６２５へのゲート・ランナ６２１の接続に関して検討したものと同様であり、簡潔にするためにその重複する説明は繰り返さない。
本明細書に記載する解決法では各ゲート相互接続部６２５を２つのセグメントへと分けることができ、ゲート・ランナ６２１からそれぞれのゲート相互接続部６２５への供給は、例えば各ゲート相互接続部６２５の概ね中心（例えば中央部分）に位置付けられた第２の導電ゲート・ビア６２７を通して行うことができ、ゲート・フィンガ６１０の第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂには対称な供給が行われる。ドレイン側について（例えば、ドレイン相互接続部６３５及びドレイン・ランナ６３１について）も、同様の構成を実装することができる。この手法では、元の短いゲート・フィンガ及びドレイン・フィンガの長さ（例えば、個々の長さがＷである別々のセグメント）が維持しながら、所望のより高い出力電力が達成される。いくつかの実施例では、ゲート相互接続部６２５よりも広く且つ抵抗が低い場合のある、ゲート・ランナ６２１の使用は、ゲート抵抗を大きく増大させない可能性があり、トランジスタ・デバイス６００の出力電力を低下させる可能性のあるトランジスタ・セル７００の組み合わされた信号の位相差を、有利に低減し得る。例えば、本発明の実施例では、信号（例えば電流）が第２の導電ゲート・ビア６２７を介してゲート相互接続部６２５に伝送されるとき、ゲート相互接続部６２５の第１の端部６４５において受け取られた信号と、ゲート相互接続部６２５の第２の端部６４６において受け取られた信号との位相差は、１度未満であり得る。いくつかの実施例では、位相差は０．５度未満であり得る。
本発明では、従来のデバイスで使用されるような直列構成ではなく並列構成において、トランジスタ・デバイスのフィンガ長さが大きくなる。しかしながら、本発明は、従来のデバイスと実質的に同じか又はより大きいゲート周辺部を達成する。本明細書に記載する実施例ではしたがって、所望のより高い出力電力が得られるが、従来のデバイスの元のより短い個々のゲート・フィンガの長さは維持される。
この技法の場合、ゲート・フィンガのゲート抵抗（又はドレイン・フィンガのドレイン抵抗）は直列ではなく並列に追加され、高出力構成において全体的な抵抗を低減し、トランジスタ利得を改善する。
この技法はゲート・フィンガの数を２倍にするのと同様の効果を有するが、この結果、ダイ寸法が物理的に過度に広くなり過ぎてパッケージ内に嵌合しないということはない。これによりまた、本明細書において図４に関して検討した広いトランジスタ・ダイと関連付けられる、位相変動の問題も緩和される。
本明細書に記載するこの実施例ではまた、図５Ａ～図５Ｃに関して記載した、大きくしたゲート・フィンガ及びドレイン・フィンガの長さ（２Ｗ）に沿った位相変動を低減させて、図２Ａ～図２Ｃに関して記載したより短いゲート長さ（Ｗ）の元の位相差に戻すことができるが、出力電流は増大する（例えば２倍になる）。
本明細書に記載する実施例にはゲート相互接続部（例えば、図６Ｂのゲート相互接続部６２５及び図６Ｃのドレイン相互接続部６３５を参照）が組み込まれているが、いくつかの実施例では、ドレイン／ゲート・ランナを内側の場所においてドレイン／ゲート・フィンガに直接接続してもよいことが理解されるであろう。図９Ａは、ゲート・フィンガ及びドレイン・フィンガが介在する相互接続部を用いずに内側の場所において供給を受けるトランジスタ・デバイス９００を示す平面図である。図９Ｂは、本発明のいくつかの実施例に係る、線Ａ－Ａ’に沿って取られた図９Ａの断面図である。図９Ｃは、本発明のいくつかの実施例に係る、線Ｂ－Ｂ’に沿って取られた図９Ａの断面図である。図９Ａ～図９Ｃの要素のうち、本明細書に記載するものと同様のものは同様の参照番号で表されており、その重複する説明を省略する場合がある。
図９Ａ～図９Ｃに示すように、介在する相互接続構造を用いずに内側の場所において、ゲート・ランナ６２１はゲート・フィンガ６１０に接続され得る、及び／又は、ドレイン・ランナ６３１はドレイン・フィンガ６１５に接続され得る。例えば、図９Ｂを参照すると、ゲート・ランナ６２１は、ゲート・フィンガ６１０を覆うように延在して、導電ゲート・ビア６２７を介してゲート・フィンガ６１０の内側位置９２９に接続し得る。いくつかの実施例では、内側位置９２９は、ゲート・フィンガ６１０の中間点にあってもよい。いくつかの実施例では、内側位置９２９は、ゲート・フィンガ６１０の中間点からゲート・フィンガ６１０の長さの１０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置９２９は、ゲート・フィンガ６１０の中間点からゲート・フィンガ６１０の長さの２０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置９２９は、ゲート・フィンガ６１０の両端部の間の距離の３分の１から３分の２の間の距離にあってもよい。
同様に、図９Ｃに示すように、ドレイン・ランナ６３１は、ドレイン・フィンガ６１５を覆うように延在して、導電ビア６３７を介してドレイン・フィンガ６１５の内側位置９３９に接続し得る。いくつかの実施例では、内側位置９３９は、ドレイン・フィンガ６１５の中間点にあってもよい。いくつかの実施例では、内側位置９３９は、ドレイン・フィンガ６１５の中間点からドレイン・フィンガ６１５の長さの１０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置９３９は、ドレイン・フィンガ６１５の中間点からドレイン・フィンガ６１５の長さの２０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置９３９は、ドレイン・フィンガ６１５の両端部の間の距離の３分の１から３分の２の間の距離にあってもよい。
図９Ａは、ドレイン・フィンガ６１５及びゲート・フィンガ６１０の両方が、対応する相互接続部を用いずにドレイン・ランナ６３１及びゲート・ランナ６２１にそれぞれ直接接続されることを示しているが、他の構成が可能であることが理解されよう。例えばいくつかの実施例では、ゲート・ランナ６２１は、例えば図６Ｂに示すように、ゲート相互接続部６２５の内側位置６２９を介してゲート・フィンガ６１０に接続されてもよく、一方、ドレイン・ランナ６３１は、例えば図９Ｃに示すように、内側位置９３９において、ドレイン相互接続部を用いずにドレイン・フィンガ６１５に接続されてもよい。いくつかの実施例では、ドレイン・ランナ６３１は、例えば図６Ｃに示すように、ドレイン相互接続部６３５の内側位置６３９を介してドレイン・フィンガ６１５に接続されてもよく、一方、ゲート・ランナ６２１は、例えば図９Ｂに示すように、内側位置９２９において、ゲート相互接続部を用いずにゲート・フィンガ６１０に接続されてもよい。
相互接続部（例えば、ゲート相互接続部及び／又はドレイン相互接続部）の使用によって、トランジスタ・デバイスの固有のフィンガ（例えば、ゲート・フィンガ及び／又はドレイン・フィンガ）よりも抵抗の低い層の使用が可能になり得る。例えば、相互接続部は、いくつかの実施例では、金属層で形成され得る、及び／又は、フィンガよりも大きい寸法を有し得る。いくつかの実施例では、フィンガはポリシリコンで作製され得る。いくつかの技術においては、相互接続部として使用される追加の金属層が利用可能でない場合がある。いくつかの実施例では、追加の空間が利用可能である場合に、追加の金属層が使用され得る。例えば、本明細書において検討するように、デバイスのソース領域は、デバイスの頂面ではなく背面を通って、電気的に接続され得る。そのような実施例では、ソース領域への接続部と干渉することなく、ソース領域の表面を覆うように、デバイスのゲート・フィンガへの配線層が延在し得る。
図１０は、ゲート・マニホールド２２０に結合されているゲート・ボンド・パッド及びドレイン・マニホールド２４０に結合されているドレイン・ボンド・パッドの平面図である。図１０に示すように、ゲート・ボンド・パッドは、ゲート・マニホールド２２０に電気的に結合されるように構成され得る。ゲート・ボンド・パッドは、入力ボンド・ワイヤ１０２０をゲート・マニホールド２２０に接続するためのボンディング面として使用され得る。入力ボンド・ワイヤ１０２０は、本明細書に記載するトランジスタ・セルにゲート信号を入力するために設けられ得る。同様に、ドレイン・ボンド・パッドは、ドレイン・マニホールド２４０に電気的に結合されるように構成され得る。ドレイン・ボンド・パッドは、出力ボンド・ワイヤ１０４０をドレイン・マニホールド２４０に接続するためのボンディング面として使用され得る。出力ボンド・ワイヤ１０４０は、本明細書に記載する様々なトランジスタ・セルのドレイン領域から信号を出力するために設けられ得る。ゲート・マニホールド２２０とは別個であるものとして示されているが、いくつかの実施例では、ゲート・ボンド・パッド及びゲート・マニホールド２２０は単一の要素であってもよい。つまり、いくつかの実施例では、入力ボンド・ワイヤ１０２０は、ゲート・マニホールド２２０に直接結合され得る。同様に、いくつかの実施例では、ドレイン・ボンド・パッド及びドレイン・マニホールド２４０は、出力ボンド・ワイヤ１０４０をドレイン・ボンド・パッドに直接結合できるような、単一の要素であってもよい。
図１０に見ることができるように、本明細書に記載するゲート／ドレイン・ランナ及びゲート／ドレイン相互接続部の構成を利用すると、デバイスを通って伝播する信号の位相変位を低減することによって、既存のデバイスの性能を改善することができる。いくつかの実施例では、図１０に示す改善された構成を、製造工程の変更を最小限にしながら、既存のダイと統合することができる。
図１１は、本発明のいくつかの実施例に係る、複数のゲート・ランナが利用されるトランジスタ・デバイスを示す断面図である。いくつかの実施例では、図１１に示すような分岐形態で追加の導体層（例えばゲート・ランナ）が使用され得る。いくつかの実施例では、分岐は対称であってもよい。導体層の数は、より短いフィンガを使用しながら同じ所望のゲート周辺部を作り出せるように、より多くの分岐が可能になるよう拡張することができる。例えば、図１１に示すように、ゲート・フィンガ１１１０は、いくつかのゲート・フィンガ・セグメント１１１０Ａ、１１１０Ｂ、１１１０Ｃ、等へと分離され得る。本明細書において図６Ｂ及び図７に関して検討するように、ゲート・フィンガ・セグメント１１１０Ａ、１１１０Ｂ、１１１０Ｃは互いから分離されてもよく、又は一体化されてもよい。
ゲート・フィンガ１１１０は、複数の第１の導電ゲート・ビア１１２８によって、ゲート相互接続部１１２５に更に結合され得る。いくつかの実施例では、ゲート相互接続部１１２５は、ゲート・フィンガ１１１０よりも高いレベルにあり得る。いくつかの実施例では、ゲート相互接続部１１２５は、第１の方向において（例えばＹ方向において）ゲート・フィンガ１１１０よりも大きい寸法を有し得る。ゲート・フィンガ１１１０は、図６Ａ～図６Ｃの半導体構造６９０と似た様式で半導体構造１１９０に接続され得る。
ゲート相互接続部１１２５は、複数の第２の導電ゲート・ビア１１２７＿１によって、第１のゲート・ランナ１１２１＿１に更に接続され得る。第１のゲート・ランナ１１２１＿１は、ゲート相互接続部１１２５よりも高いレベルにあり得る。いくつかの実施例では、ゲート・ランナ１１２１＿１は、第１の方向において（例えばＹ方向において）ゲート相互接続部１１２５よりも大きい寸法を有し得る。いくつかの実施例では、ゲート相互接続部１１２５はセグメント化されてもよい。例えば、ゲート相互接続部１１２５は、互いから物理的に隔離され得る複数の（例えば４つの）セグメントへと分離されてもよい。ゲート相互接続部１１２５のセグメントの各々は、ゲート相互接続部１１２５のセグメントの内側位置に設置される複数の第２の導電ゲート・ビア１１２７＿１のうちの１つによって、第１のゲート・ランナ１１２１＿１に接続され得る。いくつかの実施例では、ゲート相互接続部１１２５のセグメントの内側位置は、ゲート相互接続部１１２５のセグメントの中間点であり得る。
第１のゲート・ランナ１１２１＿１は、複数の第３の導電ゲート・ビア１１２７＿２によって、第２のゲート・ランナ１１２１＿２に更に接続され得る。第２のゲート・ランナ１１２１＿２は、ゲート・ランナ１１２１＿１よりも高いレベルにあり得る。いくつかの実施例では、第２のゲート・ランナ１１２１＿２は、第１の方向において（例えばＹ方向において）第１のゲート・ランナ１１２１＿１よりも大きい寸法を有し得る。第２のゲート・ランナ１１２１＿２は、第４の導電ゲート・ビア１１２７＿３によって、第３のゲート・ランナ１１２１＿３に更に接続され得る。第３のゲート・ランナ１１２１＿３は、第２のゲート・ランナ１１２１＿２よりも高いレベルにあり得る。いくつかの実施例では、第３のゲート・ランナ１１２１＿３は、第１の方向において（例えばＹ方向において）第２のゲート・ランナ１１２１＿２よりも大きい寸法を有し得る。このようにして、ゲート・ランナの３つの層１１２１＿１、１１２１＿２、１１２１＿３を有するデバイスを構築できる。
いくつかの実施例では、各ゲート・ランナ層は、その下方にある隣り合う下側の層に、その隣り合う下側の層の内側位置に位置付けられた導電ビアによって接続され得る。例えば、第３のゲート・ランナ１１２１＿３は、第２のゲート・ランナ１１２１＿２のセグメントの内側位置に設置される第４の導電ゲート・ビア１１２７＿３によって、第２のゲート・ランナ１１２１＿２に接続され得る。いくつかの実施例では、内側位置は、第２のゲート・フィンガ１１２１＿２の中間点であってもよい。いくつかの実施例では、内側位置は、ゲート・ランナ層の中間点からゲート・ランナ層の長さの１０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置は、ゲート・ランナ層の中間点からゲート・ランナ層の長さの２０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置は、ゲート・ランナ層の第１の端部と第２の端部との間の距離の３分の１から３分の２の間の距離にあってもよい。
図１１に示すように、積み重ねられたゲート・ランナ層のうちのいくつかはセグメント化されていてもよい。例えば、第１のゲート・ランナ１１２１＿１は、互いから物理的に隔離され得る２つのセグメントへと分けられてもよい。第１のゲート・ランナ１１２１＿１のセグメントの各々は、セグメントの内側位置に設置される複数の第３の導電ゲート・ビア１１２７＿２のうちの１つによって、第２のゲート・ランナ１１２１＿２に接続され得る。いくつかの実施例では、第１のゲート・ランナ１１２１＿１のセグメントの内側位置は、セグメントの中間点である。いくつかの実施例では、第１のゲート・ランナ１１２１＿１は単一の層であってもよい。更に、図１１は３つのゲート・ランナ１１２１＿１、１１２１＿２、及び１１２１＿３を示しているが、本発明の範囲を超えることなくより多くの又はより少ないゲート・ランナ及び／又は層が提供され得ることが理解されよう。
図１０に示すように、ゲート・ボンド・パッドに接続されている入力ボンド・ワイヤを介して、トランジスタ・セルに入力信号が提供され得る。同様に、トランジスタ・セルから、ドレイン・ボンド・パッドに接続されている出力ボンド・ワイヤを介して、ドレイン信号が出力され得る。いくつかの実施例では、ゲート・ボンド・パッド及び／又はドレイン・ボンド・パッドは、ゲート・フィンガ及び／又はドレイン・フィンガ上に設けられてもよい。
図１２Ａは、本発明のいくつかの実施例に係る、ゲート・フィンガ６１０の幅が大きくされゲート・フィンガ６１０上にゲート・ボンド・パッド１２２０が設けられている、トランジスタ・デバイス１２００を示す平面図である。図１２Ｂは、本発明のいくつかの実施例に係る、線Ｃ－Ｃ’に沿って取られた図１２Ａの断面図である。図１２Ｃは、本発明のいくつかの実施例に係る、線Ｄ－Ｄ’に沿って取られた図１２Ａの断面図である。ゲート・フィンガ６１０、ドレイン・フィンガ６１５、及びソース・フィンガ６０５に関する要素のうちの多くは、図６Ａ、図６Ｂ、及び図６Ｃに示すものと同様である。したがってそのこれ以上の説明は省略する。
図１２Ａ、図１２Ｂ、及び図１２Ｃに示すように、本発明のいくつかの実施例は、半導体構造６９０上に繰り返し配置されてトランジスタ・ダイ１２１５を形成する、複数のトランジスタ・セル７００を提供し得る。トランジスタ・セル７００は、図３Ａ～図３Ｃに示すもののような半導体構造６９０（例えば、ＬＤＭＯＳ又はＨＥＭＴトランジスタ・セル）で形成され得ることが諒解されるであろう。トランジスタ・セル７００は、トランジスタ・デバイス１２００の一部として配置されて、組み合わされた出力信号を提供し得る。例えば、複数のトランジスタ・セル７００のゲート領域、ドレイン領域、及びソース領域のそれぞれは、共有的に接続されて、並列に結合された複数のトランジスタを提供し得る。
トランジスタ・デバイス１２００はまた、半導体構造６９０上で第１の方向（例えばＹ方向）において互いから離間されている、複数のゲート・フィンガ６１０も含み得る。ゲート・フィンガ６１０の各々は、第２の方向（例えばＸ方向）の幅２Ｗ、又は従来のトランジスタ・デバイスの幅よりも大きい何らかの他の幅を有し得る。いくつかの実施例では、幅２Ｗは８００ミクロンであり得る。
ゲート・フィンガ６１０を、複数のトランジスタ・セル７００のゲート領域（例えばチャネル）のそれぞれと電気的に接触するように、半導体構造６９０上に配設してもよい。複数のゲート・フィンガ６１０は、トランジスタ・セル７００のそれぞれ１つにゲート信号を提供し得る。
いくつかの実施例では、トランジスタ・デバイス１２００はまた、半導体構造６９０上で第１の方向（例えばＹ方向）に配置されている、複数のドレイン・フィンガ６１５も含み得る。複数のドレイン・フィンガ６１５の各々は、第２の方向（例えばＸ方向）の幅２Ｗを有し得るが、本発明はこれに限定されない。複数のドレイン・フィンガ６１５を、複数のトランジスタ・セル７００のドレイン領域のそれぞれと電気的に接触するように、半導体構造６９０の表面及び／又は中に配設してもよい。ドレイン・フィンガ６１５は、トランジスタ・セル７００のそれぞれ１つのドレイン信号を伝導し得る。
複数のゲート・フィンガ６１０及びドレイン・フィンガ６１５上に、ゲート・ボンド・パッド１２２０を設けることができる。ゲート・ボンド・パッド１２２０は、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５上で、第１の方向（例えば、Ｙ方向）に（例えば、ゲート・フィガ６１０及び／又はドレイン・フィンガ６１５と交差するように）延在し得る。ゲート・ボンド・パッド１２２０に１つ又は複数の入力ボンド・ワイヤ１０２０がボンディングされ得る。入力ボンド・ワイヤ１０２０は、トランジスタ・セル７００のゲートに入力信号（例えば、ゲート信号）を提供し得る。図１２Ａにはただ１つの入力ボンド・ワイヤ１０２０が示されているが、ゲート・ボンド・パッド１２２０に沿った様々な位置に追加の入力ボンド・ワイヤ１０２０が存在してもよいことが理解されるであろう。入力ボンド・ワイヤ１０２０のそれぞれ１つは、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５のうちの１つ又は複数の上にゲート・ボンド・パッド１２２０まで延在し得る。
複数のゲート・フィンガ６１０及びドレイン・フィンガ６１５上にドレイン・ボンド・パッド１２４０が設けられてもよい。ドレイン・ボンド・パッド１２４０は、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５上で、第１の方向（例えば、Ｙ方向）に（例えば、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５と交差するように）延在し得る。ドレイン・ボンド・パッド１２４０に１つ又は複数の出力ボンド・ワイヤ１０４０がボンディングされ得る。出力ボンド・ワイヤ１０４０は、トランジスタ・セル７００からの出力信号（例えば、ドレイン信号）を提供し得る。図１２Ａにはただ１つの出力ボンド・ワイヤ１０４０が示されているが、ドレイン・ボンド・パッド１２４０に沿った様々な位置に追加の出力ボンド・ワイヤ１０４０が存在してもよいことが理解されるであろう。出力ボンド・ワイヤ１０４０のそれぞれ１つは、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５のうちの１つ又は複数の上に延在して、ドレイン・ボンド・パッド１２４０にボンディングされ得る。いくつかの実施例では、ゲート・ボンド・パッド１２２０及び／又はドレイン・ボンド・パッド１２４０は、例えば銅、金、及び／又は複合金属を含む、金属又は他の高導電性材料を含有し得る。
各ゲート・フィンガ６１０は、複数の第１の導電ゲート・ビア６２８によって、ゲート相互接続部６２５に結合され得る。いくつかの実施例では、ゲート相互接続部６２５は、（例えばＺ方向において）半導体構造６９０よりも上方のゲート・フィンガ６１０よりも高いレベルにあり得る。いくつかの実施例では、ゲート相互接続部６２５は、第１の方向において（例えばＹ方向において）ゲート・フィンガ６１０よりも大きい寸法を有し得る。ゲート相互接続部６２５は、第２の導電ゲート・ビア１２２７によって、ゲート・ボンド・パッド１２２０に接続され得る。
いくつかの実施例では、ゲート・ボンド・パッド１２２０をそれぞれのゲート相互接続部６２５に接続する各第２の導電ゲート・ビア１２２７は、ゲート相互接続部６２５の内側位置６２９においてゲート相互接続部６２５に接続され得る。例えば、ゲート相互接続部６２５は、互いに反対側にある第１の端部６４５及び第２の端部６４６を有し得る。いくつかの実施例では、第２の導電ゲート・ビア６２７は、第１の端部６４５と第２の端部６４６の間にあるゲート相互接続部６２５の内側位置６２９において、ゲート相互接続部６２５に接続され得る。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の第１の端部６４５と第２の端部６４６の中間点からずらされていてもよい。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の中間点からゲート相互接続部６２５の長さの２０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の第１の端部６４５と第２の端部６４６の間の距離の３分の１から３分の２の間の距離にあってもよい。
いくつかの実施例では、ゲート・フィンガ６１０の各々は、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂから構成され得る。いくつかの実施例では、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂは共線的に延在し得る。例えば、幅２Ｗを有するゲート・フィンガ６１０に対して、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂはいずれも幅Ｗを有し得るが、本発明はこれに限定されない。いくつかの実施例では、第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂは、図１２Ｂに示すように、間隙によって物理的に分離され得る。例えば、第１のセグメント６１０Ａと第２のセグメント６１０Ｂの間に、追加の要素（例えば本明細書で検討する絶縁及び／又は誘電体層１２３０）が配設されてもよい。ただし、本発明はこれに限定されるものではなく、他の実施例では、例えば図７に示すように、ゲート・フィンガ６１０が別々の第１のセグメント６１０Ａ及び第２のセグメント６１０Ｂへと分割されない場合があり得ることが、諒解されるであろう。
各ドレイン・フィンガ６１５は、複数の第１の導電ドレイン・ビア６３８によって、それぞれのドレイン相互接続部６３５に結合され得る。いくつかの実施例では、ドレイン相互接続部６３５は、半導体構造６９０よりも上方のドレイン・フィンガ６１５よりも高いレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、半導体構造６９０よりも上方のゲート相互接続部６２５と同じレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、半導体構造６９０よりも上方のゲート相互接続部６２５とは異なるレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、第１の方向において（例えばＹ方向において）ドレイン・フィンガ６１５よりも大きい寸法を有し得る。
各ドレイン相互接続部６３５は、それぞれの第２の導電ドレイン・ビア１２３７によって、ドレイン・ボンド・パッド１２４０に接続され得る。ゲート・ボンド・パッド１２２０の場合のように、いくつかの実施例では、ドレイン・ボンド・パッド１２４０をそれぞれのドレイン相互接続部６３５に接続する第２の導電ドレイン・ビア１２３７は、ドレイン相互接続部６３５の内側位置６３９においてドレイン相互接続部６３５に接続され得る。ドレイン・ボンド・パッド１２４０をドレイン相互接続部６３５に接続するための様々な可能な態様は、本明細書においてゲート相互接続部６２５へのゲート・ボンド・パッド１２２０の接続に関して検討したものと同様であり、簡潔にするためにその重複する説明は繰り返さない。
ゲート相互接続部６２５及び／又はドレイン相互接続部６３５の上面上に誘電体層１２３０を設けてもよい。誘電体層１２３０は、ドレイン・ボンド・パッド１２４０からゲート相互接続部６２５を、及び／又はゲート・ボンド・パッド１２２０からドレイン相互接続部６３５を絶縁するのを補助し得る。第２の導電ゲート・ビア１２２７は、ゲート・ボンド・パッド１２２０とゲート相互接続部６２５の間で誘電体層１２３０を貫通し得る。第２の導電ドレイン・ビア１２３７は、ドレイン・ボンド・パッド１２４０とドレイン相互接続部６３５の間で誘電体層１２３０を貫通し得る。誘電体層１２３０としては、例えば、熱酸化物層、酸化シリコン層、窒化シリコン、酸窒化シリコン、又は高誘電率誘電体層を挙げることができる。
いくつかの実施例では、ゲート・ボンド・パッド１２２０は、ゲート・フィンガ６１０及び／又はゲート相互接続部６２５上で、ゲート相互接続部６２５の第１の端部６４５と第２の端部６４６の中間点の近く（例えば、これらの間の半分のところ）に位置付けられてもよい。つまり、ゲート・ボンド・パッド１２２０は、ゲート相互接続部６２５の中間点の法線方向に延びる仮想垂直線に近接するように配置され得る。いくつかの実施例では、ゲート・ボンド・パッド１２２０は、ゲート相互接続部６２５の中間点から（例えば、中間点の法線方向の仮想線から）、水平方向におけるゲート相互接続部６２５の長さの１０パーセント以内の距離内にあってもよい。いくつかの実施例では、ゲート・ボンド・パッド１２２０は、ゲート相互接続部６２５の中間点から（例えば、中間点の法線方向の仮想線から）、水平方向におけるゲート相互接続部６２５の長さの２０パーセント以内の距離にあってもよい。
同様に、いくつかの実施例では、ドレイン・ボンド・パッド１２４０は、ドレイン・フィンガ６１５及び／又はドレイン相互接続部６３５上で、ドレイン相互接続部６３５の中間点の近く（例えば、その間の半分のところ）に位置付けられてもよい。つまり、ドレイン・ボンド・パッド１２４０は、ドレイン相互接続部６３５の中間点の法線方向に延びる仮想垂直線に近接するように配置され得る。いくつかの実施例では、ドレイン・ボンド・パッド１２４０は、ドレイン相互接続部６３５の中間点から（例えば、中間点の法線方向の仮想線から）、水平方向におけるドレイン相互接続部６３５の長さの１０パーセント以内の距離内にあってもよい。いくつかの実施例では、ドレイン・ボンド・パッド１２４０は、ドレイン相互接続部６３５の中間点から（例えば、中間点の法線方向の仮想線から）、水平方向におけるドレイン相互接続部６３５の長さの２０パーセント以内の距離にあってもよい。いくつかの実施例では、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０は、２００ミクロン未満だけ分離され得る。いくつかの実施例では、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０は、１００ミクロン未満だけ分離され得る。
例えば、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５の長さは３６０ミクロンであり得る。ゲート・ボンド・パッド１２２０がゲート・フィンガ６１０の中間点（例えば、１８０ミクロン）から２０％以内に位置付けられる場合、ゲート・ボンド・パッド１２２０はゲート・フィンガ６１０の中間点から３６ミクロンであり得る。同様に、ドレイン・ボンド・パッド１２４０がドレイン・フィンガ６１５の中間点（例えば、１８０ミクロン）から２０％以内に位置付けられる場合、ドレイン・ボンド・パッド１２４０はドレイン・フィンガ６１５の中間点から３６ミクロンであり得る。この場合、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０は７２ミクロンだけ分離され得る。ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０のこれらの距離及び配置は単なる例であり、本明細書に記載する実施例はこれらに限定されない。
隔離材１２６０は、トランジスタ・デバイスのトランジスタ・ダイ１２１５の表面上の、ゲート・ボンド・パッド１２２０とドレイン・ボンド・パッド１２４０の間のエリア上に設置され得る。図１２Ａに示すように、入力ボンド・ワイヤ１０２０はゲート・ボンド・パッド１２２０に結合されてもよく、出力ボンド・ワイヤ１０４０はドレイン・ボンド・パッド１２４０に結合されてもよい。入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０が近接しているために、隔離材１２６０がない場合、入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間に電気的相互接続（例えば、容量性及び／又は磁性結合）が形成され得る。隔離材１２６０はこの容量性及び／又は磁性結合を弱化及び／又は防止し得る。入力ボンディング・ワイヤと出力ボンディング・ワイヤの間の隔離材の使用は、例えば、２０１８年１２月４日出願のＴｒａｎｇらの「ＰＡＣＫＡＧＥＤ ＴＲＡＮＳＩＳＴＯＲ ＤＥＶＩＣＥＳ ＷＩＴＨ ＩＮＰＵＴ－ＯＵＴＰＵＴ ＩＳＯＬＡＴＩＯＮ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＯＲＭＩＮＧ ＰＡＣＫＡＧＥＤ ＴＲＡＮＳＩＳＴＯＲ ＤＥＶＩＣＥＳ ＷＩＴＨ ＩＮＰＵＴ－ＯＵＴＰＵＴ ＩＳＯＬＡＴＩＯＮ」と題する米国特許出願第１６／２０８，８２１号で検討されており、その内容の全体が参照により本明細書に組み込まれる。
隔離材１２６０は、ゲート・ボンド・パッド１２２０及び／又はドレイン・ボンド・パッド１２４０にそれぞれ接続されている、入力ボンド・ワイヤ１０２０及び／又は出力ボンド・ワイヤ１０４０と実質的に直交する第１の方向（例えば、Ｙ方向）に延在し得る。図１２Ａ～図１２Ｃには隔離材１２６０の例示の形状が含まれているが、それらは単に参考のためであり、具体的な寸法（例えば、高さ、長さ、又は幅）は異なり得る。例えば、図１２Ｂ及び図１２Ｃでは、隔離材１２６０の高さは隔離材１２６０の配置を示すことを意図している。いくつかの実施例では、隔離材の高さは、少なくとも入力ボンド・ワイヤ１０２０及び／又は出力ボンド・ワイヤ１０４０の一部と同じ高さ（すなわち、トランジスタ・ダイ１２１５の上方のＺ方向における距離）まで延在し得る。
いくつかの実施例では、隔離材１２６０は、金属、導電性金属窒化物、導電性金属酸化物、又は上記の材料の組合せを含み得る。例えば、隔離材１２６０は、タングステン（Ｗ）、窒化タングステン（ＷＮ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタン・アルミニウム（ＴｉＡｌＮ）、イリジウム（Ｉｒ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、酸化インジウムスズ（ＩＴＯ）、上記の金属の合金、又は上記の金属の組合せを含み得る。いくつかの実施例では、隔離材１２６０は、導電材料（例えば、金属又は金属含有物質）でめっき及び／又はコーティングした非導電材料を含み得る。
隔離材１２６０は導電性隔離材であり得るが、本発明はこれに限定されない。いくつかの実施例では、隔離材１２６０は、マイクロ波及び／又はＲＦ放射を吸収できる誘電性材料を含み得る。いくつかの実施例では、隔離材１２６０は、損失性誘電体で形成され得る。損失性誘電体は、入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間の結合を形成するものなどの電磁波を、吸収及び／又は低減するように構成され得る。隔離材１２６０における材料として有用であり得る損失性誘電体としては、０．１よりも大きい損失正接を有する損失性誘電体を挙げることができる。損失正接は、ｔａｎ δとしても知られる、誘電率の実数部と虚数部の比である。いくつかの実施例では、隔離材１２６０として使用される損失性誘電体の損失正接は、トランジスタ・デバイス１２００の動作周波数に基づき得る。損失性誘電体の実例としては、炭素を含有する誘電体を挙げることができる。
いくつかの実施例では、隔離材１２６０は、例えばフェライト及び／又はニッケルなどの、磁性材料を含み得る。
隔離材１２６０の使用によって、トランジスタ・デバイス１２００の効率を低下させる容量性及び／又は磁性結合を生じることなく、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０を互いに比較的密に近接させて設置することが可能になり得る。ゲート・ボンド・パッド１２２０をトランジスタ・デバイスの中心のより近くに設置することによって、図６Ａ及び図６Ｂに示されているゲート・ランナ６２１などのゲート・ランナを使用せずに（又はそのより小さいものを使用して）、ゲート・ボンド・パッド１２２０において提供されるゲート信号とゲート相互接続部６２５の内側位置６２９との間の接続を行うことができる。同様に、ドレイン・ボンド・パッド１２４０をトランジスタ・デバイスの中心のより近くに設置することによって、図６Ａ及び図６Ｃに示されているドレイン・ランナ６３１などのドレイン・ランナを使用せずに（又はそのより小さいものを使用して）、ドレイン・ボンド・パッド１２４０から出力されるドレイン信号とドレイン相互接続部６３５の内側位置６３９との間の接続を行うことができる。
図１２Ｂは、ゲート相互接続部６２５とゲート・フィンガ６１０の間にゲート・フィンガ６１０の長さに沿って複数の導電ビア６２８が接続されている、例示の実施例を示す。いくつかの実施例では、ゲート相互接続部６２５とゲート・フィンガ６１０の間の接続部を、専ら及び／又は主としてゲート・フィンガ６１０の縁部部分に設けることが有益であり得る。図１２Ｄ及び図１２Ｅは、本発明のいくつかの実施例に係る、それぞれ線Ｃ－Ｃ’及び線Ｄ－Ｄ’に沿って取られた、ゲート・フィンガ６１０がエッジ供給式である図１２Ａの別の例示の実施例の断面図を示す。エッジ供給ゲート・フィンガ及び／又はドレイン・フィンガを使用することの利益については、２０１９年４月４日出願のＴｒａｎｇらの「ＩＭＰＲＯＶＥＤ ＤＲＡＩＮ ＡＮＤ／ＯＲ ＧＡＴＥ ＩＮＴＥＲＣＯＮＮＥＣＴ ＡＮＤ ＦＩＮＧＥＲ ＳＴＲＵＣＴＵＲＥ」と題する米国特許出願第１６／３７５，３９８号で検討されており、その内容の全体が参照により本明細書に組み込まれる。いくつかの実施例では、ゲート・フィンガ６１０は、図１２Ｄに示すように、（例えば、ゲート・フィンガ６１０の中央部分に導電ビア６２８がなく）ゲート・フィンガ６１０の縁部部分６１０においてゲート信号を受け取ることができ、一方でドレイン・フィンガ６１５は、図１２Ｅに示すように、ゲート・フィンガ６１５の中央部分に導電ビア６３８を有して実装されている。このように、いくつかの実施例では、ゲート・フィンガ６１０はエッジ供給式であり得、ドレイン・フィンガ６１５は内側供給式であり得る。図１２Ｄ及び図１２Ｅに示されている構成によって、トランジスタ・デバイス１２００の効率を更に改善できる。図１２Ｄの導電ビア６２８はゲート・フィンガ６１０の最も外側の縁部にあるものとして示されているが、本発明がこれらに限定されないことが理解されるであろう。いくつかの実施例では、ゲート・フィンガ６１０は両縁部６５４、６５６を有してもよく、導電ビアは、ゲート・フィンガ６１０の両縁部と隣り合っていてもよい、及び／又は、ゲート・フィンガ６１０の両縁部（例えば、最も外側の縁部）からずらされていてもよい。例えば、ゲート相互接続部６２５とゲート・フィンガ６１０の間の第１の導電ビア６２８は、第１の対向する縁部６５４からずらした第１の位置において、ゲート・フィンガ６１０に接続することができ、ゲート相互接続部６２５とゲート・フィンガ６１０の間の第２の導電ビア６２８は、ゲート・フィンガ６１０の第２の対向する縁部６５６から第２のずれの量だけずらした第２の位置において、ゲート・フィンガ６１０に接続することができる。いくつかの実施例では、第１の及び／又は第２の導電ビア６２８を、最も近くにあるゲート・フィンガ６１０の対向する縁部６５４、６５６から（例えばＸ方向における）ゲート・フィンガの幅の３分の１以内の第１の及び第２のずれの量だけ、ゲート・フィンガ６１０の両縁部６５４、６５６のそれぞれからずらしてもよい。本明細書で使用する場合、ゲート・フィンガ６１０の幅（例えば、関連するトランジスタ・セルのゲートの幅）は、ゲート・フィンガ・セグメント６１０Ａ、６１０Ｂの間の間隙を含まない、（例えばＸ方向における）ゲート・フィンガ６１０の両縁部６５４、６５６の間の距離である。いくつかの実施例では、ゲート・フィンガ６１０の幅は、第１のゲート・フィンガ・セグメント６１０Ａの幅と第２のゲート・フィンガ・セグメント６１０Ｂの幅の合計であり得る。いくつかの実施例では、第１の及び／又は第２の導電ビア６２８を、最も近くにあるゲート・フィンガ６１０の対向する縁部６５４、６５６から（例えばＸ方向における）ゲート・フィンガ６１０の幅の４分の１以内の第１の及び第２のずれの量だけ、ゲート・フィンガ６１０の両縁部６５４、６５６のそれぞれからずらしてもよい。縁部６５４、６５６からの第１のずれの量及び第２のずれの量は、互いに異なる値を有し得る（例えば、ずれの量の一方が他方よりも大きくなり得る）ことが、理解されるであろう。いくつかの実施例では、第１の及び第２のずれの量は実質的にゼロであってもよいが、このことは、導電ビア６２８がゲート・フィンガ６１０の最も外側の縁部に設置されていることを意味する。
図１２Ｄ及び図１２Ｅはゲート・フィンガ６１０がエッジ供給式である実例を示すが、本発明はこれに限定されない。図１２Ｆ及び図１２Ｇは、本発明のいくつかの実施例に係る、それぞれ線Ｃ－Ｃ’及び線Ｄ－Ｄ’に沿って取られた、ドレイン・フィンガ６１５がエッジ供給式である図１２Ａの別の例示の実施例の断面図を示す。図１２Ｆ及び図１２Ｇの例示の実施例は図１２Ｄ及び図１２Ｅのものに類似しているが、異なる点として、ドレイン・フィンガ６１５は、図１２Ｇに示すように、（例えば、ドレイン・フィンガ６１５の中央部分に導電ビア６３８がなく）ドレイン・フィンガ６１５の縁部部分においてドレイン信号を出力することができ、一方でゲート・フィンガ６１０は、図１２Ｆに示すように、ゲート・フィンガ６１０の中央部分に導電ビア６２８を有して実装されている。このように、いくつかの実施例では、ドレイン・フィンガ６１５はエッジ供給式であり得、ゲート・フィンガ６１０は内側供給式であり得る。
図１２Ａ～図１２Ｇに関して記載したように、隔離材１２６０はいくつかの形態をとることができる。図１３Ａは、入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間の結合の効果を弱化するために隔離材１２６０を利用する、本発明に係るパッケージングされたトランジスタ・デバイス１３００の斜視図である。図１３Ｂは、線Ｅ－Ｅ’に沿って取られた、図１３Ａの実施例で示す隔離材１２６０を組み込んだパッケージングされたトランジスタ・デバイス１３００の概略断面図である。
図１３Ａのパッケージングされたトランジスタ・デバイス１３００には、図１２Ａ～図１２Ｇに示されているトランジスタ・ダイ１２１５を組み込むことができる。図１３Ａに示すように、パッケージングされたトランジスタ・デバイス１３００は、ボンド・ワイヤ１３３２を介してコンデンサ１３３６の第１の端子に結合されている入力リード１３１４を含んでもよく、コンデンサ１３３６の第１の端子は、入力ボンド・ワイヤ１０２０を介してトランジスタ・ダイ１３１５に結合され得る。入力ボンド・ワイヤ１０２０は、トランジスタ・ダイ１２１５の表面上にあるゲート・ボンド・パッド１２２０に結合され得る。いくつかの実施例では、ボンド・ワイヤ１３３２、コンデンサ１３３６、及び入力ボンド・ワイヤ１０２０は入力整合回路を形成し得るが、本明細書に記載する実施例はこれに限定されない。いくつかの実施例では、入力ボンド・ワイヤ１０２０は入力リード１３１４に直接、又は、これらの間の他の及び／若しくは追加の回路要素を伴って結合され得る。
トランジスタ・ダイ１２１５は更に、出力ボンド・ワイヤ１０４０を介してコンデンサ１３２２の第１の端子に、及びボンド・ワイヤ１３３８を介して出力リード１３１８に、結合され得る。出力ボンド・ワイヤ１０４０は、トランジスタ・ダイ１２１５の表面上にあるドレイン・ボンド・パッド１２４０に結合され得る。いくつかの実施例では、ボンド・ワイヤ１３３８、コンデンサ１３２２、及び出力ボンド・ワイヤ１０４０は出力整合回路を形成し得るが、本明細書に記載する実施例はこれに限定されない。いくつかの実施例では、出力ボンド・ワイヤ１０４０は出力リード１３１８に直接、又は、これらの間の他の及び／若しくは追加の回路要素を伴って結合され得る。ボンド・ワイヤ１３３２、入力ボンド・ワイヤ１０２０、出力ボンド・ワイヤ１０４０、及び／又はボンド・ワイヤ１３３８のうちの少なくとも１つは、トランジスタ・ダイ１２１５の頂面の上方に延在し得る。
図１３Ａ及び図１３Ｂを参照すると、本発明の実施例では、トランジスタ・ダイ１２１５のゲート・ボンド・パッド１２２０に結合されている入力ボンド・ワイヤ１０２０と、トランジスタ・ダイ１２１５のドレイン・ボンド・パッド１２４０に結合されている出力ボンド・ワイヤ１０４０と、の間に、隔離材１２６０が挿入され得る。隔離材１２６０はトランジスタ・ダイ１２１５の頂面上に延在してもよく、隔離材１２６０の少なくとも一部は、物理的に入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間に（例えば、トランジスタ・ダイ１２１５の上方に）あってもよい。本明細書で使用する場合、第１の要素が物理的に第２の要素と第３の要素の間にあるのは、第２の要素の一部から第３の要素の一部への直線が第１の要素と交わるときである。
いくつかの実施例では、隔離材１２６０は、ゲート・ボンド・パッド１２２０に接続されている入力ボンド・ワイヤ１０２０及び／又はドレイン・ボンド・パッド１２４０に接続されている出力ボンド・ワイヤ１０４０と実質的に直交する、第１の方向に延在し得る。隔離材１２６０は、入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間の容量性及び／又は磁性結合を弱化し得る。いくつかの実施例では、隔離材１２６０は、入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間に電磁シールドを提供するように構成され得る。
いくつかの実施例では、隔離材１２６０は、導電性隔離材１２６０を形成するために導電材料で構築され得る。導電性隔離材１２６０は、基準電圧源（例えば、グランド）に結合され得る。例えば、導電性隔離材１２６０は、接地された導電フランジ、パッケージングされたトランジスタ・デバイス１３００の基部上の接地されたパッド、及び／又はグランド信号を提供できるパッケージングされたトランジスタ・デバイス１３００の他の要素に結合され得る。
いくつかの実施例では、導電性隔離材１２６０は、パッド、又はトランジスタ・ダイ１２１５の頂面上に設けられる他の接続要素に結合され得る。パッドは、トランジスタ・ダイ１２１５の内側接続部を介して、基準信号（例えば、グランド）に接続され得る。いくつかの実施例では、導電性隔離材１２６０は、グランドに結合されるのとは対照的に電気的に浮いた状態（ｅｌｅｃｔｒｉｃａｌｌｙ ｆｌｏａｔｉｎｇ）となるように設けられてもよい。
例えば、図１３Ｂを参照すると、隔離材１２６０はトランジスタ・ダイ１２１５上の基部隔離セグメント１３２０に結合され得る。いくつかの実施例では、基部隔離セグメント１３２０はボンド・ワイヤであり得る。いくつかの実施例では、基部隔離セグメント１３２０は、基部及び／又は基板にトランジスタ・ダイ１２１５の一方側で接続されてもよく、トランジスタ・ダイ１２１５の上方でトランジスタ・ダイ１２１５上に延在してもよく、基部及び／又は基板にトランジスタ・ダイ１２１５の第２の側で接続されてもよい。基部隔離セグメント１３２０の少なくとも一方側は、基準信号（例えば、グランド信号）に接続され得る。ただし、本発明はこれに限定されない。いくつかの実施例では、基部隔離セグメント１３２０は、トランジスタ・ダイ１２１５の表面上にあるパッドに接続されてもよく、パッドは更に、トランジスタ・ダイ１２１５の内側接続部及び／又は外側接続部を介して、基準信号（例えば、グランド）に接続される。例えば、いくつかの実施例では、基部隔離セグメント１３２０は、同じくグランドに結合され得るトランジスタ・ダイ１２１５のソース領域に、共通して結合され得る。
隔離材１２６０は導電性隔離材であり得るが、本発明はこれに限定されない。いくつかの実施例では、隔離材１２６０は、マイクロ波及び／又はＲＦ放射を吸収できる誘電性材料を含み得る。いくつかの実施例では、隔離材１２６０は、損失性誘電体及び／又は磁性材料で形成され得る。
図１４Ａは、本発明の更なる実施例に係る隔離材１２６０を示す概略断面図である。図１４Ａに示すように、隔離材１２６０は、１つ又は複数の隔離セグメント１４１０から構成され得る。いくつかの実施例では、隔離セグメント１４１０は、トランジスタ・ダイ１２１５の頂面から離れる方向に（例えば、垂直方向に）延在し得る。いくつかの実施例では、隔離セグメント１４１０は、トランジスタ・ダイ１２１５の頂面に対して実質的に垂直な方向に延在し得る。図１４Ａに示されている隔離材１２６０が、図１３Ａのパッケージングされたトランジスタ・デバイスと同様の方法で、トランジスタ・ダイ１２１５上で、入力ボンド・ワイヤ１０２０及び出力ボンド・ワイヤ１０４０などのパッケージングされたトランジスタ・デバイスの他の要素に対して配設され得ることが、理解されるであろう。つまり、隔離材１２６０の隔離セグメント１４１０は、トランジスタ・ダイ１２１５の上方で、入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間に配設され得る。
いくつかの実施例では、隔離セグメント１４１０は、金属、導電性金属窒化物、導電性金属酸化物、又は上記の材料の組合せを含み得る。例えば、隔離セグメント１４１０は、タングステン（Ｗ）、窒化タングステン（ＷＮ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタン・アルミニウム（ＴｉＡｌＮ）、イリジウム（Ｉｒ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、酸化インジウムスズ（ＩＴＯ）、上記の金属の合金、又は上記の金属の組合せを含み得る。いくつかの実施例では、隔離セグメント１４１０は、損失性誘電体及び／又は磁性材料を含み得る。
いくつかの実施例では、隔離セグメント１４１０は基部隔離セグメント１４２０上に形成され得るが、本発明はこれらに限定されない。いくつかの実施例では、基部隔離セグメント１４２０は、基部及び／若しくは基板にトランジスタ・ダイ１２１５の一方側で接続されてもよく、トランジスタ・ダイ１２１５の上方でトランジスタ・ダイ１２１５上に延在してもよく、且つ／又は、基部及び／若しくは基板にトランジスタ・ダイ１２１５の第２の側で接続されてもよい。いくつかの実施例では、基部隔離セグメント１４２０は、複数のボンド・ワイヤのうちの１つであり得る。
図１４Ａは基部及び／又は基板に接続されている基部隔離セグメント１４２０を示しているが、本発明はこれに限定されない。いくつかの実施例では、トランジスタ・ダイ１２１５はその表面上に、（例えば、基板への）トランジスタ・ダイ１２１５の内側又は外側接続部を介して基準信号（例えば、グランド）に接続されている、パッド及び／又は他の接続要素を有し得る。図１４Ｂは、トランジスタ・ダイ１２１５がトランジスタ・ダイ１２１５の頂面上にグランド・パッド１４８２を有する実施例を示す。いくつかの実施例では、基部隔離セグメント１４２０は、トランジスタ・ダイ１２１５の表面上にあるグランド・パッド１４８２に接続され得る。いくつかの実施例では、基部隔離セグメント１４２０の少なくとも一方端部は、基準信号（例えば、グランド信号）に接続され得る。いくつかの実施例では、基部隔離セグメント１４２０はボンド・ワイヤであり得る。いくつかの実施例では、基部隔離セグメント１４２０は、トランジスタ・ダイ１２１５の頂面上に形成された金属製のトレース及び／又はセグメントであり得る。
図１３Ａ～図１４Ｂは、隔離材１２６０として金属壁及び／又は他の垂直方向に延在する構造を使用することを示しているが、本発明から逸脱することなく隔離材１２６０の他の構成を使用してもよいことが理解されるであろう。例えば、いくつかの実施例では、隔離材１２６０は、金属メッシュ材などのメッシュ材で形成され得る。いくつかの実施例では、隔離材１２６０は、個々の隔離ボンド・ワイヤから形成され得る。図１５Ａは、本発明のいくつかの実施例に係る、隔離ボンド・ワイヤ１５１０を組み込んだ隔離材１２６０の構成を示す断面図である。
図１５Ａを参照すると、隔離材１２６０は、基準電圧源（例えば、グランド信号）に接続され得る複数の隔離ボンド・ワイヤ１５１０から構成され得る。図１５Ａに示されている隔離材１２６０が、図１３Ａのパッケージングされたトランジスタ・デバイスと同様の方法で、トランジスタ・ダイ１２１５上で、入力ボンド・ワイヤ１０２０及び出力ボンド・ワイヤ１０４０などのパッケージングされたトランジスタ・デバイスの他の要素に対して配設され得ることが、理解されるであろう。いくつかの実施例では、隔離材１２６０の隔離ボンド・ワイヤ１５１０は、入力ボンド・ワイヤ１０２０及び出力ボンド・ワイヤ１０４０が延在する方向に直交する第１の方向において、トランジスタ・ダイ１２１５の第１の側からトランジスタ・ダイ１２１５の第２の側まで延在し得る。物理的に入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間に（例えば、トランジスタ・ダイ１２１５の上方に）、隔離ボンド・ワイヤ１５１０のうちの少なくとも１つの一部が配設され得る。
いくつかの実施例では、隔離ボンド・ワイヤ１５１０は、トランジスタ・ダイ１２１５が上に配置される基部及び／若しくは基板にトランジスタ・ダイ１２１５の第１の側で接続されてもよく、トランジスタ・ダイ１２１５よりも上の高さでトランジスタ・ダイ１２１５上に延在してもよく、且つ／又は、基部及び／若しくは基板にトランジスタ・ダイ１２１５の第２の側で接続されてもよい。いくつかの実施例では、複数の隔離ボンド・ワイヤ１５１０の個々の１つの一部が互いに（例えば、水平及び／又は垂直方向において）重なり合ってもよいが、本発明はこれに限定されない。
図１５Ａは基部及び／又は基板に接続されている隔離ボンド・ワイヤ１５１０を示しているが、本発明はこれに限定されない。いくつかの実施例では、トランジスタ・ダイ１２１５はその表面上に、（例えば、基板への）トランジスタ・ダイ１２１５の内側又は外側接続部を介して基準信号（例えば、グランド）に接続されている、パッド及び／又は他の接続要素を有し得る。図１５Ｂは、本発明の更なる実施例に係る、複数の隔離ボンド・ワイヤ１５１０が１つ又は複数のグランド・パッド１５８２に接続されている実施例を示す。いくつかの実施例では、複数の隔離ボンド・ワイヤ１５１０は、トランジスタ・ダイ１２１５の表面、例えば頂面又は側面などの上にある、グランド・パッド１５８２に接続され得る。
図１６Ａは、本発明の更なる実施例に係る、隔離ボンド・ワイヤ１６１０を組み込んだ隔離材１２６０の構成を示す断面図である。図１６Ａを参照すると、隔離材１２６０は、基準電圧源（例えば、グランド信号）に接続され得る複数の隔離ボンド・ワイヤ１６１０から構成され得る。隔離材１２６０の隔離ボンド・ワイヤ１６１０は、第１の方向においてトランジスタ・ダイ１２１５の第１の側からトランジスタ・ダイ１２１５の第２の側まで延在し得る。いくつかの実施例では、隔離材１２６０の隔離ボンド・ワイヤ１６１０は、入力ボンド・ワイヤ１０２０及び出力ボンド・ワイヤ１０４０が延在する方向に直交する第１の方向において、トランジスタ・ダイ１２１５の第１の側からトランジスタ・ダイ１２１５の第２の側まで延在し得る。入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間に（例えば、トランジスタ・ダイ１２１５の上方に）、隔離ボンド・ワイヤ１６１０のうちの少なくとも１つの一部が配設され得る。
いくつかの実施例では、隔離ボンド・ワイヤ１６１０は、トランジスタ・ダイ１２１５が上に配置される基部及び／若しくは基板にトランジスタ・ダイ１２１５の第１の側で接続されてもよく、トランジスタ・ダイ１２１５よりも上の高さでトランジスタ・ダイ１２１５上に延在してもよく、且つ／又は、基部及び／若しくは基板にトランジスタ・ダイ１２１５の第２の側で接続されてもよい。いくつかの実施例では、複数の隔離ボンド・ワイヤ１６１０のうちの第１のものは、複数の隔離ボンド・ワイヤ１６１０のうちの第２のものよりも高いレベルに（例えば、トランジスタ・ダイ１２１５からより遠くに）延在し得る。いくつかの実施例では、複数の隔離ボンド・ワイヤ１６１０の個々の１つの一部が互いに実質的に平行に延在してもよいが、本発明はこれに限定されない。いくつかの実施例では、隔離ボンド・ワイヤ１６１０のそれぞれ１つは、垂直方向において重なり合ってもよく、しかし水平方向において重なり合わなくてもよい。
図１６Ａは基部及び／又は基板に接続されている隔離ボンド・ワイヤ１６１０を示しているが、本発明はこれに限定されない。図１６Ｂは、複数の隔離ボンド・ワイヤ１６１０が１つ又は複数のグランド・パッド１６８２に接続されている実施例を示す。いくつかの実施例では、トランジスタ・ダイ１２１５はその表面上に、（例えば、基板への）トランジスタ・ダイ１２１５の内側又は外側接続部を介して基準信号（例えば、グランド）に接続されている、グランド・パッド１６８２及び／又は他の接続要素を有し得る。いくつかの実施例では、複数の隔離ボンド・ワイヤ１６１０は、トランジスタ・ダイ１２１５の表面、例えば頂面又は側面などの上にある、グランド・パッド１６８２に接続され得る。
本明細書で検討するように、ゲート・フィンガ及び／又はドレイン・フィンガ上には、これらに結合するために使用されるボンド・ワイヤ間の容量性及び／又は磁性結合の量を低減するために、ゲート・ボンド・パッド及び／又はドレイン・ボンド・パッドが配設され得る。図１２Ａ～図１２Ｇに示すように、ゲート・ボンド・パッド１２２０とゲート相互接続部６２５の間に導電ビア（例えば、第２の導電ゲート・ビア１２２７）が直接設けられているとき、第２の導電ゲート・ビア１２２７がゲート相互接続部６２５に接続される内側位置６２９は、ゲート相互接続部６２５の中間点からずらされていてもよい。同様に、ドレイン・ボンド・パッド１２４０とドレイン相互接続部６３５の間に導電ビア（例えば、第２の導電ドレイン・ビア１２３７）が直接設けられているとき、第２の導電ドレイン・ビア１２３７がドレイン相互接続部６３５に接続される内側位置６３９は、ドレイン相互接続部６３５の中間点からずらされていてもよい。このずれは、いくつかの実施例では、隔離材１２６０が中に配設される、ゲート・ボンド・パッド１２２０とドレイン・ボンド・パッド１２４０間の間隔に起因し得る。
いくつかの実施例では、第２の導電ドレイン／ゲート・ビアをそれぞれのゲート／ドレイン相互接続部の中間点のより近くで接続するために、第２の導電ドレイン／ゲート・ビアにずれを設けることが有益であり得る。図１７Ａは、本発明のいくつかの実施例に係る、ゲート・フィンガ６１０の幅が大きくされゲート・フィンガ６１０上に多セグメント導電ゲート・ビア１７２０を用いてゲート・ボンド・パッド１２２０が設けられている、トランジスタ・デバイス１７００を示す平面図である。図１７Ｂは、本発明のいくつかの実施例に係る、線Ｆ－Ｆ’に沿って取られた図１７Ａの断面図である。図１７Ｃは、本発明のいくつかの実施例に係る、線Ｇ－Ｇ’に沿って取られた図１７Ａの断面図である。ゲート・フィンガ６１０、ドレイン・フィンガ６１５、及びソース・フィンガ６０５に関する要素のうちの多くは、図６Ａ～図６Ｃ及び図１２Ａ～図１２Ｃに示すものと同様である。したがってそのこれ以上の説明は省略する。
図１７Ａ～図１７Ｃを参照すると、複数のゲート・フィンガ６１０及びドレイン・フィンガ６１５上にゲート・ボンド・パッド１２２０が設けられてもよい。ゲート・ボンド・パッド１２２０は、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５上で、第１の方向（例えば、Ｙ方向）に（例えば、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５と交差するように）延在し得る。ゲート・ボンド・パッドに１つ又は複数の入力ボンド・ワイヤ１０２０がボンディングされ得る。入力ボンド・ワイヤ１０２０は、トランジスタ・セル７００のゲートに入力信号（例えば、ゲート信号）を提供し得る。図１７Ａにはただ１つの入力ボンド・ワイヤ１０２０が示されているが、ゲート・ボンド・パッド１２２０に沿った様々な位置に追加の入力ボンド・ワイヤ１０２０が存在してもよいことが理解されるであろう。入力ボンド・ワイヤ１０２０のそれぞれ１つは、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５のうちの１つ又は複数の上にゲート・ボンド・パッド１２２０まで延在し得る。
複数のゲート・フィンガ６１０及びドレイン・フィンガ６１５上にドレイン・ボンド・パッド１２４０が設けられてもよい。ドレイン・ボンド・パッド１２４０は、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５上で、第１の方向（例えば、Ｙ方向）に（例えば、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５と交差するように）延在し得る。ドレイン・ボンド・パッドに１つ又は複数の出力ボンド・ワイヤ１０４０がボンディングされ得る。出力ボンド・ワイヤ１０４０は、トランジスタ・セル７００からの出力信号（例えば、ドレイン信号）を提供し得る。図１７Ａにはただ１つの出力ボンド・ワイヤ１０４０が示されているが、ドレイン・ボンド・パッド１２４０に沿った様々な位置に追加の出力ボンド・ワイヤ１０４０が存在してもよいことが理解されるであろう。出力ボンド・ワイヤ１０４０のそれぞれ１つは、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５のうちの１つ又は複数の上に延在して、ドレイン・ボンド・パッド１２４０にボンディングされ得る。いくつかの実施例では、ゲート・ボンド・パッド１２２０及び／又はドレイン・ボンド・パッド１２４０は、例えば銅、金、及び／又は複合金属を含む、金属又は他の高導電性材料を含有し得る。
図１７Ａ及び図１７Ｂを参照すると、各ゲート・フィンガ６１０は、複数の第１の導電ゲート・ビア６２８によって、ゲート相互接続部６２５に結合され得る。いくつかの実施例では、ゲート相互接続部６２５は、（例えばＺ方向において）半導体構造６９０よりも上方のゲート・フィンガ６１０よりも高いレベルにあり得る。いくつかの実施例では、ゲート相互接続部６２５は、第１の方向において（例えばＹ方向において）ゲート・フィンガ６１０よりも大きい寸法を有し得る。ゲート相互接続部６２５は、多セグメント導電ゲート・ビア１７２０によって、ゲート・ボンド・パッド１２２０に接続され得る。
多セグメント導電ゲート・ビア１７２０は、ゲート・ボンド・パッド１２２０とゲート相互接続部６２５の間の接続部を提供する、複数のセグメントを含み得る。複数のセグメントは、例えば、第１の垂直ゲート・ビア・セグメント１７２２と、第１の水平ゲート・ビア・セグメント１７２４と、第２の垂直ゲート・ビア・セグメント１７２６と、を含み得る。例えば、第１の垂直ゲート・ビア・セグメント１７２２は、ゲート・ボンド・パッド１２２０に結合されてもよく、トランジスタ・ダイ１２１５の表面の下方で垂直方向に延在し得る。第１の水平ゲート・ビア・セグメント１７２４は、第１の垂直ゲート・ビア・セグメント１７２２に結合されてもよく、誘電体層１２３０内で全体的に第２の方向（例えば、Ｘ方向）に、ゲート相互接続部６２５の中間点の上方の地点まで延在し得る。第２の垂直ゲート・ビア・セグメント１７２６は、第１の水平ゲート・ビア・セグメント１７２４に結合されてもよく、垂直方向に延在して、ゲート相互接続部６２５の内側位置６２９においてゲート相互接続部６２５と結合してもよい。
用語「水平」及び「垂直」は、そのセグメントが厳密に水平又は垂直方向に延在することは要求しないことが理解されるであろう。むしろ、垂直セグメント（例えば、第１のゲート・ビア垂直セグメント１７２２及び／又は第２のゲート・ビア垂直セグメント１７２６）は全体的に、第１の位置から、第１の位置から第３の方向（例えば、Ｚ方向）に離れている第２の位置まで延在し得る。同様に、水平セグメント（例えば、第１のゲート・ビア水平セグメント１７２２）は全体的に、第１の位置から、第１の位置から第１の及び／又は第２の方向（例えば、Ｙ方向及び／又はＸ方向）に離れている第２の位置まで延在し得る。
いくつかの実施例では、ゲート・ボンド・パッド１２２０をそれぞれのゲート相互接続部６２５に接続する各多セグメント導電ゲート・ビア１７２０は、ゲート相互接続部６２５の内側位置６２９においてゲート相互接続部６２５に接続され得る。例えば、ゲート相互接続部６２５は、互いに反対側にある第１の端部６４５及び第２の端部６４６を有し得る。いくつかの実施例では、第２の導電ゲート・ビア６２７は、第１の端部６４５と第２の端部６４６の間にあるゲート相互接続部６２５の内側位置６２９において、ゲート相互接続部６２５に接続され得る。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の第１の端部６４５と第２の端部６４６の中間点からずらされていてもよい。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の中間点からゲート相互接続部６２５の長さの２０パーセント以内の距離にあってもよい。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の第１の端部６４５と第２の端部６４６の間の距離の３分の１から３分の２の間の距離にあってもよい。
同様に、図１７Ａから図１７Ｃを参照すると、各ドレイン・フィンガ６１５は、複数の第１の導電ドレイン・ビア６３８によって、ドレイン相互接続部６３５に結合され得る。いくつかの実施例では、ドレイン相互接続部６３５は、（例えばＺ方向において）半導体構造６９０よりも上方のドレイン・フィンガ６１５よりも高いレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、第１の方向において（例えばＹ方向において）ドレイン・フィンガ６１５よりも大きい寸法を有し得る。ドレイン相互接続部６３５は、第２の多セグメント導電ドレイン・ビア１７３０によって、ドレイン・ボンド・パッド１２４０に接続され得る。
多セグメント導電ドレイン・ビア１７３０は、ドレイン・ボンド・パッド１２４０とドレイン相互接続部６３５の間の接続部を提供する、複数のセグメントを含み得る。複数のセグメントは、例えば、第１の垂直ドレイン・ビア・セグメント１７３２と、第１の水平ドレイン・ビア・セグメント１７３４と、第２の垂直ドレイン・ビア・セグメント１７３６と、を含み得る。例えば、第１の垂直ドレイン・ビア・セグメント１７３２は、ドレイン・ボンド・パッド１２４０に結合されてもよく、トランジスタ・ダイ１２１５の表面の下方で垂直方向に延在し得る。第１の水平ドレイン・ビア・セグメント１７３４は、第１の垂直ドレイン・ビア・セグメント１７３２に結合されてもよく、誘電体層１２３０内で全体的に第２の方向（例えば、Ｘ方向）に、ドレイン相互接続部６３５の中間点の上方の地点まで延在し得る。第２の垂直ドレイン・ビア・セグメント１７３６は、第１の水平ドレイン・ビア・セグメント１７３４に結合されてもよく、垂直方向に延在して、ドレイン相互接続部６３５の内側位置６３９においてドレイン相互接続部６３５と結合してもよい。
いくつかの実施例では、ドレイン・ボンド・パッド１２４０をそれぞれのドレイン相互接続部６３５に接続する各多セグメント導電ドレイン・ビア１７３０は、ドレイン相互接続部６３５の内側位置６３９においてドレイン相互接続部６３５に接続され得る。ドレイン相互接続部６３５の内側位置６３９は、本明細書でゲート相互接続部６２５の内側位置６２９に関して検討したのと同様に、ドレイン相互接続部の両端部の間に位置付けられてもよい。
多セグメント導電ゲート・ビア１７２０及び多セグメント導電ドレイン・ビア１７３０は３つのセグメントを有して示されているが、異なる数のセグメントを、本発明から逸脱することなく図１７Ｂ及び図１７Ｃに示すものとは異なる構成で使用してもよいことが理解されるであろう。一般に、多セグメント導電ゲート・ビア１７２０及び多セグメント導電ドレイン・ビア１７３０は、相互接続部（例えば、ゲート及び／若しくはドレイン相互接続部）並びに／又はフィンガ（例えば、ゲート及び／若しくはドレイン・フィンガ）の内側位置から、相互接続部及び／又はフィンガ上の内側位置から水平方向にずらされているボンド・パッド（例えば、ゲート・ボンド・パッド１１２０及び／又はドレイン・ボンド・パッド１２４０）へと信号を通信するように構成されている、任意の導電ビアを含むことを意図している。
図１２Ｄ～図１２Ｇに関して本明細書で検討したように、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５は、エッジ供給式となるように構成され得る。図１７Ｄ及び図１７Ｅは、本発明のいくつかの実施例に係る、それぞれ線Ｆ－Ｆ’及び線Ｇ－Ｇ’に沿って取られた、ゲート・フィンガ６１０がエッジ供給式である、多セグメント導電ゲート・ビア１７２０を組み込んだ図１７Ａの別の例示の実施例の断面図を示す。図１７Ｆ及び図１７Ｇは、本発明のいくつかの実施例に係る、それぞれ線Ｆ－Ｆ’及び線Ｇ－Ｇ’に沿って取られた、ドレイン・フィンガ６１５がエッジ供給式である、多セグメント導電ドレイン・ビア１７３０を組み込んだ図１７Ａの別の例示の実施例の断面図を示す。
図１７Ｄ～図１７Ｇに示すように、トランジスタ・デバイス１７００には、図１２Ｄ～図１２Ｇに関して本明細書で検討したような様式で、エッジ供給ゲート・フィンガ６１０及び内側供給ドレイン・フィンガ６１５（図１７Ｄ、図１７Ｅを参照）、又は内側供給ゲート・フィンガ６１０及びエッジ供給ドレイン・フィンガ６１５（図１７Ｆ、図１７Ｇを参照）を組み込むことができる。エッジ供給ゲート・フィンガ６１０又はエッジ供給ドレイン・フィンガ６１５の使用によって、トランジスタ・デバイス１７００の電力効率を改善することができる。
図１２Ａ～図１７Ｇは、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０の両方がゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在する実施例を示しているが、他の実施例が可能であることが当業者には明らかであろう。図１８Ａは、本発明のいくつかの実施例に係る、ゲート・ボンド・パッド１２２０がゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在し、ドレイン・ボンド・パッド１２４０がゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在しない、トランジスタ・デバイス１８００を示す平面図である。図１８Ｂは、本発明のいくつかの実施例に係る、線Ｈ－Ｈ’に沿って取られた図１８Ａの断面図である。図１８Ｃは、本発明のいくつかの実施例に係る、線Ｉ－Ｉ’に沿って取られた図１８Ａの断面図である。図１８Ａ～図１８Ｃの要素には本明細書に記載する要素が組み込まれているが、図１８Ａ～図１８Ｃの説明では、上記の実施例との相違点に注目する。
図１８Ａ及び図１８Ｂを参照すると、トランジスタ・デバイス１８００のトランジスタ・セル７００のゲートには、ゲート・ボンド・パッド１２２０が複数のゲート・フィンガ６１０及びドレイン・フィンガ６１５上に設けられ得るゲート構成を組み込むことができる。ゲート・ボンド・パッド１２２０は、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５上に（例えば、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５と交差するように）延在し得る。ゲート・ボンド・パッド１２２０に１つ又は複数の入力ボンド・ワイヤ１０２０がボンディングされ得る。入力ボンド・ワイヤ１０２０は、トランジスタ・セル７００のゲートに入力信号（例えば、ゲート信号）を提供し得る。図１８Ａにはただ１つの入力ボンド・ワイヤ１０２０が示されているが、ゲート・ボンド・パッド１２２０に沿った様々な位置に追加の入力ボンド・ワイヤ１０２０が存在してもよいことが理解されるであろう。入力ボンド・ワイヤ１０２０のそれぞれ１つは、ゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５のうちの１つ又は複数の上にゲート・ボンド・パッド１２２０まで延在し得る。
各ゲート・フィンガ６１０は、複数の第１の導電ゲート・ビア６２８によって、ゲート相互接続部６２５に結合され得る。いくつかの実施例では、ゲート相互接続部６２５は、（例えばＺ方向において）半導体構造６９０よりも上方のゲート・フィンガ６１０よりも高いレベルにあり得る。いくつかの実施例では、ゲート相互接続部６２５は、第１の方向において（例えばＹ方向において）ゲート・フィンガ６１０よりも大きい寸法を有し得る。ゲート相互接続部６２５は、第２の導電ゲート・ビア１２２７によって、ゲート・ボンド・パッド１２２０に接続され得る。
いくつかの実施例では、ゲート・ボンド・パッド１２２０をそれぞれのゲート相互接続部６２５に接続する各第２の導電ゲート・ビア１２２７は、ゲート相互接続部６２５の内側位置６２９においてゲート相互接続部６２５に接続され得る。例えば、ゲート相互接続部６２５は、互いに反対側にある第１の端部６４５及び第２の端部６４６を有し得る。いくつかの実施例では、第２の導電ゲート・ビア１２２７は、第１の端部６４５と第２の端部６４６の間にあるゲート相互接続部６２５の内側位置６２９において、ゲート相互接続部６２５に接続され得る。いくつかの実施例では、内側位置６２９は、ゲート相互接続部６２５の第１の端部６４５と第２の端部６４６の中間点からずらされていてもよい。第２の導電ゲート・ビア１２２７は、例えば、図１２Ａ～図１２Ｇに関して本明細書に記載されているように結合され得る。
図１８Ａ及び図１８Ｃを参照すると、トランジスタ・デバイス１８００のトランジスタ・セル７００には、ドレイン・ボンド・パッド１２４０が複数のゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在しないドレイン構成を組み込むことができる。ドレイン・ボンド・パッド１２４０は、ゲート・フィンガ６１０及びドレイン・フィンガ６１５と隣り合うように、第１の方向（例えば、Ｙ方向）に延在し得る。ドレイン・ボンド・パッド１２４０に１つ又は複数の出力ボンド・ワイヤ１０４０がボンディングされ得る。出力ボンド・ワイヤ１０４０は、トランジスタ・セル７００からの出力信号（例えば、ドレイン信号）を提供し得る。図１８Ａにはただ１つの出力ボンド・ワイヤ１０４０が示されているが、ドレイン・ボンド・パッド１２４０に沿った様々な位置に追加の出力ボンド・ワイヤ１０４０が存在してもよいことが理解されるであろう。
各ドレイン・フィンガ６１５は、複数の第１の導電ドレイン・ビア６３８によって、それぞれのドレイン相互接続部６３５に結合され得る。いくつかの実施例では、ドレイン相互接続部６３５は、半導体構造６９０よりも上方のドレイン・フィンガ６１５よりも高いレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、半導体構造６９０よりも上方のゲート相互接続部６２５と同じレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、半導体構造６９０よりも上方のゲート相互接続部６２５とは異なるレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、第１の方向において（例えばＹ方向において）ドレイン・フィンガ６１５よりも大きい寸法を有し得る。
各ゲート相互接続部６３５は、ドレイン相互接続部６３５の内側位置６３９において、それぞれの第２の導電ドレイン・ビア６３７によってそれぞれのドレイン・ランナ６３１に接続され得る。いくつかの実施例では、ドレイン・ランナ６３１は、半導体構造６９０よりも上方のドレインイ相互接続部６３５よりも高いレベルにあり得る。いくつかの実施例では、ドレイン・ランナ６３１は、第１の方向において（例えばＹ方向において）ドレイン相互接続部６３５よりも大きい寸法を有し得る。いくつかの実施例では、ドレイン・ランナ６３１は、例えば銅、金、及び／又は複合金属を含む、金属又は他の高導電性材料を含有し得る。ドレイン・ランナ６３１はドレイン・ボンド・パッド１２４０に接続され得る。ドレイン・ボンド・パッド１２４０は、複数のトランジスタ・セル７００のドレイン信号を提供し得る。
図１８Ａではドレイン・ランナ６３１はドレイン・ボンド・パッド１２４０に直接接続されているものとして示されているが、追加の実施例が可能であることが理解されるであろう。例えば、ドレイン・ボンド・パッド１２４０は、図６Ａ及び図６Ｃのドレイン・マニホールド６４０などのドレイン・マンドレルに接続されてもよく、ドレイン・マニホールド６４０はドレイン・ランナ６３１に接続されてもよい。
隔離材１２６０は、トランジスタ・デバイスのトランジスタ・ダイ１２１５の表面上の、ゲート・ボンド・パッド１２２０とドレイン・ボンド・パッド１２４０の間のエリア上に設置され得る。図１８Ａに示すように、入力ボンド・ワイヤ１０２０及び出力ボンド・ワイヤ１０４０は前出の実施例よりも大きい距離で分離されているが、それでもやはり、隔離材の使用によって、入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間の容量性及び／又は磁性結合の防止及び／又は弱化を補助することができる。隔離材１２６０は本明細書に記載する構成のいずれで構成されてもよく、その重複する説明は省略する。
図１８Ａ～図１８Ｃのゲート構成に関して、ゲート・ボンド・パッド１２２０をゲート相互接続部６２５にゲート相互接続部６２５の内側位置６２９において接続するために、第２の導電ゲート・ビア１２２７が利用される。図１８Ｂに示すように、第２の導電ゲート・ビア１２２７は、ゲート相互接続部６２５の中間点からずらされている内側位置６２９に結合され得る。いくつかの実施例では、ゲート相互接続部の中間点により近い内側位置６２９においてゲート相互接続部６２５に接続するために、多セグメント導電ビアが利用され得る。
例えば、図１９Ａ～図１９Ｃは、図１８Ａ～図１８Ｃの実施例と類似しているが多セグメント導電ゲート・ビア１７２０を使用した、本発明の実施例を示す。図１９Ａは、本発明のいくつかの実施例に係る、ゲート・フィンガ６１０及びドレイン・フィンガ６１５上に多セグメント導電ゲート・ビア１７２０を用いてゲート・ボンド・パッド１２２０が設けられており、ドレイン・ボンド・パッド１２４０はゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在しない、トランジスタ・デバイスを示す平面図である。図１９Ｂは、本発明のいくつかの実施例に係る、線Ｊ－Ｊ’に沿って取られた図１９Ａの断面図である。図１９Ｃは、本発明のいくつかの実施例に係る、線Ｋ－Ｋ’に沿って取られた図１９Ａの断面図である。図１９Ａ～図１９Ｃの要素には本明細書に記載する要素が組み込まれているが、図１９Ａ～図１９Ｃの説明では、上記の実施例との相違点に注目する。
図１９Ｂに示すように、ゲート・ボンド・パッド１２２０は、多セグメント導電ゲート・ビア１７２０によって、ゲート相互接続部６２５に結合され得る。多セグメント導電ゲート・ビア１７２０は、ゲート・ボンド・パッド１２２０とゲート相互接続部６２５の間の接続部を提供する、複数のセグメントを含み得る。複数のセグメントは、例えば、第１の垂直ゲート・ビア・セグメント１７２２と、第１の水平ゲート・ビア・セグメント１７２４と、第２の垂直ゲート・ビア・セグメント１７２６と、を含み得る。例えば、第１の垂直ゲート・ビア・セグメント１７２２は、ゲート・ボンド・パッド１２２０に結合されてもよく、トランジスタ・ダイ１２１５の表面の下方で垂直方向に延在し得る。第１の水平ゲート・ビア・セグメント１７２４は、第１の垂直ゲート・ビア・セグメント１７２２に結合されてもよく、誘電体層１２３０内で全体的に第２の方向（例えば、Ｘ方向）に、ゲート相互接続部６２５の中間点の上方の地点まで延在し得る。第２の垂直ゲート・ビア・セグメント１７２６は、第１の水平ゲート・ビア・セグメント１７２４に結合されてもよく、垂直方向に延在して、ゲート相互接続部６２５の内側位置６２９においてゲート相互接続部６２５と結合してもよい。多セグメント導電ゲート・ビア１７２０は、本明細書で図１７Ａ～図１７Ｇに関して検討されている構成と同様であり得る。
図１９Ｃに示すように、ドレイン・ボンド・パッド１２４０は、図１８Ａ及び図１８Ｃに関して図示及び記載されているものと同様の様式で結合され得る。したがってその重複する説明は省略する。
トランジスタ・デバイスはまた、ドレイン・ボンド・パッド１２４０はゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在するが、ゲート・ボンド・パッド１２２０はそうではないようにして、結合されてもよい。図２０Ａは、本発明のいくつかの実施例に係る、ゲート・ボンド・パッド１２２０がゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在せず、ドレイン・ボンド・パッド１２４０がゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在する、トランジスタ・デバイス２０００を示す平面図である。図２０Ｂは、本発明のいくつかの実施例に係る、線Ｌ－Ｌ’に沿って取られた図２０Ａの断面図である。図２０Ｃは、本発明のいくつかの実施例に係る、線Ｍ－Ｍ’に沿って取られた図２０Ａの断面図である。図２０Ａ～図２０Ｃの要素には本明細書に記載するいくつかの要素が組み込まれているが、図２０Ａ～図２０Ｃの説明では、上記の実施例との相違点に注目する。
図２０Ａ及び図２０Ｂを参照すると、トランジスタ・デバイス２０００のトランジスタ・セル７００のゲートには、ゲート・ボンド・パッド１２２０が複数のゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在しないゲート構成を組み込むことができる。ゲート・ボンド・パッド１２２０は、ゲート・フィンガ６１０及びドレイン・フィンガ６１５と隣り合うように、第１の方向（例えば、Ｙ方向）に延在し得る。ゲート・ボンド・パッド１２２０に１つ又は複数の入力ボンド・ワイヤ１０２０がボンディングされ得る。入力ボンド・ワイヤ１０２０は、トランジスタ・セル７００に入力信号（例えば、ゲート信号）を提供し得る。図２０Ａにはただ１つの入力ボンド・ワイヤ１０２０が示されているが、ゲート・ボンド・パッド１２２０に沿った様々な位置に追加の入力ボンド・ワイヤ１０２０が存在してもよいことが理解されるであろう。
各ゲート・フィンガ６１０は、複数の第１の導電ドレイン・ビア６２８によって、それぞれのゲート相互接続部６２５に結合され得る。いくつかの実施例では、ゲート相互接続部６２５は、半導体構造６９０よりも上方のゲート・フィンガ６１０よりも高いレベルにあり得る。いくつかの実施例では、ゲート相互接続部６２５は、第１の方向において（例えばＹ方向において）ゲート・フィンガ６１０よりも大きい寸法を有し得る。
各ゲート相互接続部６２５は、ゲート相互接続部６２５の内側位置６２９において、それぞれの第２の導電ゲート・ビア６２７によってそれぞれのゲート・ランナ６２１に接続され得る。いくつかの実施例では、ゲート・ランナ６２１は、半導体構造６９０よりも上方のゲート相互接続部６２５よりも高いレベルにあり得る。いくつかの実施例では、ゲート・ランナ６２１は、第１の方向において（例えばＹ方向において）ゲート相互接続部６２５よりも大きい寸法を有し得る。いくつかの実施例では、ゲート・ランナ６２１は、例えば銅、金、及び／又は複合金属を含む、金属又は他の高導電性材料を含有し得る。ゲート・ランナ６２１はゲート・ボンド・パッド１２２０に接続され得る。ゲート・ボンド・パッド１２２０は、複数のトランジスタ・セル７００にゲート信号を提供し得る。
図２０Ａではゲート・ランナ６２１はゲート・ボンド・パッド１２２０に直接接続されているものとして示されているが、追加の実施例が可能であることが理解されるであろう。例えば、ゲート・ボンド・パッド１２２０は、図６Ａ及び図６Ｂのゲート・マニホールド６２０などのゲート・マンドレルに接続されてもよく、ゲート・マニホールド６２０はゲート・ランナ６２１に接続されてもよい。
図２０Ａ及び図２０Ｃを参照すると、トランジスタ・セル７００のドレイン構成は、複数のゲート・フィンガ６１０及びドレイン・フィンガ６１５上に設けられているドレイン・ボンド・パッド１２４０を含み得る。ドレイン・ボンド・パッド１２４０は、ゲート・フィンガ６１０及びドレイン・フィンガ６１５と交差するように、第１の方向（例えば、Ｙ方向）に延在し得る。ドレイン・ボンド・パッド１２４０に１つ又は複数の出力ボンド・ワイヤ１０４０がボンディングされ得る。出力ボンド・ワイヤ１０４０は、トランジスタ・セル７００からの出力信号（例えば、ドレイン信号）を提供し得る。図２０Ａにはただ１つの出力ボンド・ワイヤ１０４０が示されているが、ドレイン・ボンド・パッド１２４０に沿った様々な位置に追加の出力ボンド・ワイヤ１０４０が存在してもよいことが理解されるであろう。
各ドレイン・フィンガ６１５は、複数の第１の導電ドレイン・ビア６３８によって、ドレイン相互接続部６３５に結合され得る。いくつかの実施例では、ドレイン相互接続部６３５は、（例えばＺ方向において）半導体構造６９０よりも上方のドレイン・フィンガ６１５よりも高いレベルにあり得る。いくつかの実施例では、ドレイン相互接続部６３５は、第１の方向において（例えばＹ方向において）ドレイン・フィンガ６１５よりも大きい寸法を有し得る。ドレイン相互接続部６３５は、第２の導電ドレイン・ビア１２３７によって、ドレイン・ボンド・パッド１２４０に接続され得る。
いくつかの実施例では、ドレイン・ボンド・パッド１２４０をそれぞれのドレイン相互接続部６３５に接続する各第２の導電ドレイン・ビア１２３７は、ドレイン相互接続部６３５の内側位置６３９においてドレイン相互接続部６３５に接続され得る。例えば、第２の導電ドレイン・ビア１２３７は、ドレイン相互接続部６３５の両端部の間にあるドレイン相互接続部６３５の内側位置６３９において、ドレイン相互接続部６３５に接続され得る。いくつかの実施例では、内側位置６３９は、ドレイン相互接続部６３５の中間点からずらされていてもよい。第２の導電ドレイン・ビア１２３７は、例えば、図１２Ａ～図１２Ｇに関して本明細書に記載されているように結合され得る。
隔離材１２６０は、トランジスタ・デバイス２０００のトランジスタ・ダイ１２１５の表面上の、ゲート・ボンド・パッド１２２０とドレイン・ボンド・パッド１２４０の間のエリア上に設置され得る。図２０Ａに示すように、入力ボンド・ワイヤ１０２０及び出力ボンド・ワイヤ１０４０は前出の実施例よりも大きい距離で分離されているが、それでもやはり、隔離材の使用によって、入力ボンド・ワイヤ１０２０と出力ボンド・ワイヤ１０４０の間の容量性及び／又は磁性結合の防止及び／又は弱化を補助することができる。隔離材１２６０は本明細書に記載する構成のいずれで構成されてもよく、その重複する説明は省略する。
図１９Ａ～図１９Ｃに関して本明細書で検討したのと同様に、図２０Ａ～図２０Ｃの構成のドレイン・ボンド・パッドを、ドレイン相互接続部６３５の中間点により近い内側位置６３９においてドレイン相互接続部６３５に接続するために、多セグメント導電ビアが利用され得る。図２１Ａは、本発明のいくつかの実施例に係る、ゲート・ボンド・パッド１２２０がゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在せず、ドレイン・ボンド・パッド１２４０が多セグメント導電ビア１７３０を用いてゲート・フィンガ６１０及びドレイン・フィンガ６１５上に延在する、トランジスタ・デバイスを示す平面図である。図２１Ｂは、本発明のいくつかの実施例に係る、線Ｎ－Ｎ’に沿って取られた図２１Ａの断面図である。図２１Ｃは、本発明のいくつかの実施例に係る、線Ｏ－Ｏ’に沿って取られた図２１Ａの断面図である。図２１Ａ～図２１Ｃの要素には本明細書に記載するいくつかの要素が組み込まれているが、図２１Ａ～図２１Ｃの説明では、上記の実施例との相違点に注目する。
例えば、図２１Ａ～図２１Ｃは、図２０Ａ～図２０Ｃの実施例と類似しているが多セグメント導電ドレイン・ビア１７３０を使用した、本発明の実施例を示す。図２１Ｃに示すように、ドレイン・ボンド・パッド１２４０は、多セグメント導電ドレイン・ビア１７３０によって、ドレイン相互接続部６３５に結合され得る。多セグメント導電ドレイン・ビア１７３０は、ドレイン・ボンド・パッド１２４０とドレイン相互接続部６３５の間の接続部を提供する、複数のセグメントを含み得る。複数のセグメントは、例えば、第１の垂直ドレイン・ビア・セグメント１７３２と、第１の水平ドレイン・ビア・セグメント１７３４と、第２の垂直ドレイン・ビア・セグメント１７３６と、を含み得る。例えば、第１の垂直ドレイン・ビア・セグメント１７３２は、ドレイン・ボンド・パッド１２４０に結合されてもよく、トランジスタ・ダイ１２１５の表面の下方で垂直方向に延在し得る。第１の水平ドレイン・ビア・セグメント１７３４は、第１の垂直ドレイン・ビア・セグメント１７３２に結合されてもよく、誘電体層１２３０内で全体的に第２の方向（例えば、Ｘ方向）に、ドレイン相互接続部６３５の中間点の上方の地点まで延在し得る。第２の垂直ドレイン・ビア・セグメント１７３６は、第１の水平ドレイン・ビア・セグメント１７３４に結合されてもよく、垂直方向に延在して、ドレイン相互接続部６３５の内側位置６３９においてドレイン相互接続部６３５と結合してもよい。多セグメント導電ドレイン・ビア１７３０は、本明細書で図１７Ａ～図１７Ｇに関して検討されている構成と同様であり得る。
図２１Ｂに示すように、ゲート・ボンド・パッド１２２０は、図１８Ａ及び図１８Ｂに関して図示及び記載されているものと同様の様式で結合され得る。したがってその重複する説明は省略する。
いくつかの実施例では、ゲート・ボンド・パッド１２２０及び／又はドレイン・ボンド・パッド１２４０は、個別のゲート・ボンド・パッド・セグメント及び／又はドレイン・ボンド・パッド・セグメントを備えるようにセグメント化され得る。図２２Ａは、本発明のいくつかの実施例に係る、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０の両方がセグメント化されている、トランジスタ・デバイス２２００を示す平面図である。図２２Ｂは、本発明のいくつかの実施例に係る、線Ｐ－Ｐ’に沿って取られた図２２Ａの断面図である。図２２Ｃは、本発明のいくつかの実施例に係る、線Ｑ－Ｑ’に沿って取られた図２２Ａの断面図である。図２２Ａ～図２２Ｃ中の要素のうちの多くは、本明細書に記載されているものと同様である。したがってそのこれ以上の説明は省略する。
図２２Ａ～図２２Ｃに示すように、本明細書に記載する前出の実施例は、ゲート・ボンド・パッド１２２０を複数のゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎへと分散させるように変更されてもよい。個々のゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎの各々は、ゲート・フィンガ６１０のそれぞれ１つの上に分散され得る。いくつかの実施例では、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎのうちの少なくとも１つは、ドレイン・フィンガ６１５上に設置されなくても及び／又は延在しなくてもよい。別の言い方をすれば、ゲート・ボンド・パッド１２２０のセグメント化は、個々のゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎをゲート・フィンガ６１０の一部の上には設置するが、ドレイン・フィンガ６１５の一部の上には設置しないように行うことができる。セグメント化の結果として、ドレイン・フィンガ６１５とゲート・ボンド・パッド１２２０の間で生じ得る容量性結合を排除及び／又は弱化することができる。例えば、図２２Ｃに示すように、ゲート・ボンド・パッド１２２０（又はそのセグメント）はドレイン・フィンガ６１５の上方に存在しない場合がある。図２２Ａには単一の入力ボンド・ワイヤ１０２０だけが示されているが、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎのそれぞれ１つに、１つ又は複数の入力ボンド・ワイヤ１０２０が結合され得ることが理解されるであろう。他の点では、図２２Ｂに示すように、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎとゲート相互接続部６２５及び／又はゲート・フィンガ６１０との間の結合は、本明細書に記載されている構成と同様であり得る。例えば、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎのそれぞれ１つは、第２の導電ゲート・ビア１２２７によってゲート相互接続部６２５のそれぞれ１つに接続され得る。
同様に、ドレイン・ボンド・パッド１２４０は、複数の個々のドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎへと分散され得る。個々のドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎの各々は、ドレイン・フィンガ６１５のそれぞれ１つの上に分散され得る。いくつかの実施例では、ドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎのうちの少なくとも１つは、ゲート・フィンガ６１０上に設置されなくてもよい。例えば、図２２Ｂに示すように、ドレイン・ボンド・パッド１２４０（又はそのセグメント）はゲート・フィンガ６１０の上方に存在しない場合がある。図２２Ａには単一の出力ボンド・ワイヤ１０４０だけが示されているが、ドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎのそれぞれ１つに、１つ又は複数の出力ボンド・ワイヤ１０４０が結合され得ることが理解されるであろう。他の点では、図２２Ｃに示すように、ドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎとドレイン相互接続部６３５及び／又はドレイン・フィンガ６１５との間の結合は、本明細書に記載されている構成と同様であり得る。例えば、ドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎのそれぞれ１つは、第２の導電ドレイン・ビア１２３７によってドレイン相互接続部６３５のそれぞれ１つに接続され得る。
既に検討した実施例の場合のように、隔離材１２６０は、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎとドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎとの間のエリア上に設置され得る。隔離材１２６０には本明細書に記載する実施例のどれを採用してもよい。隔離材１２６０は、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎとドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎとの間の結合を、更に弱化及び／又は防止し得る。
図２２Ａ～図２２Ｃは、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０の両方がセグメント化されている実施例を示しているが、本発明はこれに限定されない。いくつかの実施例では、ゲート・ボンド・パッド１２２０はセグメント化されてもよいが、ドレイン・ボンド・パッド１２４０はセグメント化されなくてもよい。いくつかの実施例では、ゲート・ボンド・パッド１２２０はセグメント化されなくてもよいが、ドレイン・ボンド・パッド１２４０はセグメント化されてもよい。当業者には、本明細書に記載されている実施例の他の組合せが、セグメント化されたゲート・ボンド・パッド１２２０及び／又はセグメント化されたドレイン・ボンド・パッド１２４０と適合性があるものと理解されるであろう。更に、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎ及びドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎは、図２２Ａ～図２２Ｃでは実質的に共線的であるものとして示されているが、本明細書に記載する実施例はこれに限定されない。いくつかの実施例では、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎ及び／又はドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎは、それぞれゲート・フィンガ６１０及び／又はドレイン・フィンガ６１５上に、非直線的な様式で分散されてもよい。
例えば、図２３Ａ～図２３Ｃは、図２２Ａ～図２２Ｃのセグメント化されたゲート・ボンド・パッド１２２０及び／又はセグメント化されたドレイン・ボンド・パッド１２４０が、図１７Ａ～図１７Ｇに関して本明細書に記載するセグメント化され導電ビアと組み合わされている、トランジスタ・デバイス２３００の実施例を示す。図２３Ａは、本発明のいくつかの実施例に係る、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０の両方がセグメント化されておりそれらが多セグメント導電ビアを利用する、トランジスタ・デバイス２３００を示す平面図である。図２３Ｂは、本発明のいくつかの実施例に係る、線Ｒ－Ｒ’に沿って取られた図２３Ａの断面図である。図２３Ｃは、本発明のいくつかの実施例に係る、線Ｓ－Ｓ’に沿って取られた図２３Ａの断面図である。図２３Ａ～図２３Ｃ中の要素のうちの多くは、本明細書に記載されているものと同様である。したがってそのこれ以上の説明は省略する。
図２３Ａ～図２３Ｃに示すように、ゲート・ボンド・パッド１２２０は、複数のゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎへとセグメント化され得る。個々のゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎの各々は、ゲート・フィンガ６１０のそれぞれ１つの上に分散され得る。いくつかの実施例では、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎのうちの少なくとも１つは、ドレイン・フィンガ６１５上に設置されなくてもよい。更に、図２３Ａに示されているように、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎのそれぞれ１つは、第１の方向（例えば、Ｙ方向）及び第２の方向（例えば、Ｘ方向）の両方において、互いからずらされていてもよい。第１の方向及び第２の方向の両方におけるこのずれによって、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎのそれぞれ１つ同士の間の結合及び／又は電気的相互作用を弱化及び／又は防止することができる。本発明は、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎが第１の方向及び第２の方向の両方にずらされている実施例に限定されない。例えば、いくつかの実施例では、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎは実質的に共線的であり得る。
図２３Ａには単一の入力ボンド・ワイヤ１０２０だけが示されているが、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎのそれぞれ１つに、１つ又は複数の入力ボンド・ワイヤ１０２０が結合され得ることが理解されるであろう。他の点では、図２３Ｂに示すように、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎとゲート相互接続部６２５及び／又はゲート・フィンガ６１０との間の結合は、本明細書に記載されている構成と同様であり得る。例えば、ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎのそれぞれ１つは、図１７Ａ～図１７Ｇに関して本明細書に記載されているものと同様の多セグメント導電ゲート・ビア１７２０によって、ゲート相互接続部６２５のそれぞれ１つに接続され得る。
同様に、ドレイン・ボンド・パッド１２４０は、複数の個々のドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎへと分散され得る。個々のドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎの各々は、ドレイン・フィンガ６１５のそれぞれ１つの上に分散され得る。いくつかの実施例では、ドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎのうちの少なくとも１つは、ゲート・フィンガ６１０上に設置されなくてもよい。ゲート・ボンド・パッド・セグメント１２２０＿１から１２２０＿Ｎの場合のように、ドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎは、第１の方向（例えば、Ｙ方向）及び第２の方向（例えば、Ｘ方向）の両方において互いからずらされていてもよいが、本発明はこれに限定されない。
図２３Ａには単一の出力ボンド・ワイヤ１０４０だけが示されているが、ドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎのそれぞれ１つに、１つ又は複数の出力ボンド・ワイヤ１０４０が結合され得ることが理解されるであろう。他の点では、図２３Ｃに示すように、ドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎとドレイン相互接続部６３５及び／又はドレイン・フィンガ６１５との間の結合は、本明細書に記載されている構成と同様であり得る。例えば、ドレイン・ボンド・パッド・セグメント１２４０＿１から１２４０＿Ｎのそれぞれ１つは、図１７Ａ～図１７Ｇに関して本明細書に記載されているものと同様の多セグメント導電ドレイン・ビア１７３０によって、ドレイン相互接続部６３５のそれぞれ１つに接続され得る。
当業者には、本明細書に記載するそれぞれの実施例の一部を、本発明の範囲及び精神から逸脱することなく本明細書に記載する他の実施例と組み合わせてもよいことが認識されるであろう。完全な説明を提供する目的で特定の組合せについて記載してきたが、本明細書に記載されている概念を複数の異なる方法で組み合わせてもよい。ただし、不必要に反復的になることなくそれらの方法を十分に説明するのは困難であろう。例えば、エッジ供給ゲート又はドレイン・フィンガの要素（例えば、図１２Ｄ及び図１２Ｇを参照）を、図１３Ａ～図１６Ｂに関して記載されている様々なタイプの隔離材１２６０、及び／又は、ゲート／ドレイン相互接続部とゲート／ドレイン・フィンガの間の様々なタイプの相互接続部と、組み合わせることができる。すなわち、ある実施例を参照して記載されている要素を、他の実施例と組み合わせてもよい。
例えば、図２４Ａ～図２４Ｄは、本発明のいくつかの実施例に係る、相互接続部を使用せずにボンド・パッドとゲート／ドレイン・フィンガの間の接続部を提供する、トランジスタ・デバイスの実施例を示す。図２４Ａ及び図２４Ｃは、ゲート相互接続部を使用せずにゲート・ボンド・パッド１２２０とゲート・フィンガ６１０の内側位置９２９’の間の接続部を提供するゲート構成を示す。例えば、図２４Ａに示すように、ゲート・ボンド・パッド１２２０は、図１２Ｂに関して記載されているものと類似の様式で、第２の導電ゲート・ビア１２２７を使用して、ゲート・フィンガ６１０の内側位置９２９’に接続され得る。同様に、図２４Ｃに示すように、ゲート・ボンド・パッド１２２０は、図１７Ｂに関して記載されているものと類似の様式で、多セグメント導電ゲート・ビア１７２０を使用して、ゲート・フィンガ６１０の内側位置９２９’に接続され得る。
いくつかの実施例では、ゲート・ボンド・パッド１２２０は、ゲート・フィンガ６１０上でゲート・フィンガ６１０の中間点の近くに位置付けられてもよい。つまり、ゲート・ボンド・パッド１２２０は、ゲート・フィンガ６１０の中間点の法線方向に延びる仮想垂直線に近接するように配置され得る。いくつかの実施例では、ゲート・ボンド・パッド１２２０は、ゲート・フィンガ６１０の中間点から（例えば、中間点の法線方向の仮想線から）、水平方向におけるゲート・フィンガ６１０の長さの１０パーセント以内の距離内にあってもよい。いくつかの実施例では、ゲート・ボンド・パッド１２２０は、ゲート・フィンガ６１０の中間点から（例えば、中間点の法線方向の仮想線から）、水平方向におけるゲート・フィンガ６１０の長さの２０パーセント以内の距離にあってもよい。
図２４Ｂ及び図２４Ｄは、ゲート相互接続部を使用せずにドレイン・ボンド・パッド１２４０とドレイン・フィンガ６１５の内側位置９３９’の間の接続部を提供するドレイン構成を示す。例えば、図２４Ｂに示すように、ドレイン・ボンド・パッド１２４０は、図１２Ｃに関して記載されているものと類似の様式で、第２の導電ドレイン・ビア１２３７を使用して、ドレイン・フィンガ６１５の内側位置９３９’に接続され得る。同様に、図２４Ｄに示すように、ドレイン・ボンド・パッド１２４０は、図１７Ｃに関して記載されているものと類似の様式で、多セグメント導電ドレイン・ビア１７３０を使用して、ドレイン・フィンガ６１５の内側位置９３９’に接続され得る。
いくつかの実施例では、ドレイン・ボンド・パッド１２４０は、ドレイン・フィンガ６１５上でドレイン・フィンガ６１５の中間点の近くに位置付けられてもよい。つまり、ドレイン・ボンド・パッド１２４０は、ドレイン・フィンガ６１５の中間点の法線方向に延びる仮想垂直線に近接するように配置され得る。いくつかの実施例では、ドレイン・ボンド・パッド１２４０は、ドレイン・フィンガ６１５の中間点から（例えば、中間点の法線方向の仮想線から）、水平方向におけるドレイン・フィンガ６１５の長さの１０パーセント以内の距離内にあってもよい。いくつかの実施例では、ドレイン・ボンド・パッド１２４０は、ドレイン・フィンガ６１５の中間点から（例えば、中間点の法線方向の仮想線から）、水平方向におけるドレイン・フィンガ６１５の長さの２０パーセント以内の距離にあってもよい。いくつかの実施例では、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０は、２００ミクロン未満だけ分離され得る。いくつかの実施例では、ゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０は、１００ミクロン未満だけ分離され得る。
本明細書に記載する実施例は、ゲート・フィンガ及び／又はドレイン・フィンガの上に延在する、ゲート・ボンド・パッド及び／又はドレイン・ボンド・パッドを有し得る。発明者らが認識しているところでは、このことによって、ボンド・パッドと対応するフィンガとの間でキャパシタンスが発生する可能性が生じ得る。例えば、ドレイン・フィンガの上にあるゲート・ボンド・パッド又はゲート・フィンガの上にあるドレイン・ボンド・パッドは、ゲート－ドレイン間のキャパシタンスＣｇｄを発生させ得る。発明者らは、フィールド・プレートによってこの追加のキャパシタンスを緩和し得ることを認識している。図２５Ａは、フィールド・プレート２５１０を組み込んだ本発明のいくつかの実施例に係るトランジスタ・デバイス２５００を示す平面図である。図２５Ｂは、本発明のいくつかの実施例に係る、線Ｔ－Ｔ’に沿って取られた図２５Ａの断面図である。図２５Ｃは、本発明のいくつかの実施例に係る、線Ｕ－Ｕ’に沿って取られた図２５Ａの断面図である。図２５Ａ～図２５Ｃ中の要素のうちの多くは、既に記載したものと同様である。したがってそのこれ以上の説明は省略する。
図２５Ａ及び図２５Ｂを参照すると、フィールド・プレート２５１０は、誘電体層１２３０内でドレイン・ボンド・パッド１２４０とゲート相互接続部６２５及び／又はゲート・フィンガ６１０との間に配設され得る。フィールド・プレート２５１０は、例えば銅、金、及び／又は複合金属を含む、金属又は他の高導電性材料を含有し得る。フィールド・プレート２５１０は、ドレイン・ボンド・パッド１２４０とゲート相互接続部６２５及び／又はゲート・フィンガ６１０との間に形成されるキャパシタンスを低減する役割を果たし得る。同様に、図２５Ａ及び図２５Ｃに示すように、フィールド・プレート２５１０は、誘電体層１２３０内でゲート・ボンド・パッド１２２０とドレイン相互接続部６３５及び／又はドレイン・フィンガ６１５との間に配設され得る。
いくつかの実施例では、フィールド・プレート２５１０は基準電圧に接続され得る。例えば、フィールド・プレート２５１０はグランド電圧に結合され得る。いくつかの実施例では、フィールド・プレート２５１０は、トランジスタ・デバイス２５００のソース・コンタクトへの接続部を介して、グランド電圧に結合され得る。図２５Ａ～図２５Ｃに示されているフィールド・プレート２５１０の形状は、例示となることのみを意図している。本発明は、ボンド・パッド（例えば、ゲート・ボンド・パッド１２２０及び／又はドレイン・ボンド・パッド１２４０）と、隣り合う相互接続部及び／又はフィンガと、の間に材料が設置される実施例を含むことを意図しており、図２５Ａ～図２５Ｃに示されている特定の構成に限定されない。更に、フィールド・プレート２５１０は、図２５Ａ～図２５Ｃに示されているゲート・ボンド・パッド１２２０及びドレイン・ボンド・パッド１２４０、ゲート相互接続部６２５／ドレイン相互接続部６３５、並びに／又はゲート・フィンガ６１０／ドレイン・フィンガ６１５の特定の構成に限定されない。フィールド・プレート２５１０は、図１７Ａ～図２１Ｃに関して検討されたものなど、本明細書に記載する実施例のいずれかにおいて利用され得る。
本明細書に記載する発明は、ＬＤＭＯＳ、ＧａＮ、及び他の高出力ＲＦトランジスタ技術に適用可能であるという意味において、技術的に独立している。ＬＤＭＯＳ及びＨＥＭＴ構造を参照して本発明の実施例が示されているが、本発明概念はそのようなデバイスに限定されない。したがって、本発明の実施例は、複数の単位セルと制御電極とを有する他のトランジスタ・デバイスを含み得る。本発明の実施例は、より広い制御電極が望まれ且つデバイスの単位セルが複数存在する、任意のトランジスタ・デバイスでの使用に好適であり得る。この場合、例えば、本発明の実施例は、ＭＥＳＦＥＴ、ＭＭＩＣ、ＳＩＴ、ＬＤＭＯＳ、ＢＪＴ、ｐＨＥＭＴ、等といった、ＳｉＣ、ＧａＮ、ＧａＡｓ、シリコン、等を使用して製作される様々なタイプのデバイスでの使用に好適であり得る。
本明細書において上記の説明及び図面と関連付けて多くの異なる実施例を開示した。これらの実施例のあらゆる組合せ及び下位組合せを逐一記載及び図示すれば、過度に反復的で不明瞭なものになるであろうことが理解されるであろう。したがって、図面を含めた本明細書は、本明細書に記載する実施例の全ての組合せ及び下位組合せの、並びにそれらを製作及び使用する様式及びプロセスの、書面による完全な説明を構成していると解釈されるものであり、あらゆるそのような組合せ又は下位組合せをサポートするものである。
第１の、第２の、などの用語が、本明細書において様々な要素を記述するために使用される場合があるが、これらの要素は、それらの用語によって限定されるものではないことが理解されよう。これらの用語は、ある要素を別の要素から区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶこともでき、同様に第２の要素を第１の要素と呼ぶこともできる。本明細書で使用する場合、用語「及び／又は」は、関連する列挙された事物のうちの１つ又は複数の、ありとあらゆる組合せを含む。
本明細書で用いられる専門用語は、特定の実施例について記載することだけを目的としており、本発明を限定するものとなることを意図していない。本明細書で使用する場合、単数形の「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、文脈上そうでないことが明確に示されていない限り、複数形も含むことを意図している。用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書で使用するとき、言及された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を明示するが、１つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらの群の存在又は追加を除外しないことが、更に理解されよう。
別様に定義されていない限り、本明細書で使用する全ての用語（技術及び／又は科学用語を含む）は、本発明が属する技術の当業者が一般に理解するものと同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術の文脈におけるその意味と矛盾しない意味を有するものとして解釈するべきであり、本明細書において明示的にそうであると定義しない限りは、理想化された又は過度に形式ばった意味に解釈されるものではないことが、更に理解されよう。
ある要素、例えば層、領域、又は基板が、別の要素の「上にある」又は「上へと」と言及される場合、その要素はその別の要素上に直接存在する若しくはその別の要素上へと直接延在するか、又は介在要素が存在してもよいことが、理解されよう。対照的に、ある要素が別の要素「上に直接」存在する又は別の要素「上へと直接」延在すると言及される場合は、介在する要素は存在しない。また、ある要素が別の要素に「接続されている」又は「結合されている」と言及される場合、そのある要素はその別の要素に直接接続若しくは結合され得るか、又は介在する要素が存在してもよいことも、理解されよう。対照的に、ある要素が別の要素に「直接接続されている」又は「直接結合されている」と言及される場合は、介在する要素は存在しない。
本明細書では、図に示すようなある要素、層、又は領域と別の要素、層、又は領域との関係を説明するために、「下方の」又は「上方の」又は「上側の」又は「下側の」又は「水平な」又は「横方向の」又は「垂直な」などのような相対的な用語が使用され得る。これらの用語は、図に描写されている配置の他にもデバイスの様々な配置を包含するように意図されていることが理解されよう。
本明細書では、本発明の理想化された実施例（及び中間構造）概略図である断面図を参照して、本発明の実施例が記載されている。図面における層及び領域の厚さは、明確にするために誇張されている場合がある。更に、例えば製造技法及び／又は公差の結果としての、図の形状からの変化が想定される。したがって、本発明の実施例は、本明細書に示す領域の特定の形状に限定されるものではなく、例えば製造の結果生じる、形状の逸脱を含むものと解釈するべきである。
図面及び明細書では、本発明の典型的な実施例が開示されており、特定の用語が採用されているものの、それらは単に総称的及び説明的な意味において用いられており、限定を目的とはしておらず、本発明の範囲は以下の特許請求の範囲に規定されている。

Claims (8)

  1. 半導体構造上に延在するゲート・フィンガ及びドレイン・フィンガであって、各々が、第１の方向に延在する各軸を有し、
    前記ゲート・フィンガに結合されているゲート・ボンド・パッドと、
    前記ドレイン・フィンガに結合されているドレイン・ボンド・パッドと、
    前記ゲート・フィンガに結合されているゲート相互接続部であって、前記ゲート・ボンド・パッドは前記ゲート相互接続部の内側位置において前記ゲート相互接続部に結合されている、ゲート相互接続部と、
    を備え、
    前記ゲート・ボンド・パッドは前記ゲート・フィンガ上に延在する、及び／又は、前記ドレイン・ボンド・パッドは前記ドレイン・フィンガ上に延在し、
    前記ゲート・ボンド・パッドおよび前記ドレイン・ボンド・パッドは、各々、前記第１の方向と交差する第２の方向に延在する各軸を有し、
    前記ゲート相互接続部の前記内側位置は、前記ゲート相互接続部の第１の端部と第２の端部の間の距離の３分の１から３分の２の間にある、トランジスタ・デバイス。
  2. 前記ゲート・ボンド・パッドと前記ドレイン・ボンド・パッドの間のエリア上に配置されている隔離材を更に備える、請求項１に記載のトランジスタ・デバイス。
  3. 前記隔離材は導電性隔離材、磁性隔離材、又は損失性誘電体の隔離材である、請求項２に記載のトランジスタ・デバイス。
  4. 前記隔離材は複数の第３のボンド・ワイヤを備える、請求項２に記載のトランジスタ・デバイス。
  5. 前記ゲート・ボンド・パッドに結合されている入力ボンド・ワイヤと、
    前記ドレイン・ボンド・パッドに結合されている出力ボンド・ワイヤと、を更に備え、
    前記隔離材は物理的に前記入力ボンド・ワイヤと前記出力ボンド・ワイヤの間にある、請求項２に記載のトランジスタ・デバイス。
  6. 前記ゲート・ボンド・パッドは前記ドレイン・フィンガ及び前記ゲート・フィンガ上に延在する、請求項１から５までのいずれか一項に記載のトランジスタ・デバイス。
  7. 前記ゲート・ボンド・パッドは、多セグメント導電ビアによって前記ゲート相互接続部に結合されている、請求項１に記載のトランジスタ・デバイス。
  8. 前記ゲート・ボンド・パッドと前記ゲート・フィンガの間にフィールド・プレートを更に備える、請求項１から７までのいずれか一項に記載のトランジスタ・デバイス。
JP2021562816A 2019-04-24 2020-04-23 内側供給フィンガを有する高出力トランジスタ Active JP7474782B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/393,280 2019-04-24
US16/393,280 US11417746B2 (en) 2019-04-24 2019-04-24 High power transistor with interior-fed fingers
PCT/US2020/029442 WO2020219624A1 (en) 2019-04-24 2020-04-23 High power transistor with interior-fed fingers

Publications (2)

Publication Number Publication Date
JP2022529373A JP2022529373A (ja) 2022-06-21
JP7474782B2 true JP7474782B2 (ja) 2024-04-25

Family

ID=70775474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021562816A Active JP7474782B2 (ja) 2019-04-24 2020-04-23 内側供給フィンガを有する高出力トランジスタ

Country Status (6)

Country Link
US (2) US11417746B2 (ja)
EP (1) EP3959746A1 (ja)
JP (1) JP7474782B2 (ja)
KR (2) KR20230146112A (ja)
CN (2) CN117352546A (ja)
WO (1) WO2020219624A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101556838B1 (ko) * 2011-05-05 2015-10-13 아크틱 샌드 테크놀로지스, 인크. 모듈형 단계들을 구비한 dc-dc 컨버터
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US11417746B2 (en) * 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US10720913B1 (en) * 2019-05-28 2020-07-21 Infineon Technologies Austria Ag Integrated failsafe pulldown circuit for GaN switch
US10958268B1 (en) 2019-09-04 2021-03-23 Infineon Technologies Austria Ag Transformer-based driver for power switches
DE102020107288A1 (de) * 2019-12-10 2021-06-10 X-Fab Semiconductor Foundries Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US11444044B2 (en) * 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
US10979032B1 (en) 2020-01-08 2021-04-13 Infineon Technologies Austria Ag Time-programmable failsafe pulldown circuit for GaN switch
US11574854B2 (en) * 2020-04-08 2023-02-07 National Research Council Of Canada Distributed inductance integrated field effect transistor structure
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11658234B2 (en) * 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US11804527B2 (en) * 2021-07-14 2023-10-31 Nxp Usa, Inc. Transistor with center fed gate
US11842996B2 (en) * 2021-11-24 2023-12-12 Nxp Usa, Inc. Transistor with odd-mode oscillation stabilization circuit
CN117438458B (zh) * 2023-12-20 2024-04-09 合肥艾创微电子科技有限公司 一种氮化镓器件结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085513A (ja) 1999-09-17 2001-03-30 Toshiba Corp 半導体装置
JP2011524079A (ja) 2008-05-07 2011-08-25 インターナショナル・ビジネス・マシーンズ・コーポレーション エレクトロマイグレーション対応のｆｅｔトランジスタ
JP2012023074A (ja) 2010-07-12 2012-02-02 Panasonic Corp 窒化物半導体装置
WO2012176399A1 (ja) 2011-06-24 2012-12-27 パナソニック株式会社 窒化物半導体装置
US20180047822A1 (en) 2016-08-15 2018-02-15 Delta Electronics, Inc. Semiconductor device

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498093A (en) 1981-09-14 1985-02-05 At&T Bell Laboratories High-power III-V semiconductor device
US4721986A (en) 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
US5025296A (en) 1988-02-29 1991-06-18 Motorola, Inc. Center tapped FET
ATE166183T1 (de) 1991-09-30 1998-05-15 Luminis Pty Ltd Gallium-arsenid-mesfet-bildaufnehmer
JPH0643970A (ja) 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 情報記憶媒体とこの情報記憶媒体に使用される情報記憶媒体用機能ブロックとこの情報記憶媒体を使用した情報記憶装置
US5430247A (en) 1993-08-31 1995-07-04 Motorola, Inc. Twisted-pair planar conductor line off-set structure
US5592006A (en) 1994-05-13 1997-01-07 International Rectifier Corporation Gate resistor for IGBT
US5744843A (en) 1996-08-28 1998-04-28 Texas Instruments Incorporated CMOS power device and method of construction and layout
US6023086A (en) 1997-09-02 2000-02-08 Motorola, Inc. Semiconductor transistor with stabilizing gate electrode
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP2001094094A (ja) 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
US6274896B1 (en) 2000-01-14 2001-08-14 Lexmark International, Inc. Drive transistor with fold gate
SE520109C2 (sv) 2000-05-17 2003-05-27 Ericsson Telefon Ab L M Effekttransistorer för radiofrekvenser
JP4322414B2 (ja) 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
JP3542116B2 (ja) 2000-09-29 2004-07-14 ユーディナデバイス株式会社 高周波回路
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3712111B2 (ja) 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003007727A (ja) 2001-06-22 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置
JP2003168736A (ja) 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP2005183770A (ja) 2003-12-22 2005-07-07 Mitsubishi Electric Corp 高周波用半導体装置
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7135747B2 (en) 2004-02-25 2006-11-14 Cree, Inc. Semiconductor devices having thermal spacers
GB0416174D0 (en) 2004-07-20 2004-08-18 Koninkl Philips Electronics Nv Insulated gate field effect transistors
US7288803B2 (en) 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
JP2006156902A (ja) 2004-12-01 2006-06-15 Mitsubishi Electric Corp 高周波用半導体装置
JP5011549B2 (ja) 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP2007173731A (ja) 2005-12-26 2007-07-05 Mitsumi Electric Co Ltd 半導体装置
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7492235B2 (en) 2006-10-25 2009-02-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transmission line transistor attenuator
JP5300238B2 (ja) 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
US20080157222A1 (en) * 2006-12-27 2008-07-03 Mediatek Inc. Rf integrated circuit device
US9741673B2 (en) 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
US8076994B2 (en) 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
JP2009016686A (ja) 2007-07-06 2009-01-22 Toshiba Corp 高周波用トランジスタ
US8026596B2 (en) 2007-08-15 2011-09-27 International Rectifier Corporation Thermal designs of packaged gallium nitride material devices and methods of packaging
JP5106041B2 (ja) 2007-10-26 2012-12-26 株式会社東芝 半導体装置
JP2010147254A (ja) 2008-12-18 2010-07-01 Renesas Electronics Corp 半導体装置
WO2010113779A1 (ja) 2009-03-30 2010-10-07 日本電気株式会社 半導体装置
JP5238633B2 (ja) 2009-07-27 2013-07-17 株式会社東芝 半導体装置
US8212321B2 (en) 2009-10-30 2012-07-03 Freescale Semiconductor, Inc. Semiconductor device with feedback control
WO2011114535A1 (ja) 2010-03-19 2011-09-22 富士通株式会社 化合物半導体装置及びその製造方法
US8896034B1 (en) * 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
JP2012084743A (ja) 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
JP2012182438A (ja) 2011-02-08 2012-09-20 Toshiba Corp 半導体装置
JP5733616B2 (ja) 2011-04-21 2015-06-10 住友電工デバイス・イノベーション株式会社 半導体装置
JP2013183061A (ja) 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US20130313653A1 (en) 2012-05-25 2013-11-28 Infineon Technologies Austria Ag MOS Transistor with Multi-finger Gate Electrode
JP5580365B2 (ja) 2012-05-29 2014-08-27 旭化成エレクトロニクス株式会社 電流制御回路およびこれを用いたｐｌｌ回路
JP5983117B2 (ja) 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
JP6043970B2 (ja) 2012-12-21 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体装置
TWI577022B (zh) * 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10833185B2 (en) * 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US9741653B2 (en) 2013-09-18 2017-08-22 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having reduced-resistance metal layout
JP6211867B2 (ja) * 2013-09-24 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6219140B2 (ja) * 2013-11-22 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
US9673164B2 (en) 2014-04-25 2017-06-06 Nxp Usa, Inc. Semiconductor package and system with an isolation structure to reduce electromagnetic coupling
US9641163B2 (en) 2014-05-28 2017-05-02 Cree, Inc. Bandwidth limiting methods for GaN power transistors
JP6600491B2 (ja) 2014-07-31 2019-10-30 エイブリック株式会社 Ｅｓｄ素子を有する半導体装置
US9564861B2 (en) 2014-10-31 2017-02-07 Nxp Usa, Inc. Broadband radio frequency power amplifiers, and methods of manufacture thereof
US9986639B2 (en) 2015-06-29 2018-05-29 Analog Devices Global Vertical magnetic barrier for integrated electronic module and related methods
US9607953B1 (en) 2016-02-24 2017-03-28 Nxp Usa, Inc. Semiconductor package with isolation wall
US9653410B1 (en) * 2016-03-15 2017-05-16 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US9979361B1 (en) 2016-12-27 2018-05-22 Nxp Usa, Inc. Input circuits for RF amplifier devices, and methods of manufacture thereof
US10103258B2 (en) 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US9917104B1 (en) 2017-06-19 2018-03-13 Tower Semiconductor Ltd. Hybrid MOS-PCM CMOS SOI switch
US10103233B1 (en) * 2017-09-29 2018-10-16 Nxp Usa, Inc. Transistor die with drain via arrangement, and methods of manufacture thereof
US10270402B1 (en) 2017-11-30 2019-04-23 Nxp Usa, Inc. Broadband input matching and video bandwidth circuits for power amplifiers
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10506704B1 (en) * 2018-08-21 2019-12-10 Nxp Usa, Inc. Electromagnetically-shielded microelectronic assemblies and methods for the fabrication thereof
US10593619B1 (en) * 2018-08-28 2020-03-17 Nsp Usa, Inc. Transistor shield structure, packaged device, and method of manufacture
US10886399B2 (en) * 2018-09-07 2021-01-05 Nxp Usa, Inc. High voltage semiconductor device and method of fabrication
US11417746B2 (en) * 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085513A (ja) 1999-09-17 2001-03-30 Toshiba Corp 半導体装置
JP2011524079A (ja) 2008-05-07 2011-08-25 インターナショナル・ビジネス・マシーンズ・コーポレーション エレクトロマイグレーション対応のｆｅｔトランジスタ
JP2012023074A (ja) 2010-07-12 2012-02-02 Panasonic Corp 窒化物半導体装置
WO2012176399A1 (ja) 2011-06-24 2012-12-27 パナソニック株式会社 窒化物半導体装置
US20180047822A1 (en) 2016-08-15 2018-02-15 Delta Electronics, Inc. Semiconductor device

Also Published As

Publication number Publication date
KR102586156B1 (ko) 2023-10-11
CN113892187B (zh) 2023-09-29
JP2022529373A (ja) 2022-06-21
US20200343352A1 (en) 2020-10-29
KR20210154227A (ko) 2021-12-20
US20220302271A1 (en) 2022-09-22
WO2020219624A1 (en) 2020-10-29
KR20230146112A (ko) 2023-10-18
EP3959746A1 (en) 2022-03-02
CN113892187A (zh) 2022-01-04
US11417746B2 (en) 2022-08-16
CN117352546A (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
JP7474782B2 (ja) 内側供給フィンガを有する高出力トランジスタ
JP7443437B2 (ja) 改善されたドレイン相互接続部及び／又はゲート相互接続部、並びにフィンガ構造
US10748996B2 (en) High power transistor with interior-fed gate fingers
US11742304B2 (en) Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7474782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150