JP3542116B2 - 高周波回路 - Google Patents

高周波回路 Download PDF

Info

Publication number
JP3542116B2
JP3542116B2 JP2000299997A JP2000299997A JP3542116B2 JP 3542116 B2 JP3542116 B2 JP 3542116B2 JP 2000299997 A JP2000299997 A JP 2000299997A JP 2000299997 A JP2000299997 A JP 2000299997A JP 3542116 B2 JP3542116 B2 JP 3542116B2
Authority
JP
Japan
Prior art keywords
line
signal
bias
transistors
frequency circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000299997A
Other languages
English (en)
Other versions
JP2002111414A (ja
Inventor
繁美 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2000299997A priority Critical patent/JP3542116B2/ja
Priority to US09/956,926 priority patent/US6456125B1/en
Publication of JP2002111414A publication Critical patent/JP2002111414A/ja
Application granted granted Critical
Publication of JP3542116B2 publication Critical patent/JP3542116B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、複数のトランジスタの出力が並列接続された高周波回路の、信号線路と独立した線路によるバイアス供給改良に係り、特にマイクロ波やミリ波の信号を増幅したりＲＦ信号又はＩＦ信号に局部発振波を混合したりする高周波回路に関する。
【０００２】
【従来の技術】
図７は、携帯電話に対する基地局の送信機１０を示す。
【０００３】
ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号とＬＯ（Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ）信号とがミクサ１１に供給されてＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号が生成され、これが、縦続接続された低雑音増幅器１２、高出力増幅器１３及び１４で大信号に増幅されて、不図示のアンテナに供給される。このような送信機１０の増幅器は、その電流駆動能力を大きくする必要があるので、増幅用トランジスタが並列接続されている。
【０００４】
図８は、このような従来の増幅器２０Ｗを示す。
【０００５】
入力端子ＩＮに供給された高周波信号は、キャパシタ２１及び電力分配回路２２を介して、並列接続されたトランジスタ２３Ａ及び２３Ｂのゲートに均等分配される。電力分配回路２２は、インピーダンス整合回路を兼ねている。高周波信号がゲートバイアス入力端子Ｇへ漏れないようにトランジスタ２３Ａ及び２３Ｂのゲートにバイアスを与えるために、ゲートバイアス入力端子Ｇとトランジスタ２３Ａのゲートとの間に抵抗２４が接続されている。ゲートバイアス入力端子Ｇとグランドとの間には、バイアス調整用の抵抗２５が接続されている。トランジスタ２３Ｂのゲートには、抵抗２４から電力分配回路２２の線路を介してバイアスが供給される。抵抗２４は、大信号時にその一部が抵抗２４に流れてゲートバイアスが大きく変動しない程度の高い抵抗値のものが使用される。トランジスタ２３Ａと２３Ｂのゲート間に接続された抵抗２６は、トランジスタ２３Ａと２３Ｂのゲートに供給される信号がアンバランスになった場合に安定化させるためのものであり、数Ωのものが用いられる。キャパシタ２１は、ゲートバイアスが入力端子ＩＮ側へ漏れるのを阻止するためのものである。
【０００６】
トランジスタ２３Ａ及び２３Ｂのドレインは、電力合成回路２７Ｗ及びキャパシタ２８を介して出力端子ＯＵＴに接続されている。電力合成回路２７Ｗは、インピーダンス整合回路を兼ねている。トランジスタ２３Ａと２３Ｂのドレインにバイアス電圧を印加するために、ドレインバイアス入力端子ＤＢと電力合成回路２７Ｗの出力端との間にドレインバイアス線路２９ＷＢが接続され、その先端にキャパシタ３０Ｂが接続されている。ドレインバイアス線路２９ＷＢは、信号波長λに対しλ／４の長さである。キャパシタ３０Ｂは信号接地用である。このようなドレインバイアス線路２９ＷＢとキャパシタ３０Ｂとにより、電力合成回路２７Ｗとキャパシタ２８との間のノードＮ０から見たドレインバイアス線路２９ＷＢ側のインピーダンスは、理想的な場合、無限大になり、信号がノードＮ０からドレインバイアス線路２９ＷＢ側へ流れるのが阻止される。キャパシタ２８は、ドレインバイアスが出力端子ＯＵＴ側に漏れるのを阻止するためのものである。
【０００７】
高周波増幅器２０Ｗを高出力にするためには、トランジスタ２３Ａ及び２３Ｂに大きなドイレン電流を流す必要がある。高周波増幅器２０ＷをＭＭＩＣ（モノリシックマイクロ波集積回路）で構成すると、線路の金属膜厚が薄くてそのシート抵抗が比較的大きいので、抵抗成分による電圧降下が小さくなるように線路幅を広くする必要がある。ドレインバイアス線路２９ＷＢにはトランジスタ２個分のドレイン電流が流れるので、その幅を広くする必要がある。また、ドレイン電流は電力合成回路２７Ｗを流れるので、この幅も広くしなければならない。
【０００８】
しかし、電力合成回路２７Ｗを整合回路として機能させる必要があるので、その線路幅が制限される。また、ノードＮ０から見たドレインバイアス線路２９ＷＢ側のインピーダンスは実際には有限であり、ノードＮ０からドレインバイアス線路２９ＷＢ側に漏れる高周波信号は、このインピーダンスと、ドレインバイアス線路２９ＷＢを取り除いた状態のノードＮ０でのインピーダンスとの比に比例する。このため、ノードＮ０の位置は、インピーダンスが比較的小さいトランジスタ２３Ａ及び２３Ｂのドレイン電極に近い方が好ましい。換言すれば、ノードＮ０がトランジスタ２３Ａ及び２３Ｂのドレイン電極から離れているので、ノードＮ０からドレインバイアス線路２９ＷＢ側へ信号が漏れる。
【０００９】
このような問題を解決するためには、図９に示すようにトランジスタ２３Ａ及び２３Ｂのドイレン電極の近くにそれぞれドレインバイアス線路２９Ａ及び２９Ｂの一端を接続すればよい。ドレインバイアス線路２９Ａの他端は、一方ではドレインバイアス入力端子ＤＡに接続され、他方ではキャパシタ３０Ａを介して接地されている。同様に、ドレインバイアス線路２９Ｂの他端は、一方ではドレインバイアス入力端子ＤＢに接続され、他方ではキャパシタ３０Ｂを介して接地されている。
【００１０】
この構成では、電力合成回路２７にドイレンバイアス電流が流れないので、電力合成回路２７が整合回路として充分機能するようにその幅を自由に設計することができる。また、ドレインバイアス線路２９Ａ及び２９Ｂのいずれにもトランジスタ１個分のドレイン電流を流せばいよいので、これらの線路幅を図８の２９のそれの半分にすることができる。さらに、ノードＮＡ及びＮＢからそれぞれドレインバイアス線路２９Ａ及び２９Ｂ側に漏れる信号を低減することができる。
【００１１】
しかしながら、ドレインバイアス入力端子ＤＡ及びＤＢを回路の両側に備える必要があるので、図７に示すように複数の増幅器を縦続接続する場合、増幅器間のドレインバイアス線路の引回しが複雑になる。
【００１２】
この問題を解決するために、図１０に示す如くドレインバイアス入力端子ＤＢからのみバイアスを供給すると、電力合成回路２７Ｗを通ってトランジスタ２３Ａにドレイン電流が流れるので、電力合成回路２７Ｗの線路幅を広くする必要があり、電力合成回路２７Ｗが整合回路として充分機能するようにその幅を自由に設計することができない。また、ドレインバイアス線路２９ＷＢにはトランジスタ２個分のドレイン電流を流す必要があり、一方、トランジスタ２３Ａのドレイン負荷をトランジスタ２３Ｂのそれに等しくする必要があるので、ドレインバイアス線路２９ＷＡ及び２９ＷＢの線路幅を図９のドレインバイアス線路２９Ａ及び２９Ｂのそれの２倍にしなければならず、チップ面積が増大する。
【００１３】
図１１は、図１０の回路をＭＭＩＣで構成した場合のレイアウトを示す。
【００１４】
図１１の構成全体がＩＣパッケージに封入される。外枠ＦＲは絶縁体であり、この上に配置されたゲートバイアス入力端子Ｇ及びドレインバイアス入力端子ＤＢはインナーリードである。外枠ＦＲの内側にはＭＭＩＣチップ並びに図１０に不図示のドレインバイアス電圧安定化用マイクロチップコンデンサ３１Ａ及び３１Ｂが配置されている。
【００１５】
ＭＭＩＣチップ上の入出力パッドとＭＭＩＣチップ外の電極との間は、ボンディングワイヤで接続されている。すなわち、ボンディングワイヤにより、マイクロチップコンデンサ３１Ａの一方の電極（上面）はドレインバイアス線路２９ＷＡに接続され、マイクロチップコンデンサ３１Ｂの一方の電極はドレインバイアス線路２９ＷＢ及びドレインバイアス入力端子ＤＢに接続され、抵抗２４に接続されたパッドがゲートバイアス入力端子Ｇに接続されている。マイクロチップコンデンサ３１Ａ及び３１Ｂの他方（下面）の電極は接地されている。
【００１６】
ＭＭＩＣチップ上において、抵抗はＴＦ（薄膜）抵抗であり、キャパシタはＭＩＭ（金属／絶縁体／金属）キャパシタであり、線路はマイクロストリップ線路である。電力分配回路２２は、線路２２１及び２２２と、キャパシタ２２３、２２４及び２２５とで構成されている。電力合成回路２７は、線路２７１Ｗ及び２７２Ｗと、キャパシタ２７３及び２７４とで構成されている。図１１中のビアホールＨ１〜Ｈ９及びＨＡ〜ＨＣは、表面の電極を裏面のグランドプレーンに接続するためのものである。トランジスタ２３Ａ及び２３Ｂはいずれも、１つのトランジスタで構成した場合よりも回路特性が向上する（インピーダンス変換比がより小さくなる。ゲート間の入力信号位相差がより小さくなる。）ように２つのトランジスタを並列接続したものである。
【００１７】
ゲートバイアス抵抗２４は、図１０と異なり電力分配回路２２の入力側線路に接続されているが、どちら側でも問題はない。
【００１８】
上述のように、ドレインバイアス線路２９ＷＡ、２９ＷＢ及び電力合成回路２７Ｗの線路２７１Ｗ及び２７２Ｗの幅が広いので、チップ面積が広くなる原因となっている。
【００１９】
線路２７１Ｗ及び２７２Ｗにドレインバイアス電流を流す必要がないようにするためには、図１２の高周波増幅器２０Ｚのようにすればよい。
【００２０】
この高周波増幅器２０Ｚでは、ドレインバイアス線路２９ＷＡと２９ＷＢとの間にドレインバイアス線路２９Ｃ及び２９Ｄが接続され、ドレインバイアス線路２９Ｃと２９Ｄとの間のノードが信号接地用キャパシタ３０Ｃを介し接地されている。ドレインバイアス線路２９Ｃ及び２９Ｄの長さは、ドレインバイアス線路２９ＷＡ及び２９ＷＢと同様にλ／４である。信号については、ノードＮＡから見たドレインバイアス線路２９Ｃ側及びノードＮＢから見たドレインバイアス線路２９Ｄ側はいずれも、理想的な場合、インピーダンスが無限大であり、信号漏れが阻止される。ドレインバイアス線路２９Ｃ及び２９Ｄにはトランジスタ１個分のドレイン電流が流れるので、その幅はドレインバイアス線路２９ＷＢの半分でよい。
【００２１】
しかし、ドレインバイアス線路の全長が図１０のそれの２倍であり、かつ、ドレインバイアス線路２９ＷＡ及び２９ＷＢの幅が図１０と同じく広いので、チップ面積が広くなる。
【００２２】
【発明が解決しようとする課題】
本発明の目的は、上記問題点に鑑み、チップ面積を狭くし、直流バイアス端子数を少なくし、かつ、回路特性が悪化するのを防止することができる高周波回路を提供することにある。
【００２３】
【課題を解決するための手段及びその作用効果】
本発明による高周波回路の一態様では、複数のトランジスタの出力が信号合成線路で並列接続され、各トランジスタの出力に信号通過阻止線路の一端が接続され、各信号通過阻止線路の他端にバイアス供給線路が接続されている。この高周波回路は、例えば増幅回路又はバランス型ミクサなどである。
【００２４】
この高周波回路によれば、バイアス供給線路に外部からバイアスを供給すれば各トランジスタの出力にバイアスが供給されるので、回路の一方側のみの端子からバイアスを供給すればよく、高周波回路が複数段接続されていても外部からバイアスを供給する配線が簡単になる。
【００２５】
また、各信号通過阻止線路の他端にバイアス供給線路を接続しても、信号合成線路に流れるバイアスで足りない分をバイアス供給線路で流せばよく、また、バイアス供給線路の主要部は直線でよいので、高周波回路の両側からトランジスタの出力にバイアスを供給する構成よりもチップ面積が少し広くなるだけである。換言すれば、高周波回路の一方側からトランジスタの出力にバイアスを供給する従来構成よりも、信号合成線路及び信号通過阻止線路の幅を狭くすることができるので、チップ面積を狭くすることが可能である。
【００２６】
さらに、バイアス供給線路を備えているので信号合成線路に所望のバイアス電流を流す必要がなく、信号合成線路の設計が制限されない。このため、これが制限される場合よりも回路の特性が向上する。
【００２７】
また、バイアス入力端子はバイアス供給線路のどの位置に接続してもよいので、その自由度が増す。
【００２８】
上記構成において、上記信号通過阻止線路が第１方向に折り返され、上記バイアス供給線路が該第１方向と直角な第２方向の直線部を主に有するようにすれば、バイアス供給線路をより短くすることができるので、その幅を狭くしてチップ面積をより狭くすることが可能である。
【００２９】
上記構成において、上記信号合成線路も該第１方向に折り返されていれば、バイアス供給線路をさらに短くすることができるので、その幅を狭くしてチップ面積をさらに狭くすることが可能である。
【００３０】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。図中、同一又は類似の構成要素には同一又は類似の符号を付している。図中のトランジスタはＭＥＳＦＥＴであるが、高周波回路に適したものであればよく、ＭＯＳＦＥＴや、バイポーラトランジスタであるＨＢＴ又はＨＥＭＴなどであってもよい。
【００３２】
［第１実施形態］
図１は、本発明の第１実施形態の高周波増幅器２０Ａを示す。
【００３３】
この高周波増幅器２０Ａでは、図９の高周波増幅器２０Ｘにさらに、ドレインバイアス線路２９Ａ及び２９Ｂの先端にそれぞれバイアス供給線路３２Ａ及び３２Ｂの一端が接続され、バイアス供給線路３２Ｂの一端がドレインバイアス入力端子ＤＢに接続され、バイアス供給線路３２Ａと３２Ｂの他端間にジャンパー３４が接続されている。このジャンパー３４は、キャパシタ２８と出力端子ＯＵＴとの間の線路３３と離間して交差している。ジャンパー３４は、ボンディングワイヤ、多層配線又はエアブリッジなどで形成される。バイアス供給線路３２Ａ及び３２Ｂには信号が殆ど流れないので、これらを電流容量に応じた任意の形状にすることができる。
【００３４】
本第１実施形態によれば、図９においてドレインバイアス線路２９Ａ、２９Ｂ及び電力合成回路２７の形状を変えずに、バイアス供給線路３２Ａ、３２Ｂ及びジャンパー３４を追加することにより、図９のドレインバイアス入力端子ＤＡを省略することができる。
【００３５】
また、高周波増幅器２０Ａのチップ面積は、バイアス供給線路３２Ａ、３２Ｂ及びジャンパー３４を追加した分だけ図９の高周波増幅器２０Ｘよりも僅か広くなるだけである。その理由は、次の通りである。
【００３６】
（１）信号阻止線路としてのドレインバイアス線路２９Ａ、２９Ｂ及び信号合成線路としての電力合成回路２７は、例えば図１１に示す如く、専有面積を狭くするために一方向に折り返した形状となっているので、該一方向と直角な方向の長さは比較的短い。
【００３７】
（２）バイアス供給線路３２Ａ及び３２Ｂはできるだけ短くしたほうが好ましいので、該一方向と直角な方向の直線になっている。
【００３８】
（３）電力合成回路２７にドレインバイアスを流す必要はないが、その一部が電力合成回路２７に流れても問題はなく、実際には流れるので、電力合成回路２７で足りない分をバイアス供給線路３２Ａ、３２Ｂ及びジャンパー３４で流せばよい。
【００３９】
上記（１）と（２）とから、バイアス供給線路３２Ａと３２Ｂの長さの合計は、ドレインバイアス線路２９Ａのそれと同程度か少し長い程度である。このことと、上記（３）とから、バイアス供給線路３２Ａと３２Ｂの幅は、ドレインバイアス線路２９Ａと同程度か少し広めであれば充分である。
【００４０】
高周波増幅器２０Ａのチップ面積は、図８の高周波増幅器２０Ｗ、図１０の高周波増幅器２０Ｙ及び図１２の高周波増幅器２０Ｚよりも狭くすることができる。これは、図１１から容易に理解することができる。すなわち、図１１に示すようにドレインバイアス線路２９ＷＡ、２９ＷＢ及び線路２７１Ｗ及び２７２Ｗの幅がチップ面積に大きく影響するが、図１の場合、これに対応した線路幅を図１１のそれの約半分にすることができ、また、上記のようにバイアス供給線路３２Ａ及び３２Ｂが直線であり且つその幅がドレインバイアス線路２９Ａと同程度か少し広い程度であるからである。
【００４１】
さらに、電力合成回路２７にドレインバイアス電流を流す必要がないので、整合回路として機能する電力合成回路２７の設計が制限されず、これが制限される図８及び図１０の回路よりも高周波特性が優れている。
【００４２】
また、電力合成回路２７にドレインバイアス電流を流す必要がないので、電力合成回路２７において、整合回路素子としてのキャパシタを線路に直列に挿入することもできるので、電力合成回路２７の設計の自由度が増す。
【００４３】
また、ドレインバイアス入力端子ＤＢはバイアス供給線路３２Ａ及び３２Ｂのどの位置に接続してもよいので、その自由度が増す。
【００４４】
［第２実施形態］
図２は、本発明の第２実施形態の高周波増幅器２０Ｂのレイアウトを示す。
【００４５】
この高周波増幅器２０Ｂでは、図１のバイアス供給線路３２Ａと３２Ｂとが１つのバイアス供給線路３２で形成され、キャパシタ２８の一方の電極に接続されたパッドＰ１と、ＭＭＩＣチップの外側のインナーリードである出力端子ＯＵＴとの間がボンディングワイヤで接続されている。
【００４６】
配線抵抗を小さくするためにドレインバイアス入力端子ＤＢを２個備えているが、これらがＭＭＩＣチップに対し一方側に配置されているので、図９の場合のように外部配線を複雑に引き回す必要がない。
【００４７】
また、ゲートバイアス抵抗２４は、電力分配回路２２の入力側線路に接続されている。マイクロチップコンデンサ３１Ａ及び３１Ｂは、図１１について説明したものであり、図１１と異なる点は、バイアス供給線路３２がドレインバイアス安定化用マイクロチップコンデンサ３１Ａの一方の電極及びボンディングワイヤを介してドレインバイアス線路２９Ａに接続されている点である。すなわち、マイクロチップコンデンサ３１Ａの一方の電極とバイアス供給線路３２及びドレインバイアス線路２９Ａの一端との間がボンディングワイヤで接続されている。
【００４８】
他の点は図１の回路と同一である。
【００４９】
上述のように、電力合成回路２７の線路２７１、２７２及びドレインバイアス線路２９Ａ、２９Ｂの幅が図１１のそれの半分程度であり、かつ、バイアス供給線路３２が直線でその幅がドレインバイアス線路２９Ａより少し広い程度で充分であるので、ＭＭＩＣのチップ面積を図１１の場合よりも狭くすることができる。
【００５０】
［第３実施形態］
上記実施形態ではトランジスタが２個並列接続された場合を説明したが、本発明はさらに多数のトランジスタが並列接続された場合にも適用することができる。
【００５１】
図３は、本発明の第３実施形態の高周波増幅器２０Ｃを示す。
【００５２】
この高周波増幅器２０Ｃでは、４個のトランジスタ２３Ａ１、２３Ａ２、２３Ｂ１及び２３Ｂ２が並列接続され、出力端子ＯＵＴに流れる信号電流が図１のそれの約２倍となる。電力分配回路２２は、電力分配回路２２Ａと２２Ｂとに信号電力を均等分配し、電力分配回路２２Ａはトランジスタ２３Ａ１と２３Ａ２のゲートに信号電力を均等分配し、電力分配回路２２Ｂはトランジスタ２３Ｂ１と２３Ｂ２のゲートに信号電力を均等分配する。
【００５３】
トランジスタ２３Ａ１と２３Ａ２のドレインに流れる信号は、電力合成回路２７Ａで合成され、トランジスタ２３Ｂ１と２３Ｂ２のドレインに流れる信号は、電力合成回路２７Ｂで合成され、電力合成回路２７Ａと２７Ｂの出力が電力合成回路２７で合成される。トランジスタ２３Ａ１、２３Ａ２、２３Ｂ１及び２３Ｂ２のドレインにはそれぞれ、信号波長λに対するλ／４の長さのドレインバイアス線路２９Ａ１、２９Ａ２、２９Ｂ１及び２９Ｂ２の一端が接続され、これらの他端にはそれぞれ信号接地用のキャパシタ３０Ａ１、３０Ａ２、３０Ｂ１及び３０Ｂ２が接続されている。ドレインバイアス線路２９Ａ１と２９Ａ２の他端間はバイアス供給線路３２Ａで接続され、ドレインバイアス線路２９Ｂ１と２９Ｂ２の他端間はバイアス供給線路３２Ｂで接続されている。バイアス供給線路３２Ａと３２Ｂとの間はジャンパー３４で接続されている。バイアス供給線路３２Ｂの一端はドレインバイアス入力端子ＤＢに接続されている。
【００５４】
電力合成回路２７Ａ、２７Ｂ及び２７にドレインバイアス電流を流す必要がない。このため、ドレインバイアス線路２９Ａ１、２９Ａ２、２９Ｂ１及び２９Ｂ２の幅は、トランジスタ１個分のドレインバイアス電流を流すのに必要な幅であればよい。また、バイアス供給線路３２Ａ及び３２Ｂは直線でよい。このようなことから、本第３実施形態についても上記第１実施形態と同様の効果が得られる。
【００５５】
［第４実施形態］
上記実施形態ではトランジスタが並列接続された場合を説明したが、本発明は並列接続されたトランジスタを含めばよく、さらに直列接続されたトランジスタを含む場合にも適用することができる。
【００５６】
図４は、本発明の第４実施形態の高周波増幅器２０Ｄを示す。
【００５７】
この高周波増幅器２０Ｄでは、トランジスタ２３Ｐとトランジスタ２３Ａとがキャパシタ２８Ａ及び段間整合回路３６Ａを介して縦続接続され、トランジスタ２３Ｑとトランジスタ２３Ｂとがキャパシタ２８Ｂ及び段間整合回路３６Ｂを介して縦続接続され、これら縦続接続回路が入力側の電力分配回路２２と出力側の電力合成回路２７とで並列に接続されている。トランジスタ２３Ｐのドレインとグランドとの間には、トランジスタ２３Ａの場合と同様にドレインバイアス線路２９Ｐとキャパシタ３０Ｐとが直列接続されている。同様に、トランジスタ２３Ｑのドレインとグランドとの間には、トランジスタ２３Ｂの場合と同様にドレインバイアス線路２９Ｑとキャパシタ３０Ｑとが直列接続されている。
【００５８】
ドレインバイアス線路２９Ｐと２９Ａとの先端間がバイアス供給線路３７Ａで接続され、ドレインバイアス線路２９Ｑと２９Ｂとの先端間がバイアス供給線路３７Ｂで接続されている点については、特開平１１−１１２２５０号公報と同じである。本第４実施形態の特徴は図１と同様に、ドレインバイアス線路２９Ａの先端とドレインバイアス線路２９Ｂの先端との間がさらにバイアス供給線路３２Ａ、３２Ｂ及びジャンパー３４で接続されている点である。
【００５９】
バイアス供給線路３２Ａ、３２Ｂ及びジャンパー３４が接続されていない場合には、ドレインバイアス線路２９Ｂにはトランジスタ３個分、電力合成回路２７にはトランジスタ２個分のドレインバイアス電流を流す必要があり、かつ、トランジスタ２３Ａと２３Ｂのドレイン負荷を同じにする必要があるので、これらの線路幅が広くなる。
【００６０】
これに対し、本第４実施形態では、直線のバイアス供給線路３２Ａ及び３２Ｂとジャンパー３４とを備えることにより、電力合成回路２７にドレインバイアス電流を流す必要が無くなり、ドレインバイアス線路２９Ａ及び２９Ｂはトランジスタ１個分のドレインバイアス電流を流すのに必要な幅を有すればよいので、上記第１実施形態で述べた効果と同じ効果が得られる。
【００６１】
［第５実施形態］
図５は、本発明の第５実施形態の高周波増幅器２０Ｅを示す。
【００６２】
この高周波増幅器２０Ｅでは、図４のバイアス供給線路３７Ａ及び３７Ｂ並びにキャパシタ３０Ｐ及び３０Ｑが省略され、ドレインバイアス線路２９Ｐと２９Ａの先端が接近して共通のキャパシタ３０Ａに接続され、ドレインバイアス線路２９Ｑと２９Ｂの先端が接近して共通のキャパシタ３０Ｂに接続されている。
【００６３】
他の点は、図４と同一である。
【００６４】
［第６実施形態］
上記実施形態では本発明を増幅回路に適用した場合を説明したが、本発明は並列接続されたトランジスタを有する各種高周波回路に適用することができる。
【００６５】
図６は、本発明の第６実施形態のバランス型ミクサ４０を示す。
【００６６】
バランス型ミクサ４０では、トランス４１の１次側コイル４１１の一端及び他端がそれぞれ入力端子ＩＮ及びグランドに接続され、トランス４１の２次側コイル４１２の一端及び他端がそれぞれトランジスタ２３Ａ及び２３Ｂのゲートに接続されている。２次側コイル４１２の中間タップは、直接、ＬＯ入力端子ＬＯＩＮに接続されると共に、抵抗４２を介してゲートバイアス入力端子Ｇに接続されている。ゲートバイアス入力端子Ｇには、トランジスタ２３Ａ及び２３Ｂが半波整流するするようなバイアス電圧が印加される。トランジスタ２３Ａと２３Ｂのソースは共にグランドに接続されている。これにより、入力端子ＩＮからの信号はトランジスタ２３Ａ及び２３Ｂで互いに逆相の信号になる。トランジスタ２３Ａ及び２３Ｂのドレインはそれぞれローパスフィルタ４３Ａ及び４３Ｂを介して、信号合成線路としてのトランス４４の１次側コイル４４１の一端及び他端に接続されている。ＬＯ入力端子ＬＯＩＮから供給されたＬＯ信号はトランジスタ２３Ａと２３Ｂとで同相になる。ローパスフィルタ４３Ａ及び４３Ｂは、入力端子ＩＮに供給されたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の周波数とＬＯ入力端子ＬＯＩＮに供給されたＬＯ（Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ）信号の周波数との差の周波数のＩＦ信号を通す。これにより、トランス４４の２次側コイル４４２の一端に接続された出力端子ＯＵＴからＩＦ（Ｉｎｔｅｒｍｅｄｉａｔ Ｆｒｅｑｕｅｎｃｙ）信号が出力される。
【００６７】
並列接続されたトランジスタ２３Ａと２３Ｂにドレインバイアスを供給する回路は、図１のそれと同一であり、本第６実施形態によっても上記第１実施形態で述べた効果と同じ効果が得られる。
【００６８】
なお、本発明には外にも種々の変形例が含まれる。
【００６９】
例えば、本発明は複数のトランジスタの出力が並列接続された各種回路に適用可能であり、図６において、ローパスフィルタ４３Ａ及び４３Ｂの替わりにハイパスフィルタを用い、入力端子ＩＮにＩＦ信号を供給して出力端子ＯＵＴからＲＦ信号を得るミクサにも本発明を適用できる。
【００７０】
また、図２において、３１Ａを省略し、３２の一端と２９Ａの先端との間をボンディングワイヤ又は線路で接続した構成であってもよい。
【００７１】
さらに、信号通過阻止線路はインダクタであってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の高周波増幅器を示す回路図である。
【図２】本発明の第２実施形態の高周波増幅器のレイアウト図である。
【図３】本発明の第３実施形態の高周波増幅器を示す回路図である。
【図４】本発明の第４実施形態の高周波増幅器を示す回路図である。
【図５】本発明の第５実施形態の高周波増幅器を示す回路図である。
【図６】本発明の第６実施形態のバランス型ミクサを示す回路図である。
【図７】携帯電話に対する基地局の送信機を示すブロック図である。
【図８】従来の高周波増幅器を示す回路図である。
【図９】従来の他の高周波増幅器を示す回路図である。
【図１０】従来の他の高周波増幅器を示す回路図である。
【図１１】図１０の回路をＭＭＩＣで構成した場合のレイアウト図である。
【図１２】従来のさらに他の高周波増幅器を示す回路図である。
【符号の説明】
２０Ａ〜２０Ｅ、２０Ｗ〜２０Ｚ 高周波増幅器
２１、２８、２８Ａ、２８Ｂ、３０Ａ、３０Ｂ、３０Ａ１、３０Ａ２、３０Ｂ１、３０Ｂ２、３０Ｐ、３０Ｑ キャパシタ
２４〜２６ 抵抗
２３Ａ、２３Ａ１、２３Ａ２、２３Ｂ、２３Ｂ１、２３Ｂ２、２３Ｐ、２３Ｑ
トランジスタ
２２、２２Ａ、２２Ｂ 電力分配回路
２７、２７Ａ、２７Ｂ、２７Ｗ 電力合成回路
２９Ａ、２９Ｂ、２９ＷＡ、２９ＷＢ、２９Ａ１、２９Ａ２、２９Ｂ１、２９Ｂ２、２９Ｐ、２９Ｑ ドレインバイアス線路
３２、３２Ａ、３２Ｂ、３７Ａ、３７Ｂ バイアス供給線路
３１Ａ、３１Ｂ マイクロチップコンデンサ
３４ ジャンパー
４０ バランス型ミクサ
４１、４４ トランス
４３Ａ、４３Ｂ ローパスフィルタ
Ｇ ゲートバイアス入力端子
ＤＡ、ＤＢ ドレインバイアス入力端子

Claims (11)

  1. 第１及び第２のトランジスタと、
    該第１及び第２のトランジスタの出力を並列接続する信号合成線路と、
    該第１及び第２のトランジスタの出力のそれぞれに一端が接続された第１及び第２の信号通過阻止線路と、
    該第１信号通過阻止線路の他端部と該第２信号通過阻止線路の他端部との間に電気的に接続されて直流結合するバイアス供給線路と、
    を有することを特徴とする高周波回路。
  2. 上記第１及び第２信号通過阻止線路はいずれも第１方向に折り返されており、
    上記バイアス供給線路は該第１方向と直角な第２方向の直線部を主に有することを特徴とする請求項１記載の高周波回路。
  3. 上記信号合成線路は上記第１方向に折り返されていることを特徴とする請求項２記載の高周波回路。
  4. 上記信号合成線路の中間部から上記第１方向へ延設された出力線路をさらに有し、
    上記バイアス供給線路は、
    該出力線路の一方側及び他方側にそれぞれ形成された第１及び第２線路と、
    該第１線路と該第２線路の間に、該出力線路と離間して交差するように接続されたジャンパーと、
    を有することを特徴とする請求項３記載の高周波回路。
  5. 上記信号合成線路の中間部から上記第１方向へ延設された出力線路と、
    信号出力端子と、
    該出力線路の先端部と該出力端子との間に接続されたジャンパーと、
    をさらに有し、該ジャンパーが上記バイアス供給線路と離間して交差していることを特徴とする請求項３記載の高周波回路。
  6. 上記バイアス供給線路に接続されたバイアス入力端子をさらに有することを特徴とする請求項３記載の高周波回路。
  7. 上記第１及び第２の信号通過阻止線路はいずれも信号の波長λに対し略λ／４の長さであり、該第１及び第２の信号通過阻止線路のそれぞれの他端に接続された信号接地用キャパシタをさらに有することを特徴とする請求項３記載の高周波回路。
  8. 上記高周波回路は増幅回路であり、
    入力信号を上記複数のトランジスタの制御入力端に分配する電力分配回路をさらに有することを特徴とする請求項３記載の高周波回路。
  9. 上記高周波回路はバランス型ミクサであり、
    入力信号が供給される１次側コイルと一端及び他端がそれぞれ上記第１及び第２のトランジスタの制御入力端に接続された２次側コイルとを備えたトランスと、
    該第１トランジスタの出力端と上記信号合成線路の一端との間及び該第２トランジスタの出力端と該信号合成線路の他端との間にそれぞれ接続され所望周波数の信号を通過させる第１及び第２フィルターと、
    をさらに有することを特徴とする請求項３記載の高周波回路。
  10. 第１及び第２のトランジスタと、
    該第１及び第２のトランジスタの出力を並列接続する信号合成線路と、
    該第１及び第２のトランジスタの出力のそれぞれに一端が接続された第１及び第２の信号通過阻止線路と、
    該第１信号通過阻止線路の他端部と該第２信号通過阻止線路の他端部との間に電気的に接続されて直流結合するバイアス供給線路と、
    が１つの半導体基板上に形成されていることを特徴とする高周波半導体装置。
  11. バイアス電圧安定化用キャパシタと、
    バイアス入力端子と、
    をさらに有し、該バイアス電圧安定化用キャパシタの一方の電極が上記バイアス供給線路及び該バイアス入力端子のそれぞれに電気的に接続されていることを特徴とする請求項１０記載の高周波半導体装置。
JP2000299997A 2000-09-29 2000-09-29 高周波回路 Expired - Fee Related JP3542116B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000299997A JP3542116B2 (ja) 2000-09-29 2000-09-29 高周波回路
US09/956,926 US6456125B1 (en) 2000-09-29 2001-09-21 Distributed high frequency circuit equipped with bias bypass line to reduce chip area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000299997A JP3542116B2 (ja) 2000-09-29 2000-09-29 高周波回路

Publications (2)

Publication Number Publication Date
JP2002111414A JP2002111414A (ja) 2002-04-12
JP3542116B2 true JP3542116B2 (ja) 2004-07-14

Family

ID=18781730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000299997A Expired - Fee Related JP3542116B2 (ja) 2000-09-29 2000-09-29 高周波回路

Country Status (2)

Country Link
US (1) US6456125B1 (ja)
JP (1) JP3542116B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798313B2 (en) * 2001-06-04 2004-09-28 U.S. Monolithics, L.L.C. Monolithic microwave integrated circuit with bondwire and landing zone bias
US6903447B2 (en) * 2002-05-09 2005-06-07 M/A-Com, Inc. Apparatus, methods and articles of manufacture for packaging an integrated circuit with internal matching
US6828658B2 (en) * 2002-05-09 2004-12-07 M/A-Com, Inc. Package for integrated circuit with internal matching
ATE426266T1 (de) * 2002-12-12 2009-04-15 Nxp Bv Linearitatskonservierung eines leistungsverstarkers ohne isolator durch dynamische anpassung von verstarkung und phase
JP4744786B2 (ja) * 2003-04-23 2011-08-10 ルネサスエレクトロニクス株式会社 高周波電力増幅モジュール
GB2412515B (en) * 2004-03-13 2007-08-08 Filtronic Plc A doherty amplifier
US7133655B2 (en) * 2004-03-23 2006-11-07 Broadcom Corporation Amplifiers and amplifying methods for use in telecommunications devices
US7315730B2 (en) * 2005-06-14 2008-01-01 Motorola, Inc. Architecture for a receiver front end having dual output low noise amplifier driving separate pre-selectors coupled to a transformer for single ended output
JP5269021B2 (ja) * 2010-09-22 2013-08-21 株式会社東芝 増幅器、送信器
EP2463905B1 (en) * 2010-12-10 2014-10-01 Nxp B.V. Packaged RF transistor with special supply voltage leads
CN102655394B (zh) * 2012-05-23 2014-12-10 中国电子科技集团公司第五十五研究所 一种直流与微波信号交叉布线的放大器电路
CN102655395B (zh) * 2012-05-23 2014-12-10 中国电子科技集团公司第五十五研究所 一种直流与微波信号交叉布线的放大器电路
JP5897529B2 (ja) 2013-03-07 2016-03-30 株式会社東芝 電力増幅装置及び送信機
CN104716909A (zh) * 2013-12-13 2015-06-17 中兴通讯股份有限公司 一种射频功放的供电方法及装置
US9356564B1 (en) * 2014-03-27 2016-05-31 Hrl Laboratories, Llc Broadband linear amplifier architecture by combining two distributed amplifiers
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
KR102584911B1 (ko) * 2016-05-17 2023-10-05 (주)웨이비스 고주파 전력 증폭기
CN110582846B (zh) * 2017-05-05 2023-05-12 克里公司 具有旁路栅极晶体管的高功率mmic器件
WO2019172332A1 (en) * 2018-03-07 2019-09-12 Sumitomo Electric Device Innovations, Inc. Semiconductor device
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
JP7494718B2 (ja) 2020-12-09 2024-06-04 住友電気工業株式会社 増幅装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959873A (en) * 1988-07-08 1990-09-25 The Marconi Company Limited Transmission line switch
US5289139A (en) * 1992-03-11 1994-02-22 Space Systems/Loral Push-push ring resonator oscillator
US5550518A (en) * 1995-06-12 1996-08-27 Endgate Corporation Miniature active conversion between microstrip and coplanar wave guide
JP3159248B2 (ja) 1997-10-06 2001-04-23 日本電気株式会社 高周波増幅装置
JP3087844B2 (ja) * 1997-12-26 2000-09-11 日本電気株式会社 半導体移相器

Also Published As

Publication number Publication date
US20020039038A1 (en) 2002-04-04
US6456125B1 (en) 2002-09-24
JP2002111414A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
JP3542116B2 (ja) 高周波回路
US5955926A (en) Power amplifier and chip carrier
EP3637462B1 (en) Transistor with non-circular via connections in two orientations
US6741144B2 (en) High-frequency semiconductor device
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
JP2002043813A (ja) 方向性結合器及び高周波回路モジュール並びに無線通信機
JPH10233638A (ja) マイクロ波増幅器
JP3504472B2 (ja) 半導体装置
KR100286204B1 (ko) 불평형-평형 변환기 및 밸런스형 믹서
EP1252707B1 (en) Multifunction high frequency integrated circuit structure
US8421537B2 (en) Electronic circuit
JP3668150B2 (ja) バイアス回路
JP2719067B2 (ja) 電力用モジュール
JPH02288409A (ja) 抵抗帰還型増幅器
US11842996B2 (en) Transistor with odd-mode oscillation stabilization circuit
JP3438953B2 (ja) バイアス回路
JP2001053510A (ja) 高周波回路
JPH11154837A (ja) 半導体装置、半導体集積回路および高周波処理回路
JPH11204728A (ja) 高周波半導体装置
JP5328234B2 (ja) 集積回路
JP2001111354A (ja) ダブルバランス形ミキサ回路
JP4425755B2 (ja) 差動増幅回路
JPH11308026A (ja) ラットレースハイブリッド
JP2003224440A (ja) 負帰還増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees