JP2002111414A - 高周波回路 - Google Patents
高周波回路Info
- Publication number
- JP2002111414A JP2002111414A JP2000299997A JP2000299997A JP2002111414A JP 2002111414 A JP2002111414 A JP 2002111414A JP 2000299997 A JP2000299997 A JP 2000299997A JP 2000299997 A JP2000299997 A JP 2000299997A JP 2002111414 A JP2002111414 A JP 2002111414A
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- bias
- transistors
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
- H03F3/604—Combinations of several amplifiers using FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1905—Shape
- H01L2924/19051—Impedance matching structure [e.g. balun]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
なくし、かつ、回路特性が悪化するのを防止する。 【解決手段】増幅回路20Aは、2つのトランジスタ2
3A及び23Bの出力が電力合成回路27で並列接続さ
れ、トランジスタ23A及び23Bの出力にそれぞれ信
号波長λに対するλ/4の長さのドレインバイアス線路
29A及び29Bの一端が接続され、その他端にそれぞ
れ信号接地用のキャパシタ30A及び30Bが接続され
るとともにバイアス供給線路32A及び32Bの一端が
接続され、バイアス供給線路32A及び32Bの他端間
にジャンパー34が接続され、バイアス供給線路32B
の一端がドレインバイアス入力端子DBに接続されてい
る。ドレインバイアス線路29A、29B及び電力合成
回路27は、一方向に折り返した形状であり、バイアス
供給線路32A及び32Bは該一方向と直角な方向の直
線である。
Description
タの出力が並列接続された高周波回路の、信号線路と独
立した線路によるバイアス供給改良に係り、特にマイク
ロ波やミリ波の信号を増幅したりRF信号又はIF信号
に局部発振波を混合したりする高周波回路に関する。
機10を示す。
O(Local Oscillator)信号とがミクサ11に供給され
てRF(Radio Frequency)信号が生成され、これが、
縦続接続された低雑音増幅器12、高出力増幅器13及
び14で大信号に増幅されて、不図示のアンテナに供給
される。このような送信機10の増幅器は、その電流駆
動能力を大きくする必要があるので、増幅用トランジス
タが並列接続されている。
示す。
キャパシタ21及び電力分配回路22を介して、並列接
続されたトランジスタ23A及び23Bのゲートに均等
分配される。電力分配回路22は、インピーダンス整合
回路を兼ねている。高周波信号がゲートバイアス入力端
子Gへ漏れないようにトランジスタ23A及び23Bの
ゲートにバイアスを与えるために、ゲートバイアス入力
端子Gとトランジスタ23Aのゲートとの間に抵抗24
が接続されている。ゲートバイアス入力端子Gとグラン
ドとの間には、バイアス調整用の抵抗25が接続されて
いる。トランジスタ23Bのゲートには、抵抗24から
電力分配回路22の線路を介してバイアスが供給され
る。抵抗24は、大信号時にその一部が抵抗24に流れ
てゲートバイアスが大きく変動しない程度の高い抵抗値
のものが使用される。トランジスタ23Aと23Bのゲ
ート間に接続された抵抗26は、トランジスタ23Aと
23Bのゲートに供給される信号がアンバランスになっ
た場合に安定化させるためのものであり、数Ωのものが
用いられる。キャパシタ21は、ゲートバイアスが入力
端子IN側へ漏れるのを阻止するためのものである。
は、電力合成回路27W及びキャパシタ28を介して出
力端子OUTに接続されている。電力合成回路27W
は、インピーダンス整合回路を兼ねている。トランジス
タ23Aと23Bのドレインにバイアス電圧を印加する
ために、ドレインバイアス入力端子DBと電力合成回路
27Wの出力端との間にドレインバイアス線路29WB
が接続され、その先端にキャパシタ30Bが接続されて
いる。ドレインバイアス線路29WBは、信号波長λに
対しλ/4の長さである。キャパシタ30Bは信号接地
用である。このようなドレインバイアス線路29WBと
キャパシタ30Bとにより、電力合成回路27Wとキャ
パシタ28との間のノードN0から見たドレインバイア
ス線路29WB側のインピーダンスは、理想的な場合、
無限大になり、信号がノードN0からドレインバイアス
線路29WB側へ流れるのが阻止される。キャパシタ2
8は、ドレインバイアスが出力端子OUT側に漏れるの
を阻止するためのものである。
は、トランジスタ23A及び23Bに大きなドイレン電
流を流す必要がある。高周波増幅器20WをMMIC
(モノリシックマイクロ波集積回路)で構成すると、線
路の金属膜厚が薄くてそのシート抵抗が比較的大きいの
で、抵抗成分による電圧降下が小さくなるように線路幅
を広くする必要がある。ドレインバイアス線路29WB
にはトランジスタ2個分のドレイン電流が流れるので、
その幅を広くする必要がある。また、ドレイン電流は電
力合成回路27Wを流れるので、この幅も広くしなけれ
ばならない。
して機能させる必要があるので、その線路幅が制限され
る。また、ノードN0から見たドレインバイアス線路2
9WB側のインピーダンスは実際には有限であり、ノー
ドN0からドレインバイアス線路29WB側に漏れる高
周波信号は、このインピーダンスと、ドレインバイアス
線路29WBを取り除いた状態のノードN0でのインピ
ーダンスとの比に比例する。このため、ノードN0の位
置は、インピーダンスが比較的小さいトランジスタ23
A及び23Bのドレイン電極に近い方が好ましい。換言
すれば、ノードN0がトランジスタ23A及び23Bの
ドレイン電極から離れているので、ノードN0からドレ
インバイアス線路29WB側へ信号が漏れる。
に示すようにトランジスタ23A及び23Bのドイレン
電極の近くにそれぞれドレインバイアス線路29A及び
29Bの一端を接続すればよい。ドレインバイアス線路
29Aの他端は、一方ではドレインバイアス入力端子D
Aに接続され、他方ではキャパシタ30Aを介して接地
されている。同様に、ドレインバイアス線路29Bの他
端は、一方ではドレインバイアス入力端子DBに接続さ
れ、他方ではキャパシタ30Bを介して接地されてい
る。
ンバイアス電流が流れないので、電力合成回路27が整
合回路として充分機能するようにその幅を自由に設計す
ることができる。また、ドレインバイアス線路29A及
び29Bのいずれにもトランジスタ1個分のドレイン電
流を流せばいよいので、これらの線路幅を図8の29の
それの半分にすることができる。さらに、ノードNA及
びNBからそれぞれドレインバイアス線路29A及び2
9B側に漏れる信号を低減することができる。
DA及びDBを回路の両側に備える必要があるので、図
7に示すように複数の増幅器を縦続接続する場合、増幅
器間のドレインバイアス線路の引回しが複雑になる。
如くドレインバイアス入力端子DBからのみバイアスを
供給すると、電力合成回路27Wを通ってトランジスタ
23Aにドレイン電流が流れるので、電力合成回路27
Wの線路幅を広くする必要があり、電力合成回路27W
が整合回路として充分機能するようにその幅を自由に設
計することができない。また、ドレインバイアス線路2
9WBにはトランジスタ2個分のドレイン電流を流す必
要があり、一方、トランジスタ23Aのドレイン負荷を
トランジスタ23Bのそれに等しくする必要があるの
で、ドレインバイアス線路29WA及び29WBの線路
幅を図9のドレインバイアス線路29A及び29Bのそ
れの2倍にしなければならず、チップ面積が増大する。
した場合のレイアウトを示す。
される。外枠FRは絶縁体であり、この上に配置された
ゲートバイアス入力端子G、ドレインバイアス入力端子
DA及びDBはインナーリードである。外枠FRの内側
にはMMICチップ並びに図10に不図示のドレインバ
イアス電圧安定化用マイクロチップコンデンサ31A及
び31Bが配置されている。
Cチップ外の電極との間は、ボンディングワイヤで接続
されている。すなわち、ボンディングワイヤにより、マ
イクロチップコンデンサ31Aの一方の電極(上面)は
ドレインバイアス線路29WA及びドレインバイアス入
力端子DAに接続され、マイクロチップコンデンサ31
Bの一方の電極はドレインバイアス線路29WB及びド
レインバイアス入力端子DBに接続され、抵抗24に接
続されたパッドがゲートバイアス入力端子Gに接続され
ている。マイクロチップコンデンサ31A及び31Bの
他方(下面)の電極は接地されている。
(薄膜)抵抗であり、キャパシタはMIM(金属/絶縁
体/金属)キャパシタであり、線路はマイクロストリッ
プ線路である。電力分配回路22は、線路221及び2
22と、キャパシタ223、224及び225とで構成
されている。電力合成回路27は、線路271W及び2
72Wと、キャパシタ273及び274とで構成されて
いる。図11中のビアホールH11〜H19及びHA〜
HCは、表面の電極を裏面のグランドプレーンに接続す
るためのものである。トランジスタ23A及び23Bは
いずれも、1つのトランジスタで構成した場合よりも回
路特性が向上する(インピーダンス変換比がより小さく
なる。ゲート間の入力信号位相差がより小さくなる。)
ように2つのトランジスタを並列接続したものである。
り電力分配回路22の入力側線路に接続されているが、
どちら側でも問題はない。
WA、29WB及び電力合成回路27Wの線路271W
及び272Wの幅が広いので、チップ面積が広くなる原
因となっている。
アス電流を流す必要がないようにするためには、図12
の高周波増幅器20Zのようにすればよい。
イアス線路29WAと29WBとの間にドレインバイア
ス線路29C及び29Dが接続され、ドレインバイアス
線路29Cと29Dとの間のノードが信号接地用キャパ
シタ30Cを介し接地されている。ドレインバイアス線
路29C及び29Dの長さは、ドレインバイアス線路2
9WA及び29WBと同様にλ/4である。信号につい
ては、ノードNAから見たドレインバイアス線路29C
側及びノードNBから見たドレインバイアス線路29D
側はいずれも、理想的な場合、インピーダンスが無限大
であり、信号漏れが阻止される。ドレインバイアス線路
29C及び29Dにはトランジスタ1個分のドレイン電
流が流れるので、その幅はドレインバイアス線路29W
Bの半分でよい。
10のそれの2倍であり、かつ、ドレインバイアス線路
29WA及び29WBの幅が図10と同じく広いので、
チップ面積が広くなる。
問題点に鑑み、チップ面積を狭くし、直流バイアス端子
数を少なくし、かつ、回路特性が悪化するのを防止する
ことができる高周波回路を提供することにある。
による高周波回路の一態様では、複数のトランジスタの
出力が信号合成線路で並列接続され、各トランジスタの
出力に信号通過阻止線路の一端が接続され、各信号通過
阻止線路の他端にバイアス供給線路が接続されている。
この高周波回路は、例えば増幅回路又はバランス型ミク
サなどである。
路に外部からバイアスを供給すれば各トランジスタの出
力にバイアスが供給されるので、回路の一方側のみの端
子からバイアスを供給すればよく、高周波回路が複数段
接続されていても外部からバイアスを供給する配線が簡
単になる。
ス供給線路を接続しても、信号合成線路に流れるバイア
スで足りない分をバイアス供給線路で流せばよく、ま
た、バイアス供給線路の主要部は直線でよいので、高周
波回路の両側からトランジスタの出力にバイアスを供給
する構成よりもチップ面積が少し広くなるだけである。
換言すれば、高周波回路の一方側からトランジスタの出
力にバイアスを供給する従来構成よりも、信号合成線路
及び信号通過阻止線路の幅を狭くすることができるの
で、チップ面積を狭くすることが可能である。
で信号合成線路に所望のバイアス電流を流す必要がな
く、信号合成線路の設計が制限されない。このため、こ
れが制限される場合よりも回路の特性が向上する。
路のどの位置に接続してもよいので、その自由度が増
す。
が第1方向に折り返され、上記バイアス供給線路が該第
1方向と直角な第2方向の直線部を主に有するようにす
れば、バイアス供給線路をより短くすることができるの
で、その幅を狭くしてチップ面積をより狭くすることが
可能である。
第1方向に折り返されていれば、バイアス供給線路をさ
らに短くすることができるので、その幅を狭くしてチッ
プ面積をさらに狭くすることが可能である。
説明から明らかになる。
施形態を説明する。図中、同一又は類似の構成要素には
同一又は類似の符号を付している。図中のトランジスタ
はMESFETであるが、高周波回路に適したものであ
ればよく、MOSFETや、バイポーラトランジスタで
あるHBT又はHEMTなどであってもよい。
施形態の高周波増幅器20Aを示す。
波増幅器20Xにさらに、ドレインバイアス線路29A
及び29Bの先端にそれぞれバイアス供給線路32A及
び32Bの一端が接続され、バイアス供給線路32Bの
一端がドレインバイアス入力端子DBに接続され、バイ
アス供給線路32Aと32Bの他端間にジャンパー34
が接続されている。このジャンパー34は、キャパシタ
28と出力端子OUTとの間の線路33と離間して交差
している。ジャンパー34は、ボンディングワイヤ、多
層配線又はエアブリッジなどで形成される。バイアス供
給線路32A及び32Bには信号が殆ど流れないので、
これらを電流容量に応じた任意の形状にすることができ
る。
レインバイアス線路29A、29B及び電力合成回路2
7の形状を変えずに、バイアス供給線路32A、32B
及びジャンパー34を追加することにより、図9のドレ
インバイアス入力端子DAを省略することができる。
は、バイアス供給線路32A、32B及びジャンパー3
4を追加した分だけ図9の高周波増幅器20Xよりも僅
か広くなるだけである。その理由は、次の通りである。
アス線路29A、29B及び信号合成線路としての電力
合成回路27は、例えば図11に示す如く、専有面積を
狭くするために一方向に折り返した形状となっているの
で、該一方向と直角な方向の長さは比較的短い。
はできるだけ短くしたほうが好ましいので、該一方向と
直角な方向の直線になっている。
スを流す必要はないが、その一部が電力合成回路27に
流れても問題はなく、実際には流れるので、電力合成回
路27で足りない分をバイアス供給線路32A、32B
及びジャンパー34で流せばよい。
線路32Aと32Bの長さの合計は、ドレインバイアス
線路29Aのそれと同程度か少し長い程度である。この
ことと、上記(3)とから、バイアス供給線路32Aと
32Bの幅は、ドレインバイアス線路29Aと同程度か
少し広めであれば充分である。
の高周波増幅器20W、図10の高周波増幅器20Y及
び図12の高周波増幅器20Zよりも狭くすることがで
きる。これは、図11から容易に理解することができ
る。すなわち、図11に示すようにドレインバイアス線
路29WA、29WB及び線路271W及び272Wの
幅がチップ面積に大きく影響するが、図1の場合、これ
に対応した線路幅を図11のそれの約半分にすることが
でき、また、上記のようにバイアス供給線路32A及び
32Bが直線であり且つその幅がドレインバイアス線路
29Aと同程度か少し広い程度であるからである。
アス電流を流す必要がないので、整合回路として機能す
る電力合成回路27の設計が制限されず、これが制限さ
れる図8及び図10の回路よりも高周波特性が優れてい
る。
ス電流を流す必要がないので、電力合成回路27におい
て、整合回路素子としてのキャパシタを線路に直列に挿
入することもできるので、電力合成回路27の設計の自
由度が増す。
イアス供給線路32A及び32Bのどの位置に接続して
もよいので、その自由度が増す。
施形態の高周波増幅器20Bのレイアウトを示す。
アス供給線路32Aと32Bとが1つのバイアス供給線
路32で形成され、キャパシタ28の一方の電極に接続
されたパッドP1と、MMICチップの外側のインナー
リードである出力端子OUTとの間がボンディングワイ
ヤで接続されている。
アス入力端子DBを2個備えているが、これらがMMI
Cチップに対し一方側に配置されているので、図9の場
合のように外部配線を複雑に引き回す必要がない。
配回路22の入力側線路に接続されている。マイクロチ
ップコンデンサ31A及び31Bは、図11について説
明したものであり、図11と異なる点は、バイアス供給
線路32がドレインバイアス安定化用マイクロチップコ
ンデンサ31Aの一方の電極及びボンディングワイヤを
介してドレインバイアス線路29Aに接続されている点
である。すなわち、マイクロチップコンデンサ31Aの
一方の電極とバイアス供給線路32及びドレインバイア
ス線路29Aの一端との間がボンディングワイヤで接続
されている。
71、272及びドレインバイアス線路29A、29B
の幅が図11のそれの半分程度であり、かつ、バイアス
供給線路32が直線でその幅がドレインバイアス線路2
9Aより少し広い程度で充分であるので、MMICのチ
ップ面積を図11の場合よりも狭くすることができる。
ジスタが2個並列接続された場合を説明したが、本発明
はさらに多数のトランジスタが並列接続された場合にも
適用することができる。
幅器20Cを示す。
ンジスタ23A1、23A2、23B1及び23B2が
並列接続され、出力端子OUTに流れる信号電流が図1
のそれの約2倍となる。電力分配回路22は、電力分配
回路22Aと22Bとに信号電力を均等分配し、電力分
配回路22Aはトランジスタ23A1と23A2のゲー
トに信号電力を均等分配し、電力分配回路22Bはトラ
ンジスタ23B1と23B2のゲートに信号電力を均等
分配する。
ンに流れる信号は、電力合成回路27Aで合成され、ト
ランジスタ23B1と23B2のドレインに流れる信号
は、電力合成回路27Bで合成され、電力合成回路27
Aと27Bの出力が電力合成回路27で合成される。ト
ランジスタ23A1、23A2、23B1及び23B2
のドレインにはそれぞれ、信号波長λに対するλ/4の
長さのドレインバイアス線路29A1、29A2、29
B1及び29B2の一端が接続され、これらの他端には
それぞれ信号接地用のキャパシタ30A1、30A2、
30B1及び30B2が接続されている。ドレインバイ
アス線路29A1と29A2の他端間はバイアス供給線
路32Aで接続され、ドレインバイアス線路29B1と
29B2の他端間はバイアス供給線路32Bで接続され
ている。バイアス供給線路32Aと32Bとの間はジャ
ンパー34で接続されている。バイアス供給線路32B
の一端はドレインバイアス入力端子DBに接続されてい
る。
レインバイアス電流を流す必要がない。このため、ドレ
インバイアス線路29A1、29A2、29B1及び2
9B2の幅は、トランジスタ1個分のドレインバイアス
電流を流すのに必要な幅であればよい。また、バイアス
供給線路32A及び32Bは直線でよい。このようなこ
とから、本第3実施形態についても上記第1実施形態と
同様の効果が得られる。
ジスタが並列接続された場合を説明したが、本発明は並
列接続されたトランジスタを含めばよく、さらに直列接
続されたトランジスタを含む場合にも適用することがで
きる。
幅器20Dを示す。
タ23Pとトランジスタ23Aとがキャパシタ28A及
び段間整合回路36Aを介して縦続接続され、トランジ
スタ23Qとトランジスタ23Bとがキャパシタ28B
及び段間整合回路36Bを介して縦続接続され、これら
縦続接続回路が入力側の電力分配回路22と出力側の電
力合成回路27とで並列に接続されている。トランジス
タ23Pのドレインとグランドとの間には、トランジス
タ23Aの場合と同様にドレインバイアス線路29Pと
キャパシタ30Pとが直列接続されている。同様に、ト
ランジスタ23Qのドレインとグランドとの間には、ト
ランジスタ23Bの場合と同様にドレインバイアス線路
29Qとキャパシタ30Qとが直列接続されている。
先端間がバイアス供給線路37Aで接続され、ドレイン
バイアス線路29Qと29Bとの先端間がバイアス供給
線路37Bで接続されている点については、特開平11
−112250号公報と同じである。本第4実施形態の
特徴は図1と同様に、ドレインバイアス線路29Aの先
端とドレインバイアス線路29Bの先端との間がさらに
バイアス供給線路32A、32B及びジャンパー34で
接続されている点である。
ンパー34が接続されていない場合には、ドレインバイ
アス線路29Bにはトランジスタ3個分、電力合成回路
27にはトランジスタ2個分のドレインバイアス電流を
流す必要があり、かつ、トランジスタ23Aと23Bの
ドレイン負荷を同じにする必要があるので、これらの線
路幅が広くなる。
バイアス供給線路32A及び32Bとジャンパー34と
を備えることにより、電力合成回路27にドレインバイ
アス電流を流す必要が無くなり、ドレインバイアス線路
29A及び29Bはトランジスタ1個分のドレインバイ
アス電流を流すのに必要な幅を有すればよいので、上記
第1実施形態で述べた効果と同じ効果が得られる。
施形態の高周波増幅器20Eを示す。
アス供給線路37A及び37B並びにキャパシタ30P
及び30Qが省略され、ドレインバイアス線路29Pと
29Aの先端が接近して共通のキャパシタ30Aに接続
され、ドレインバイアス線路29Qと29Bの先端が接
近して共通のキャパシタ30Bに接続されている。
を増幅回路に適用した場合を説明したが、本発明は並列
接続されたトランジスタを有する各種高周波回路に適用
することができる。
型ミクサ40を示す。
の1次側コイル411の一端及び他端がそれぞれ入力端
子IN及びグランドに接続され、トランス41の2次側
コイル412の一端及び他端がそれぞれトランジスタ2
3A及び23Bのゲートに接続されている。2次側コイ
ル412の中間タップは、直接、LO入力端子LOIN
に接続されると共に、抵抗42を介してゲートバイアス
入力端子Gに接続されている。ゲートバイアス入力端子
Gには、トランジスタ23A及び23Bが半波整流する
するようなバイアス電圧が印加される。トランジスタ2
3Aと23Bのソースは共にグランドに接続されてい
る。これにより、トランジスタ23A及び23Bには互
いに逆相の信号が供給される。トランジスタ23A及び
23Bのドレインはそれぞれローパスフィルタ43A及
び43Bを介して、信号合成線路としてのトランス44
の1次側コイル441の一端及び他端に接続されてい
る。LO入力端子LOINから供給されたLO信号はト
ランジスタ23Aと23Bとで同相になる。ローパスフ
ィルタ43A及び43Bは、入力端子INに供給された
RF(Radio Frequency)信号の周波数とLO入力端子
LOINに供給されたLO(Local Oscillator)信号の
周波数との差の周波数のIF信号を通す。これにより、
トランス44の2次側コイル442の一端に接続された
出力端子OUTからIF(Intermediat Frequency)信
号が出力される。
Bにドレインバイアスを供給する回路は、図1のそれと
同一であり、本第6実施形態によっても上記第1実施形
態で述べた効果と同じ効果が得られる。
まれる。
力が並列接続された各種回路に適用可能であり、図6に
おいて、ローパスフィルタ43A及び43Bの替わりに
ハイパスフィルタを用い、入力端子INにIF信号を供
給して出力端子OUTからRF信号を得るミクサにも本
発明を適用できる。
2の一端と29Aの先端との間をボンディングワイヤ又
は線路で接続した構成であってもよい。
あってもよい。
路図である。
ウト図である。
路図である。
路図である。
路図である。
す回路図である。
ク図である。
る。
イアウト図である。
である。
1、30A2、30B1、30B2、30P、30Q
キャパシタ 24〜26 抵抗 23A、23A1、23A2、23B、23B1、23
B2、23P、23Qトランジスタ 22、22A、22B 電力分配回路 27、27A、27B、27W 電力合成回路 29A、29B、29WA、29WB、29A1、29
A2、29B1、29B2、29P、29Q ドレイン
バイアス線路 32、32A、32B、37A、37B バイアス供給
線路 31A、31B マイクロチップコンデンサ 34 ジャンパー 40 バランス型ミクサ 41、44 トランス 43A、43B ローパスフィルタ G ゲートバイアス入力端子 DA、DB ドレインバイアス入力端子
3)
される。外枠FRは絶縁体であり、この上に配置された
ゲートバイアス入力端子G及びドレインバイアス入力端
子DBはインナーリードである。外枠FRの内側にはM
MICチップ並びに図10に不図示のドレインバイアス
電圧安定化用マイクロチップコンデンサ31A及び31
Bが配置されている。
Cチップ外の電極との間は、ボンディングワイヤで接続
されている。すなわち、ボンディングワイヤにより、マ
イクロチップコンデンサ31Aの一方の電極(上面)は
ドレインバイアス線路29WAに接続され、マイクロチ
ップコンデンサ31Bの一方の電極はドレインバイアス
線路29WB及びドレインバイアス入力端子DBに接続
され、抵抗24に接続されたパッドがゲートバイアス入
力端子Gに接続されている。マイクロチップコンデンサ
31A及び31Bの他方(下面)の電極は接地されてい
る。
(薄膜)抵抗であり、キャパシタはMIM(金属/絶縁
体/金属)キャパシタであり、線路はマイクロストリッ
プ線路である。電力分配回路22は、線路221及び2
22と、キャパシタ223、224及び225とで構成
されている。電力合成回路27は、線路271W及び2
72Wと、キャパシタ273及び274とで構成されて
いる。図11中のビアホールH1〜H9及びHA〜HC
は、表面の電極を裏面のグランドプレーンに接続するた
めのものである。トランジスタ23A及び23Bはいず
れも、1つのトランジスタで構成した場合よりも回路特
性が向上する(インピーダンス変換比がより小さくな
る。ゲート間の入力信号位相差がより小さくなる。)よ
うに2つのトランジスタを並列接続したものである。
の1次側コイル411の一端及び他端がそれぞれ入力端
子IN及びグランドに接続され、トランス41の2次側
コイル412の一端及び他端がそれぞれトランジスタ2
3A及び23Bのゲートに接続されている。2次側コイ
ル412の中間タップは、直接、LO入力端子LOIN
に接続されると共に、抵抗42を介してゲートバイアス
入力端子Gに接続されている。ゲートバイアス入力端子
Gには、トランジスタ23A及び23Bが半波整流する
するようなバイアス電圧が印加される。トランジスタ2
3Aと23Bのソースは共にグランドに接続されてい
る。これにより、入力端子INからの信号はトランジス
タ23A及び23Bで互いに逆相の信号になる。トラン
ジスタ23A及び23Bのドレインはそれぞれローパス
フィルタ43A及び43Bを介して、信号合成線路とし
てのトランス44の1次側コイル441の一端及び他端
に接続されている。LO入力端子LOINから供給され
たLO信号はトランジスタ23Aと23Bとで同相にな
る。ローパスフィルタ43A及び43Bは、入力端子I
Nに供給されたRF(Radio Frequency)信号の周波数
とLO入力端子LOINに供給されたLO(Local Osci
llator)信号の周波数との差の周波数のIF信号を通
す。これにより、トランス44の2次側コイル442の
一端に接続された出力端子OUTからIF(Intermedia
t Frequency)信号が出力される。
Claims (11)
- 【請求項1】 複数のトランジスタと、 該複数のトランジスタの出力を並列接続する信号合成線
路と、 各トランジスタについて備えられ、一端が該トランジス
タの該出力に接続された信号通過阻止線路と、 各信号通過阻止線路の他端に接続されたバイアス供給線
路と、 を有することを特徴とする高周波回路。 - 【請求項2】 上記信号通過阻止線路は第1方向に折り
返されており、 上記バイアス供給線路は該第1方向と直角な第2方向の
直線部を主に有することを特徴とする請求項1記載の高
周波回路。 - 【請求項3】 上記信号合成線路は上記第1方向に折り
返されていることを特徴とする請求項2記載の高周波回
路。 - 【請求項4】 上記信号合成線路は、中間部に上記第1
方向へ延設された出力線路を有し、 上記バイアス供給線路は、 該出力線路の一方側及び他方側にそれぞれ形成された第
1及び第2線路と、 該第1線路と該第2線路の間に、該出力線路と離間して
交差するように接続されたジャンパーと、 を有することを特徴とする請求項3記載の高周波回路。 - 【請求項5】 上記信号合成線路は、中間部に上記第1
方向へ延設された出力線路を有し、 信号出力端子と、 該出力線路の先端部と該出力端子との間に接続されたジ
ャンパーと、 をさらに有し、該ジャンパーが上記バイアス供給線路と
離間して交差していることを特徴とする請求項3記載の
高周波回路。 - 【請求項6】 上記バイアス供給線路に接続されたバイ
アス入力端子を有することを特徴とする請求項3記載の
高周波回路。 - 【請求項7】 上記信号通過阻止線路は信号の波長λに
対し略λ/4の長さであり、該信号通過阻止線路の他端
にさらに信号接地用キャパシタが接続されていることを
特徴とする請求項3記載の高周波回路。 - 【請求項8】 上記高周波回路は増幅回路であり、 入力信号を上記複数のトランジスタの制御入力端に分配
する電力分配回路をさらに有することを特徴とする請求
項3記載の高周波回路。 - 【請求項9】 上記高周波回路はバランス型ミクサであ
り、上記複数のトランジスタは第1及び第2トランジス
タであり、 入力信号が供給される1次側コイルと一端及び他端がそ
れぞれ該第1及び第2トランジスタの制御入力端に接続
されたトランスと、 該第1トランジスタの出力端と上記信号合成線路の一端
との間及び該第2トランジスタの出力端と該信号合成線
路の他端との間にそれぞれ接続され所望周波数の信号を
通過させる第1及び第2フィルターと、 をさらに有することを特徴とする請求項3記載の高周波
回路。 - 【請求項10】 複数のトランジスタと、 該複数のトランジスタの出力を並列接続する信号合成線
路と、 各トランジスタについて備えられ、一端が該トランジス
タの該出力に接続された信号通過阻止線路と、 各信号通過阻止線路の他端に接続されたバイアス供給線
路と、 が半導体基板上に形成されていることを特徴とする高周
波半導体装置。 - 【請求項11】 上記バイアス供給線路に接続されたバ
イアス電圧安定化用キャパシタと、 該バイアス電圧安定化用キャパシタに接続されたバイア
ス入力端子と、 をさらに有することを特徴とする請求項10記載の高周
波半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000299997A JP3542116B2 (ja) | 2000-09-29 | 2000-09-29 | 高周波回路 |
US09/956,926 US6456125B1 (en) | 2000-09-29 | 2001-09-21 | Distributed high frequency circuit equipped with bias bypass line to reduce chip area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000299997A JP3542116B2 (ja) | 2000-09-29 | 2000-09-29 | 高周波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002111414A true JP2002111414A (ja) | 2002-04-12 |
JP3542116B2 JP3542116B2 (ja) | 2004-07-14 |
Family
ID=18781730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000299997A Expired - Fee Related JP3542116B2 (ja) | 2000-09-29 | 2000-09-29 | 高周波回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6456125B1 (ja) |
JP (1) | JP3542116B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006510257A (ja) * | 2002-12-12 | 2006-03-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 利得および位相の動的調整によるアイソレータ無しの電力増幅器の直線性維持 |
JP2012070151A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 増幅器、送信器 |
JP2014197829A (ja) * | 2013-03-07 | 2014-10-16 | 株式会社東芝 | 電力増幅装置及び送信機 |
JP2015517771A (ja) * | 2012-05-23 | 2015-06-22 | 中国▲電▼子科技集▲団▼公司第五十五研究所China Electronics Technology Group Corporation No.55 Research Institute | 直流信号とマイクロ波信号との交差配線の増幅回路 |
JP2015517772A (ja) * | 2012-05-23 | 2015-06-22 | 中国▲電▼子科技集▲団▼公司第五十五研究所China Electronics Technology Group Corporation No.55 Research Institute | 直流信号とマイクロ波信号との交差配線の増幅回路 |
KR20170129457A (ko) * | 2016-05-17 | 2017-11-27 | (주)웨이비스 | 고주파 전력 증폭기 |
JP2022091490A (ja) * | 2020-12-09 | 2022-06-21 | 住友電気工業株式会社 | 増幅装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798313B2 (en) * | 2001-06-04 | 2004-09-28 | U.S. Monolithics, L.L.C. | Monolithic microwave integrated circuit with bondwire and landing zone bias |
US6828658B2 (en) * | 2002-05-09 | 2004-12-07 | M/A-Com, Inc. | Package for integrated circuit with internal matching |
US6903447B2 (en) * | 2002-05-09 | 2005-06-07 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for packaging an integrated circuit with internal matching |
JP4744786B2 (ja) * | 2003-04-23 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 高周波電力増幅モジュール |
GB2412515B (en) * | 2004-03-13 | 2007-08-08 | Filtronic Plc | A doherty amplifier |
US7133655B2 (en) * | 2004-03-23 | 2006-11-07 | Broadcom Corporation | Amplifiers and amplifying methods for use in telecommunications devices |
US7315730B2 (en) * | 2005-06-14 | 2008-01-01 | Motorola, Inc. | Architecture for a receiver front end having dual output low noise amplifier driving separate pre-selectors coupled to a transformer for single ended output |
EP2463905B1 (en) | 2010-12-10 | 2014-10-01 | Nxp B.V. | Packaged RF transistor with special supply voltage leads |
CN104716909A (zh) * | 2013-12-13 | 2015-06-17 | 中兴通讯股份有限公司 | 一种射频功放的供电方法及装置 |
US9356564B1 (en) * | 2014-03-27 | 2016-05-31 | Hrl Laboratories, Llc | Broadband linear amplifier architecture by combining two distributed amplifiers |
JP6273247B2 (ja) * | 2015-12-03 | 2018-01-31 | 株式会社東芝 | 高周波半導体増幅器 |
US10128365B2 (en) | 2016-03-17 | 2018-11-13 | Cree, Inc. | Bypassed gate transistors having improved stability |
CN116403982A (zh) * | 2017-05-05 | 2023-07-07 | 沃孚半导体公司 | 具有旁路栅极晶体管的高功率mmic器件 |
CN111801842B (zh) * | 2018-03-07 | 2022-03-22 | 住友电工光电子器件创新株式会社 | 半导体装置 |
US10483352B1 (en) | 2018-07-11 | 2019-11-19 | Cree, Inc. | High power transistor with interior-fed gate fingers |
US10763334B2 (en) | 2018-07-11 | 2020-09-01 | Cree, Inc. | Drain and/or gate interconnect and finger structure |
US10600746B2 (en) | 2018-07-19 | 2020-03-24 | Cree, Inc. | Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors |
US10770415B2 (en) | 2018-12-04 | 2020-09-08 | Cree, Inc. | Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation |
US11417746B2 (en) | 2019-04-24 | 2022-08-16 | Wolfspeed, Inc. | High power transistor with interior-fed fingers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4959873A (en) * | 1988-07-08 | 1990-09-25 | The Marconi Company Limited | Transmission line switch |
US5289139A (en) * | 1992-03-11 | 1994-02-22 | Space Systems/Loral | Push-push ring resonator oscillator |
US5550518A (en) * | 1995-06-12 | 1996-08-27 | Endgate Corporation | Miniature active conversion between microstrip and coplanar wave guide |
JP3159248B2 (ja) | 1997-10-06 | 2001-04-23 | 日本電気株式会社 | 高周波増幅装置 |
JP3087844B2 (ja) * | 1997-12-26 | 2000-09-11 | 日本電気株式会社 | 半導体移相器 |
-
2000
- 2000-09-29 JP JP2000299997A patent/JP3542116B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-21 US US09/956,926 patent/US6456125B1/en not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006510257A (ja) * | 2002-12-12 | 2006-03-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 利得および位相の動的調整によるアイソレータ無しの電力増幅器の直線性維持 |
JP2012070151A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 増幅器、送信器 |
JP2015517771A (ja) * | 2012-05-23 | 2015-06-22 | 中国▲電▼子科技集▲団▼公司第五十五研究所China Electronics Technology Group Corporation No.55 Research Institute | 直流信号とマイクロ波信号との交差配線の増幅回路 |
JP2015517772A (ja) * | 2012-05-23 | 2015-06-22 | 中国▲電▼子科技集▲団▼公司第五十五研究所China Electronics Technology Group Corporation No.55 Research Institute | 直流信号とマイクロ波信号との交差配線の増幅回路 |
JP2014197829A (ja) * | 2013-03-07 | 2014-10-16 | 株式会社東芝 | 電力増幅装置及び送信機 |
US9143103B2 (en) | 2013-03-07 | 2015-09-22 | Kabushiki Kaisha Toshiba | Power amplifying device and transmitter |
KR20170129457A (ko) * | 2016-05-17 | 2017-11-27 | (주)웨이비스 | 고주파 전력 증폭기 |
KR102584911B1 (ko) * | 2016-05-17 | 2023-10-05 | (주)웨이비스 | 고주파 전력 증폭기 |
JP2022091490A (ja) * | 2020-12-09 | 2022-06-21 | 住友電気工業株式会社 | 増幅装置 |
JP7494718B2 (ja) | 2020-12-09 | 2024-06-04 | 住友電気工業株式会社 | 増幅装置 |
Also Published As
Publication number | Publication date |
---|---|
US6456125B1 (en) | 2002-09-24 |
US20020039038A1 (en) | 2002-04-04 |
JP3542116B2 (ja) | 2004-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3542116B2 (ja) | 高周波回路 | |
US7800448B2 (en) | Doherty amplifier | |
US6483398B2 (en) | Directional coupler, high frequency circuit module and wireless communication system | |
US5955926A (en) | Power amplifier and chip carrier | |
JP5762690B2 (ja) | フィルタ及び送受信装置 | |
US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
EP1940017A2 (en) | An integrated circuit distributed oscillator | |
JPH11298295A (ja) | 不平衡−平衡変換器及びバランス形ミクサ | |
US7302249B1 (en) | High dynamic range mixer apparatus and balun therefor | |
US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
EP1252707B1 (en) | Multifunction high frequency integrated circuit structure | |
JP3668150B2 (ja) | バイアス回路 | |
JPH02288409A (ja) | 抵抗帰還型増幅器 | |
EP0176331A2 (en) | Power divider/combiner circuit | |
JP3438953B2 (ja) | バイアス回路 | |
JP2001053510A (ja) | 高周波回路 | |
US20210083633A1 (en) | Transmission line transformer and amplifying circuit | |
JPH11220344A (ja) | 高周波半導体装置 | |
JPH11154837A (ja) | 半導体装置、半導体集積回路および高周波処理回路 | |
JPH11204728A (ja) | 高周波半導体装置 | |
JP3667136B2 (ja) | 高周波電力増幅器モジュール | |
Hieda et al. | A compact Ku-band 5-bit MMIC phase shifter | |
JPH09162658A (ja) | 分布増幅器 | |
US20020140492A1 (en) | Matching circuit and semiconductor device | |
JP4425755B2 (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |