JP2002111414A - 高周波回路 - Google Patents

高周波回路

Info

Publication number
JP2002111414A
JP2002111414A JP2000299997A JP2000299997A JP2002111414A JP 2002111414 A JP2002111414 A JP 2002111414A JP 2000299997 A JP2000299997 A JP 2000299997A JP 2000299997 A JP2000299997 A JP 2000299997A JP 2002111414 A JP2002111414 A JP 2002111414A
Authority
JP
Japan
Prior art keywords
line
signal
bias
transistors
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000299997A
Other languages
English (en)
Other versions
JP3542116B2 (ja
Inventor
Shigemi Miyazawa
繁美 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP2000299997A priority Critical patent/JP3542116B2/ja
Priority to US09/956,926 priority patent/US6456125B1/en
Publication of JP2002111414A publication Critical patent/JP2002111414A/ja
Application granted granted Critical
Publication of JP3542116B2 publication Critical patent/JP3542116B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】チップ面積を狭くし、直流バイアス端子数を少
なくし、かつ、回路特性が悪化するのを防止する。 【解決手段】増幅回路２０Ａは、２つのトランジスタ２
３Ａ及び２３Ｂの出力が電力合成回路２７で並列接続さ
れ、トランジスタ２３Ａ及び２３Ｂの出力にそれぞれ信
号波長λに対するλ／４の長さのドレインバイアス線路
２９Ａ及び２９Ｂの一端が接続され、その他端にそれぞ
れ信号接地用のキャパシタ３０Ａ及び３０Ｂが接続され
るとともにバイアス供給線路３２Ａ及び３２Ｂの一端が
接続され、バイアス供給線路３２Ａ及び３２Ｂの他端間
にジャンパー３４が接続され、バイアス供給線路３２Ｂ
の一端がドレインバイアス入力端子ＤＢに接続されてい
る。ドレインバイアス線路２９Ａ、２９Ｂ及び電力合成
回路２７は、一方向に折り返した形状であり、バイアス
供給線路３２Ａ及び３２Ｂは該一方向と直角な方向の直
線である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のトランジス
タの出力が並列接続された高周波回路の、信号線路と独
立した線路によるバイアス供給改良に係り、特にマイク
ロ波やミリ波の信号を増幅したりＲＦ信号又はＩＦ信号
に局部発振波を混合したりする高周波回路に関する。
【０００２】
【従来の技術】図７は、携帯電話に対する基地局の送信
機１０を示す。
【０００３】ＩＦ（Intermediate Frequency）信号とＬ
Ｏ（Local Oscillator）信号とがミクサ１１に供給され
てＲＦ（Radio Frequency）信号が生成され、これが、
縦続接続された低雑音増幅器１２、高出力増幅器１３及
び１４で大信号に増幅されて、不図示のアンテナに供給
される。このような送信機１０の増幅器は、その電流駆
動能力を大きくする必要があるので、増幅用トランジス
タが並列接続されている。
【０００４】図８は、このような従来の増幅器２０Ｗを
示す。
【０００５】入力端子ＩＮに供給された高周波信号は、
キャパシタ２１及び電力分配回路２２を介して、並列接
続されたトランジスタ２３Ａ及び２３Ｂのゲートに均等
分配される。電力分配回路２２は、インピーダンス整合
回路を兼ねている。高周波信号がゲートバイアス入力端
子Ｇへ漏れないようにトランジスタ２３Ａ及び２３Ｂの
ゲートにバイアスを与えるために、ゲートバイアス入力
端子Ｇとトランジスタ２３Ａのゲートとの間に抵抗２４
が接続されている。ゲートバイアス入力端子Ｇとグラン
ドとの間には、バイアス調整用の抵抗２５が接続されて
いる。トランジスタ２３Ｂのゲートには、抵抗２４から
電力分配回路２２の線路を介してバイアスが供給され
る。抵抗２４は、大信号時にその一部が抵抗２４に流れ
てゲートバイアスが大きく変動しない程度の高い抵抗値
のものが使用される。トランジスタ２３Ａと２３Ｂのゲ
ート間に接続された抵抗２６は、トランジスタ２３Ａと
２３Ｂのゲートに供給される信号がアンバランスになっ
た場合に安定化させるためのものであり、数Ωのものが
用いられる。キャパシタ２１は、ゲートバイアスが入力
端子ＩＮ側へ漏れるのを阻止するためのものである。
【０００６】トランジスタ２３Ａ及び２３Ｂのドレイン
は、電力合成回路２７Ｗ及びキャパシタ２８を介して出
力端子ＯＵＴに接続されている。電力合成回路２７Ｗ
は、インピーダンス整合回路を兼ねている。トランジス
タ２３Ａと２３Ｂのドレインにバイアス電圧を印加する
ために、ドレインバイアス入力端子ＤＢと電力合成回路
２７Ｗの出力端との間にドレインバイアス線路２９ＷＢ
が接続され、その先端にキャパシタ３０Ｂが接続されて
いる。ドレインバイアス線路２９ＷＢは、信号波長λに
対しλ／４の長さである。キャパシタ３０Ｂは信号接地
用である。このようなドレインバイアス線路２９ＷＢと
キャパシタ３０Ｂとにより、電力合成回路２７Ｗとキャ
パシタ２８との間のノードＮ０から見たドレインバイア
ス線路２９ＷＢ側のインピーダンスは、理想的な場合、
無限大になり、信号がノードＮ０からドレインバイアス
線路２９ＷＢ側へ流れるのが阻止される。キャパシタ２
８は、ドレインバイアスが出力端子ＯＵＴ側に漏れるの
を阻止するためのものである。
【０００７】高周波増幅器２０Ｗを高出力にするために
は、トランジスタ２３Ａ及び２３Ｂに大きなドイレン電
流を流す必要がある。高周波増幅器２０ＷをＭＭＩＣ
（モノリシックマイクロ波集積回路）で構成すると、線
路の金属膜厚が薄くてそのシート抵抗が比較的大きいの
で、抵抗成分による電圧降下が小さくなるように線路幅
を広くする必要がある。ドレインバイアス線路２９ＷＢ
にはトランジスタ２個分のドレイン電流が流れるので、
その幅を広くする必要がある。また、ドレイン電流は電
力合成回路２７Ｗを流れるので、この幅も広くしなけれ
ばならない。
【０００８】しかし、電力合成回路２７Ｗを整合回路と
して機能させる必要があるので、その線路幅が制限され
る。また、ノードＮ０から見たドレインバイアス線路２
９ＷＢ側のインピーダンスは実際には有限であり、ノー
ドＮ０からドレインバイアス線路２９ＷＢ側に漏れる高
周波信号は、このインピーダンスと、ドレインバイアス
線路２９ＷＢを取り除いた状態のノードＮ０でのインピ
ーダンスとの比に比例する。このため、ノードＮ０の位
置は、インピーダンスが比較的小さいトランジスタ２３
Ａ及び２３Ｂのドレイン電極に近い方が好ましい。換言
すれば、ノードＮ０がトランジスタ２３Ａ及び２３Ｂの
ドレイン電極から離れているので、ノードＮ０からドレ
インバイアス線路２９ＷＢ側へ信号が漏れる。
【０００９】このような問題を解決するためには、図９
に示すようにトランジスタ２３Ａ及び２３Ｂのドイレン
電極の近くにそれぞれドレインバイアス線路２９Ａ及び
２９Ｂの一端を接続すればよい。ドレインバイアス線路
２９Ａの他端は、一方ではドレインバイアス入力端子Ｄ
Ａに接続され、他方ではキャパシタ３０Ａを介して接地
されている。同様に、ドレインバイアス線路２９Ｂの他
端は、一方ではドレインバイアス入力端子ＤＢに接続さ
れ、他方ではキャパシタ３０Ｂを介して接地されてい
る。
【００１０】この構成では、電力合成回路２７にドイレ
ンバイアス電流が流れないので、電力合成回路２７が整
合回路として充分機能するようにその幅を自由に設計す
ることができる。また、ドレインバイアス線路２９Ａ及
び２９Ｂのいずれにもトランジスタ１個分のドレイン電
流を流せばいよいので、これらの線路幅を図８の２９の
それの半分にすることができる。さらに、ノードＮＡ及
びＮＢからそれぞれドレインバイアス線路２９Ａ及び２
９Ｂ側に漏れる信号を低減することができる。
【００１１】しかしながら、ドレインバイアス入力端子
ＤＡ及びＤＢを回路の両側に備える必要があるので、図
７に示すように複数の増幅器を縦続接続する場合、増幅
器間のドレインバイアス線路の引回しが複雑になる。
【００１２】この問題を解決するために、図１０に示す
如くドレインバイアス入力端子ＤＢからのみバイアスを
供給すると、電力合成回路２７Ｗを通ってトランジスタ
２３Ａにドレイン電流が流れるので、電力合成回路２７
Ｗの線路幅を広くする必要があり、電力合成回路２７Ｗ
が整合回路として充分機能するようにその幅を自由に設
計することができない。また、ドレインバイアス線路２
９ＷＢにはトランジスタ２個分のドレイン電流を流す必
要があり、一方、トランジスタ２３Ａのドレイン負荷を
トランジスタ２３Ｂのそれに等しくする必要があるの
で、ドレインバイアス線路２９ＷＡ及び２９ＷＢの線路
幅を図９のドレインバイアス線路２９Ａ及び２９Ｂのそ
れの２倍にしなければならず、チップ面積が増大する。
【００１３】図１１は、図１０の回路をＭＭＩＣで構成
した場合のレイアウトを示す。
【００１４】図１１の構成全体がＩＣパッケージに封入
される。外枠ＦＲは絶縁体であり、この上に配置された
ゲートバイアス入力端子Ｇ、ドレインバイアス入力端子
ＤＡ及びＤＢはインナーリードである。外枠ＦＲの内側
にはＭＭＩＣチップ並びに図１０に不図示のドレインバ
イアス電圧安定化用マイクロチップコンデンサ３１Ａ及
び３１Ｂが配置されている。
【００１５】ＭＭＩＣチップ上の入出力パッドとＭＭＩ
Ｃチップ外の電極との間は、ボンディングワイヤで接続
されている。すなわち、ボンディングワイヤにより、マ
イクロチップコンデンサ３１Ａの一方の電極（上面）は
ドレインバイアス線路２９ＷＡ及びドレインバイアス入
力端子ＤＡに接続され、マイクロチップコンデンサ３１
Ｂの一方の電極はドレインバイアス線路２９ＷＢ及びド
レインバイアス入力端子ＤＢに接続され、抵抗２４に接
続されたパッドがゲートバイアス入力端子Ｇに接続され
ている。マイクロチップコンデンサ３１Ａ及び３１Ｂの
他方（下面）の電極は接地されている。
【００１６】ＭＭＩＣチップ上において、抵抗はＴＦ
（薄膜）抵抗であり、キャパシタはＭＩＭ（金属／絶縁
体／金属）キャパシタであり、線路はマイクロストリッ
プ線路である。電力分配回路２２は、線路２２１及び２
２２と、キャパシタ２２３、２２４及び２２５とで構成
されている。電力合成回路２７は、線路２７１Ｗ及び２
７２Ｗと、キャパシタ２７３及び２７４とで構成されて
いる。図１１中のビアホールＨ１１〜Ｈ１９及びＨＡ〜
ＨＣは、表面の電極を裏面のグランドプレーンに接続す
るためのものである。トランジスタ２３Ａ及び２３Ｂは
いずれも、１つのトランジスタで構成した場合よりも回
路特性が向上する（インピーダンス変換比がより小さく
なる。ゲート間の入力信号位相差がより小さくなる。）
ように２つのトランジスタを並列接続したものである。
【００１７】ゲートバイアス抵抗２４は、図１０と異な
り電力分配回路２２の入力側線路に接続されているが、
どちら側でも問題はない。
【００１８】上述のように、ドレインバイアス線路２９
ＷＡ、２９ＷＢ及び電力合成回路２７Ｗの線路２７１Ｗ
及び２７２Ｗの幅が広いので、チップ面積が広くなる原
因となっている。
【００１９】線路２７１Ｗ及び２７２Ｗにドレインバイ
アス電流を流す必要がないようにするためには、図１２
の高周波増幅器２０Ｚのようにすればよい。
【００２０】この高周波増幅器２０Ｚでは、ドレインバ
イアス線路２９ＷＡと２９ＷＢとの間にドレインバイア
ス線路２９Ｃ及び２９Ｄが接続され、ドレインバイアス
線路２９Ｃと２９Ｄとの間のノードが信号接地用キャパ
シタ３０Ｃを介し接地されている。ドレインバイアス線
路２９Ｃ及び２９Ｄの長さは、ドレインバイアス線路２
９ＷＡ及び２９ＷＢと同様にλ／４である。信号につい
ては、ノードＮＡから見たドレインバイアス線路２９Ｃ
側及びノードＮＢから見たドレインバイアス線路２９Ｄ
側はいずれも、理想的な場合、インピーダンスが無限大
であり、信号漏れが阻止される。ドレインバイアス線路
２９Ｃ及び２９Ｄにはトランジスタ１個分のドレイン電
流が流れるので、その幅はドレインバイアス線路２９Ｗ
Ｂの半分でよい。
【００２１】しかし、ドレインバイアス線路の全長が図
１０のそれの２倍であり、かつ、ドレインバイアス線路
２９ＷＡ及び２９ＷＢの幅が図１０と同じく広いので、
チップ面積が広くなる。
【００２２】
【発明が解決しようとする課題】本発明の目的は、上記
問題点に鑑み、チップ面積を狭くし、直流バイアス端子
数を少なくし、かつ、回路特性が悪化するのを防止する
ことができる高周波回路を提供することにある。
【００２３】
【課題を解決するための手段及びその作用効果】本発明
による高周波回路の一態様では、複数のトランジスタの
出力が信号合成線路で並列接続され、各トランジスタの
出力に信号通過阻止線路の一端が接続され、各信号通過
阻止線路の他端にバイアス供給線路が接続されている。
この高周波回路は、例えば増幅回路又はバランス型ミク
サなどである。
【００２４】この高周波回路によれば、バイアス供給線
路に外部からバイアスを供給すれば各トランジスタの出
力にバイアスが供給されるので、回路の一方側のみの端
子からバイアスを供給すればよく、高周波回路が複数段
接続されていても外部からバイアスを供給する配線が簡
単になる。
【００２５】また、各信号通過阻止線路の他端にバイア
ス供給線路を接続しても、信号合成線路に流れるバイア
スで足りない分をバイアス供給線路で流せばよく、ま
た、バイアス供給線路の主要部は直線でよいので、高周
波回路の両側からトランジスタの出力にバイアスを供給
する構成よりもチップ面積が少し広くなるだけである。
換言すれば、高周波回路の一方側からトランジスタの出
力にバイアスを供給する従来構成よりも、信号合成線路
及び信号通過阻止線路の幅を狭くすることができるの
で、チップ面積を狭くすることが可能である。
【００２６】さらに、バイアス供給線路を備えているの
で信号合成線路に所望のバイアス電流を流す必要がな
く、信号合成線路の設計が制限されない。このため、こ
れが制限される場合よりも回路の特性が向上する。
【００２７】また、バイアス入力端子はバイアス供給線
路のどの位置に接続してもよいので、その自由度が増
す。
【００２８】上記構成において、上記信号通過阻止線路
が第１方向に折り返され、上記バイアス供給線路が該第
１方向と直角な第２方向の直線部を主に有するようにす
れば、バイアス供給線路をより短くすることができるの
で、その幅を狭くしてチップ面積をより狭くすることが
可能である。
【００２９】上記構成において、上記信号合成線路も該
第１方向に折り返されていれば、バイアス供給線路をさ
らに短くすることができるので、その幅を狭くしてチッ
プ面積をさらに狭くすることが可能である。
【００３０】本発明の他の目的、構成及び効果は以下の
説明から明らかになる。
【００３１】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図中、同一又は類似の構成要素には
同一又は類似の符号を付している。図中のトランジスタ
はＭＥＳＦＥＴであるが、高周波回路に適したものであ
ればよく、ＭＯＳＦＥＴや、バイポーラトランジスタで
あるＨＢＴ又はＨＥＭＴなどであってもよい。
【００３２】［第１実施形態］図１は、本発明の第１実
施形態の高周波増幅器２０Ａを示す。
【００３３】この高周波増幅器２０Ａでは、図９の高周
波増幅器２０Ｘにさらに、ドレインバイアス線路２９Ａ
及び２９Ｂの先端にそれぞれバイアス供給線路３２Ａ及
び３２Ｂの一端が接続され、バイアス供給線路３２Ｂの
一端がドレインバイアス入力端子ＤＢに接続され、バイ
アス供給線路３２Ａと３２Ｂの他端間にジャンパー３４
が接続されている。このジャンパー３４は、キャパシタ
２８と出力端子ＯＵＴとの間の線路３３と離間して交差
している。ジャンパー３４は、ボンディングワイヤ、多
層配線又はエアブリッジなどで形成される。バイアス供
給線路３２Ａ及び３２Ｂには信号が殆ど流れないので、
これらを電流容量に応じた任意の形状にすることができ
る。
【００３４】本第１実施形態によれば、図９においてド
レインバイアス線路２９Ａ、２９Ｂ及び電力合成回路２
７の形状を変えずに、バイアス供給線路３２Ａ、３２Ｂ
及びジャンパー３４を追加することにより、図９のドレ
インバイアス入力端子ＤＡを省略することができる。
【００３５】また、高周波増幅器２０Ａのチップ面積
は、バイアス供給線路３２Ａ、３２Ｂ及びジャンパー３
４を追加した分だけ図９の高周波増幅器２０Ｘよりも僅
か広くなるだけである。その理由は、次の通りである。
【００３６】（１）信号阻止線路としてのドレインバイ
アス線路２９Ａ、２９Ｂ及び信号合成線路としての電力
合成回路２７は、例えば図１１に示す如く、専有面積を
狭くするために一方向に折り返した形状となっているの
で、該一方向と直角な方向の長さは比較的短い。
【００３７】（２）バイアス供給線路３２Ａ及び３２Ｂ
はできるだけ短くしたほうが好ましいので、該一方向と
直角な方向の直線になっている。
【００３８】（３）電力合成回路２７にドレインバイア
スを流す必要はないが、その一部が電力合成回路２７に
流れても問題はなく、実際には流れるので、電力合成回
路２７で足りない分をバイアス供給線路３２Ａ、３２Ｂ
及びジャンパー３４で流せばよい。
【００３９】上記（１）と（２）とから、バイアス供給
線路３２Ａと３２Ｂの長さの合計は、ドレインバイアス
線路２９Ａのそれと同程度か少し長い程度である。この
ことと、上記（３）とから、バイアス供給線路３２Ａと
３２Ｂの幅は、ドレインバイアス線路２９Ａと同程度か
少し広めであれば充分である。
【００４０】高周波増幅器２０Ａのチップ面積は、図８
の高周波増幅器２０Ｗ、図１０の高周波増幅器２０Ｙ及
び図１２の高周波増幅器２０Ｚよりも狭くすることがで
きる。これは、図１１から容易に理解することができ
る。すなわち、図１１に示すようにドレインバイアス線
路２９ＷＡ、２９ＷＢ及び線路２７１Ｗ及び２７２Ｗの
幅がチップ面積に大きく影響するが、図１の場合、これ
に対応した線路幅を図１１のそれの約半分にすることが
でき、また、上記のようにバイアス供給線路３２Ａ及び
３２Ｂが直線であり且つその幅がドレインバイアス線路
２９Ａと同程度か少し広い程度であるからである。
【００４１】さらに、電力合成回路２７にドレインバイ
アス電流を流す必要がないので、整合回路として機能す
る電力合成回路２７の設計が制限されず、これが制限さ
れる図８及び図１０の回路よりも高周波特性が優れてい
る。
【００４２】また、電力合成回路２７にドレインバイア
ス電流を流す必要がないので、電力合成回路２７におい
て、整合回路素子としてのキャパシタを線路に直列に挿
入することもできるので、電力合成回路２７の設計の自
由度が増す。
【００４３】また、ドレインバイアス入力端子ＤＢはバ
イアス供給線路３２Ａ及び３２Ｂのどの位置に接続して
もよいので、その自由度が増す。
【００４４】［第２実施形態］図２は、本発明の第２実
施形態の高周波増幅器２０Ｂのレイアウトを示す。
【００４５】この高周波増幅器２０Ｂでは、図１のバイ
アス供給線路３２Ａと３２Ｂとが１つのバイアス供給線
路３２で形成され、キャパシタ２８の一方の電極に接続
されたパッドＰ１と、ＭＭＩＣチップの外側のインナー
リードである出力端子ＯＵＴとの間がボンディングワイ
ヤで接続されている。
【００４６】配線抵抗を小さくするためにドレインバイ
アス入力端子ＤＢを２個備えているが、これらがＭＭＩ
Ｃチップに対し一方側に配置されているので、図９の場
合のように外部配線を複雑に引き回す必要がない。
【００４７】また、ゲートバイアス抵抗２４は、電力分
配回路２２の入力側線路に接続されている。マイクロチ
ップコンデンサ３１Ａ及び３１Ｂは、図１１について説
明したものであり、図１１と異なる点は、バイアス供給
線路３２がドレインバイアス安定化用マイクロチップコ
ンデンサ３１Ａの一方の電極及びボンディングワイヤを
介してドレインバイアス線路２９Ａに接続されている点
である。すなわち、マイクロチップコンデンサ３１Ａの
一方の電極とバイアス供給線路３２及びドレインバイア
ス線路２９Ａの一端との間がボンディングワイヤで接続
されている。
【００４８】他の点は図１の回路と同一である。
【００４９】上述のように、電力合成回路２７の線路２
７１、２７２及びドレインバイアス線路２９Ａ、２９Ｂ
の幅が図１１のそれの半分程度であり、かつ、バイアス
供給線路３２が直線でその幅がドレインバイアス線路２
９Ａより少し広い程度で充分であるので、ＭＭＩＣのチ
ップ面積を図１１の場合よりも狭くすることができる。
【００５０】［第３実施形態］上記実施形態ではトラン
ジスタが２個並列接続された場合を説明したが、本発明
はさらに多数のトランジスタが並列接続された場合にも
適用することができる。
【００５１】図３は、本発明の第３実施形態の高周波増
幅器２０Ｃを示す。
【００５２】この高周波増幅器２０Ｃでは、４個のトラ
ンジスタ２３Ａ１、２３Ａ２、２３Ｂ１及び２３Ｂ２が
並列接続され、出力端子ＯＵＴに流れる信号電流が図１
のそれの約２倍となる。電力分配回路２２は、電力分配
回路２２Ａと２２Ｂとに信号電力を均等分配し、電力分
配回路２２Ａはトランジスタ２３Ａ１と２３Ａ２のゲー
トに信号電力を均等分配し、電力分配回路２２Ｂはトラ
ンジスタ２３Ｂ１と２３Ｂ２のゲートに信号電力を均等
分配する。
【００５３】トランジスタ２３Ａ１と２３Ａ２のドレイ
ンに流れる信号は、電力合成回路２７Ａで合成され、ト
ランジスタ２３Ｂ１と２３Ｂ２のドレインに流れる信号
は、電力合成回路２７Ｂで合成され、電力合成回路２７
Ａと２７Ｂの出力が電力合成回路２７で合成される。ト
ランジスタ２３Ａ１、２３Ａ２、２３Ｂ１及び２３Ｂ２
のドレインにはそれぞれ、信号波長λに対するλ／４の
長さのドレインバイアス線路２９Ａ１、２９Ａ２、２９
Ｂ１及び２９Ｂ２の一端が接続され、これらの他端には
それぞれ信号接地用のキャパシタ３０Ａ１、３０Ａ２、
３０Ｂ１及び３０Ｂ２が接続されている。ドレインバイ
アス線路２９Ａ１と２９Ａ２の他端間はバイアス供給線
路３２Ａで接続され、ドレインバイアス線路２９Ｂ１と
２９Ｂ２の他端間はバイアス供給線路３２Ｂで接続され
ている。バイアス供給線路３２Ａと３２Ｂとの間はジャ
ンパー３４で接続されている。バイアス供給線路３２Ｂ
の一端はドレインバイアス入力端子ＤＢに接続されてい
る。
【００５４】電力合成回路２７Ａ、２７Ｂ及び２７にド
レインバイアス電流を流す必要がない。このため、ドレ
インバイアス線路２９Ａ１、２９Ａ２、２９Ｂ１及び２
９Ｂ２の幅は、トランジスタ１個分のドレインバイアス
電流を流すのに必要な幅であればよい。また、バイアス
供給線路３２Ａ及び３２Ｂは直線でよい。このようなこ
とから、本第３実施形態についても上記第１実施形態と
同様の効果が得られる。
【００５５】［第４実施形態］上記実施形態ではトラン
ジスタが並列接続された場合を説明したが、本発明は並
列接続されたトランジスタを含めばよく、さらに直列接
続されたトランジスタを含む場合にも適用することがで
きる。
【００５６】図４は、本発明の第４実施形態の高周波増
幅器２０Ｄを示す。
【００５７】この高周波増幅器２０Ｄでは、トランジス
タ２３Ｐとトランジスタ２３Ａとがキャパシタ２８Ａ及
び段間整合回路３６Ａを介して縦続接続され、トランジ
スタ２３Ｑとトランジスタ２３Ｂとがキャパシタ２８Ｂ
及び段間整合回路３６Ｂを介して縦続接続され、これら
縦続接続回路が入力側の電力分配回路２２と出力側の電
力合成回路２７とで並列に接続されている。トランジス
タ２３Ｐのドレインとグランドとの間には、トランジス
タ２３Ａの場合と同様にドレインバイアス線路２９Ｐと
キャパシタ３０Ｐとが直列接続されている。同様に、ト
ランジスタ２３Ｑのドレインとグランドとの間には、ト
ランジスタ２３Ｂの場合と同様にドレインバイアス線路
２９Ｑとキャパシタ３０Ｑとが直列接続されている。
【００５８】ドレインバイアス線路２９Ｐと２９Ａとの
先端間がバイアス供給線路３７Ａで接続され、ドレイン
バイアス線路２９Ｑと２９Ｂとの先端間がバイアス供給
線路３７Ｂで接続されている点については、特開平１１
−１１２２５０号公報と同じである。本第４実施形態の
特徴は図１と同様に、ドレインバイアス線路２９Ａの先
端とドレインバイアス線路２９Ｂの先端との間がさらに
バイアス供給線路３２Ａ、３２Ｂ及びジャンパー３４で
接続されている点である。
【００５９】バイアス供給線路３２Ａ、３２Ｂ及びジャ
ンパー３４が接続されていない場合には、ドレインバイ
アス線路２９Ｂにはトランジスタ３個分、電力合成回路
２７にはトランジスタ２個分のドレインバイアス電流を
流す必要があり、かつ、トランジスタ２３Ａと２３Ｂの
ドレイン負荷を同じにする必要があるので、これらの線
路幅が広くなる。
【００６０】これに対し、本第４実施形態では、直線の
バイアス供給線路３２Ａ及び３２Ｂとジャンパー３４と
を備えることにより、電力合成回路２７にドレインバイ
アス電流を流す必要が無くなり、ドレインバイアス線路
２９Ａ及び２９Ｂはトランジスタ１個分のドレインバイ
アス電流を流すのに必要な幅を有すればよいので、上記
第１実施形態で述べた効果と同じ効果が得られる。
【００６１】［第５実施形態］図５は、本発明の第５実
施形態の高周波増幅器２０Ｅを示す。
【００６２】この高周波増幅器２０Ｅでは、図４のバイ
アス供給線路３７Ａ及び３７Ｂ並びにキャパシタ３０Ｐ
及び３０Ｑが省略され、ドレインバイアス線路２９Ｐと
２９Ａの先端が接近して共通のキャパシタ３０Ａに接続
され、ドレインバイアス線路２９Ｑと２９Ｂの先端が接
近して共通のキャパシタ３０Ｂに接続されている。
【００６３】他の点は、図４と同一である。
【００６４】［第６実施形態］上記実施形態では本発明
を増幅回路に適用した場合を説明したが、本発明は並列
接続されたトランジスタを有する各種高周波回路に適用
することができる。
【００６５】図６は、本発明の第６実施形態のバランス
型ミクサ４０を示す。
【００６６】バランス型ミクサ４０では、トランス４１
の１次側コイル４１１の一端及び他端がそれぞれ入力端
子ＩＮ及びグランドに接続され、トランス４１の２次側
コイル４１２の一端及び他端がそれぞれトランジスタ２
３Ａ及び２３Ｂのゲートに接続されている。２次側コイ
ル４１２の中間タップは、直接、ＬＯ入力端子ＬＯＩＮ
に接続されると共に、抵抗４２を介してゲートバイアス
入力端子Ｇに接続されている。ゲートバイアス入力端子
Ｇには、トランジスタ２３Ａ及び２３Ｂが半波整流する
するようなバイアス電圧が印加される。トランジスタ２
３Ａと２３Ｂのソースは共にグランドに接続されてい
る。これにより、トランジスタ２３Ａ及び２３Ｂには互
いに逆相の信号が供給される。トランジスタ２３Ａ及び
２３Ｂのドレインはそれぞれローパスフィルタ４３Ａ及
び４３Ｂを介して、信号合成線路としてのトランス４４
の１次側コイル４４１の一端及び他端に接続されてい
る。ＬＯ入力端子ＬＯＩＮから供給されたＬＯ信号はト
ランジスタ２３Ａと２３Ｂとで同相になる。ローパスフ
ィルタ４３Ａ及び４３Ｂは、入力端子ＩＮに供給された
ＲＦ（Radio Frequency）信号の周波数とＬＯ入力端子
ＬＯＩＮに供給されたＬＯ（Local Oscillator）信号の
周波数との差の周波数のＩＦ信号を通す。これにより、
トランス４４の２次側コイル４４２の一端に接続された
出力端子ＯＵＴからＩＦ（Intermediat Frequency）信
号が出力される。
【００６７】並列接続されたトランジスタ２３Ａと２３
Ｂにドレインバイアスを供給する回路は、図１のそれと
同一であり、本第６実施形態によっても上記第１実施形
態で述べた効果と同じ効果が得られる。
【００６８】なお、本発明には外にも種々の変形例が含
まれる。
【００６９】例えば、本発明は複数のトランジスタの出
力が並列接続された各種回路に適用可能であり、図６に
おいて、ローパスフィルタ４３Ａ及び４３Ｂの替わりに
ハイパスフィルタを用い、入力端子ＩＮにＩＦ信号を供
給して出力端子ＯＵＴからＲＦ信号を得るミクサにも本
発明を適用できる。
【００７０】また、図２において、３１Ａを省略し、３
２の一端と２９Ａの先端との間をボンディングワイヤ又
は線路で接続した構成であってもよい。
【００７１】さらに、信号通過阻止線路はインダクタで
あってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の高周波増幅器を示す回
路図である。
【図２】本発明の第２実施形態の高周波増幅器のレイア
ウト図である。
【図３】本発明の第３実施形態の高周波増幅器を示す回
路図である。
【図４】本発明の第４実施形態の高周波増幅器を示す回
路図である。
【図５】本発明の第５実施形態の高周波増幅器を示す回
路図である。
【図６】本発明の第６実施形態のバランス型ミクサを示
す回路図である。
【図７】携帯電話に対する基地局の送信機を示すブロッ
ク図である。
【図８】従来の高周波増幅器を示す回路図である。
【図９】従来の他の高周波増幅器を示す回路図である。
【図１０】従来の他の高周波増幅器を示す回路図であ
る。
【図１１】図１０の回路をＭＭＩＣで構成した場合のレ
イアウト図である。
【図１２】従来のさらに他の高周波増幅器を示す回路図
である。
【符号の説明】
２０Ａ〜２０Ｅ、２０Ｗ〜２０Ｚ 高周波増幅器 ２１、２８、２８Ａ、２８Ｂ、３０Ａ、３０Ｂ、３０Ａ
１、３０Ａ２、３０Ｂ１、３０Ｂ２、３０Ｐ、３０Ｑ
キャパシタ ２４〜２６ 抵抗 ２３Ａ、２３Ａ１、２３Ａ２、２３Ｂ、２３Ｂ１、２３
Ｂ２、２３Ｐ、２３Ｑトランジスタ ２２、２２Ａ、２２Ｂ 電力分配回路 ２７、２７Ａ、２７Ｂ、２７Ｗ 電力合成回路 ２９Ａ、２９Ｂ、２９ＷＡ、２９ＷＢ、２９Ａ１、２９
Ａ２、２９Ｂ１、２９Ｂ２、２９Ｐ、２９Ｑ ドレイン
バイアス線路 ３２、３２Ａ、３２Ｂ、３７Ａ、３７Ｂ バイアス供給
線路 ３１Ａ、３１Ｂ マイクロチップコンデンサ ３４ ジャンパー ４０ バランス型ミクサ ４１、４４ トランス ４３Ａ、４３Ｂ ローパスフィルタ Ｇ ゲートバイアス入力端子 ＤＡ、ＤＢ ドレインバイアス入力端子
【手続補正書】
【提出日】平成１３年９月１３日（２００１．９．１
３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】図１１の構成全体がＩＣパッケージに封入
される。外枠ＦＲは絶縁体であり、この上に配置された
ゲートバイアス入力端子Ｇ及びドレインバイアス入力端
子ＤＢはインナーリードである。外枠ＦＲの内側にはＭ
ＭＩＣチップ並びに図１０に不図示のドレインバイアス
電圧安定化用マイクロチップコンデンサ３１Ａ及び３１
Ｂが配置されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】ＭＭＩＣチップ上の入出力パッドとＭＭＩ
Ｃチップ外の電極との間は、ボンディングワイヤで接続
されている。すなわち、ボンディングワイヤにより、マ
イクロチップコンデンサ３１Ａの一方の電極（上面）は
ドレインバイアス線路２９ＷＡに接続され、マイクロチ
ップコンデンサ３１Ｂの一方の電極はドレインバイアス
線路２９ＷＢ及びドレインバイアス入力端子ＤＢに接続
され、抵抗２４に接続されたパッドがゲートバイアス入
力端子Ｇに接続されている。マイクロチップコンデンサ
３１Ａ及び３１Ｂの他方（下面）の電極は接地されてい
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】ＭＭＩＣチップ上において、抵抗はＴＦ
（薄膜）抵抗であり、キャパシタはＭＩＭ（金属／絶縁
体／金属）キャパシタであり、線路はマイクロストリッ
プ線路である。電力分配回路２２は、線路２２１及び２
２２と、キャパシタ２２３、２２４及び２２５とで構成
されている。電力合成回路２７は、線路２７１Ｗ及び２
７２Ｗと、キャパシタ２７３及び２７４とで構成されて
いる。図１１中のビアホールＨ１〜Ｈ９及びＨＡ〜ＨＣ
は、表面の電極を裏面のグランドプレーンに接続するた
めのものである。トランジスタ２３Ａ及び２３Ｂはいず
れも、１つのトランジスタで構成した場合よりも回路特
性が向上する（インピーダンス変換比がより小さくな
る。ゲート間の入力信号位相差がより小さくなる。）よ
うに２つのトランジスタを並列接続したものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正内容】
【００６６】バランス型ミクサ４０では、トランス４１
の１次側コイル４１１の一端及び他端がそれぞれ入力端
子ＩＮ及びグランドに接続され、トランス４１の２次側
コイル４１２の一端及び他端がそれぞれトランジスタ２
３Ａ及び２３Ｂのゲートに接続されている。２次側コイ
ル４１２の中間タップは、直接、ＬＯ入力端子ＬＯＩＮ
に接続されると共に、抵抗４２を介してゲートバイアス
入力端子Ｇに接続されている。ゲートバイアス入力端子
Ｇには、トランジスタ２３Ａ及び２３Ｂが半波整流する
するようなバイアス電圧が印加される。トランジスタ２
３Ａと２３Ｂのソースは共にグランドに接続されてい
る。これにより、入力端子ＩＮからの信号はトランジス
タ２３Ａ及び２３Ｂで互いに逆相の信号になる。トラン
ジスタ２３Ａ及び２３Ｂのドレインはそれぞれローパス
フィルタ４３Ａ及び４３Ｂを介して、信号合成線路とし
てのトランス４４の１次側コイル４４１の一端及び他端
に接続されている。ＬＯ入力端子ＬＯＩＮから供給され
たＬＯ信号はトランジスタ２３Ａと２３Ｂとで同相にな
る。ローパスフィルタ４３Ａ及び４３Ｂは、入力端子Ｉ
Ｎに供給されたＲＦ（Radio Frequency）信号の周波数
とＬＯ入力端子ＬＯＩＮに供給されたＬＯ（Local Osci
llator）信号の周波数との差の周波数のＩＦ信号を通
す。これにより、トランス４４の２次側コイル４４２の
一端に接続された出力端子ＯＵＴからＩＦ（Intermedia
t Frequency）信号が出力される。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J067 AA01 AA04 AA21 AA41 CA92 FA14 FA16 HA06 HA10 HA11 HA12 HA25 HA29 HA35 HA37 KA00 KA12 KA29 KA41 KA42 KA46 KA68 KS01 KS11 LS12 MA19 QA04 QS04 SA14 TA01 5J069 AA01 AA04 AA21 AA41 CA92 FA14 FA16 HA06 HA10 HA11 HA12 HA25 HA29 HA35 HA37 KA00 KA12 KA29 KA41 KA42 KA46 KA68 KC03 KC06 KC07 MA19 QA04 SA14 TA01 5J091 AA01 AA04 AA21 AA41 CA92 FA14 FA16 HA06 HA10 HA11 HA12 HA25 HA29 HA35 HA37 KA00 KA12 KA29 KA41 KA42 KA46 KA68 MA19 QA04 SA14 TA01 UW08 5J092 AA01 AA04 AA21 AA41 CA92 FA14 FA16 HA06 HA10 HA11 HA12 HA25 HA29 HA35 HA37 KA00 KA12 KA29 KA41 KA42 KA46 KA68 MA19 QA04 SA14 TA01 VL08

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 複数のトランジスタと、 該複数のトランジスタの出力を並列接続する信号合成線
    路と、 各トランジスタについて備えられ、一端が該トランジス
    タの該出力に接続された信号通過阻止線路と、 各信号通過阻止線路の他端に接続されたバイアス供給線
    路と、 を有することを特徴とする高周波回路。
  2. 【請求項２】 上記信号通過阻止線路は第１方向に折り
    返されており、 上記バイアス供給線路は該第１方向と直角な第２方向の
    直線部を主に有することを特徴とする請求項１記載の高
    周波回路。
  3. 【請求項３】 上記信号合成線路は上記第１方向に折り
    返されていることを特徴とする請求項２記載の高周波回
    路。
  4. 【請求項４】 上記信号合成線路は、中間部に上記第１
    方向へ延設された出力線路を有し、 上記バイアス供給線路は、 該出力線路の一方側及び他方側にそれぞれ形成された第
    １及び第２線路と、 該第１線路と該第２線路の間に、該出力線路と離間して
    交差するように接続されたジャンパーと、 を有することを特徴とする請求項３記載の高周波回路。
  5. 【請求項５】 上記信号合成線路は、中間部に上記第１
    方向へ延設された出力線路を有し、 信号出力端子と、 該出力線路の先端部と該出力端子との間に接続されたジ
    ャンパーと、 をさらに有し、該ジャンパーが上記バイアス供給線路と
    離間して交差していることを特徴とする請求項３記載の
    高周波回路。
  6. 【請求項６】 上記バイアス供給線路に接続されたバイ
    アス入力端子を有することを特徴とする請求項３記載の
    高周波回路。
  7. 【請求項７】 上記信号通過阻止線路は信号の波長λに
    対し略λ／４の長さであり、該信号通過阻止線路の他端
    にさらに信号接地用キャパシタが接続されていることを
    特徴とする請求項３記載の高周波回路。
  8. 【請求項８】 上記高周波回路は増幅回路であり、 入力信号を上記複数のトランジスタの制御入力端に分配
    する電力分配回路をさらに有することを特徴とする請求
    項３記載の高周波回路。
  9. 【請求項９】 上記高周波回路はバランス型ミクサであ
    り、上記複数のトランジスタは第１及び第２トランジス
    タであり、 入力信号が供給される１次側コイルと一端及び他端がそ
    れぞれ該第１及び第２トランジスタの制御入力端に接続
    されたトランスと、 該第１トランジスタの出力端と上記信号合成線路の一端
    との間及び該第２トランジスタの出力端と該信号合成線
    路の他端との間にそれぞれ接続され所望周波数の信号を
    通過させる第１及び第２フィルターと、 をさらに有することを特徴とする請求項３記載の高周波
    回路。
  10. 【請求項１０】 複数のトランジスタと、 該複数のトランジスタの出力を並列接続する信号合成線
    路と、 各トランジスタについて備えられ、一端が該トランジス
    タの該出力に接続された信号通過阻止線路と、 各信号通過阻止線路の他端に接続されたバイアス供給線
    路と、 が半導体基板上に形成されていることを特徴とする高周
    波半導体装置。
  11. 【請求項１１】 上記バイアス供給線路に接続されたバ
    イアス電圧安定化用キャパシタと、 該バイアス電圧安定化用キャパシタに接続されたバイア
    ス入力端子と、 をさらに有することを特徴とする請求項１０記載の高周
    波半導体装置。
JP2000299997A 2000-09-29 2000-09-29 高周波回路 Expired - Fee Related JP3542116B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000299997A JP3542116B2 (ja) 2000-09-29 2000-09-29 高周波回路
US09/956,926 US6456125B1 (en) 2000-09-29 2001-09-21 Distributed high frequency circuit equipped with bias bypass line to reduce chip area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000299997A JP3542116B2 (ja) 2000-09-29 2000-09-29 高周波回路

Publications (2)

Publication Number Publication Date
JP2002111414A true JP2002111414A (ja) 2002-04-12
JP3542116B2 JP3542116B2 (ja) 2004-07-14

Family

ID=18781730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000299997A Expired - Fee Related JP3542116B2 (ja) 2000-09-29 2000-09-29 高周波回路

Country Status (2)

Country Link
US (1) US6456125B1 (ja)
JP (1) JP3542116B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510257A (ja) * 2002-12-12 2006-03-23 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 利得および位相の動的調整によるアイソレータ無しの電力増幅器の直線性維持
JP2012070151A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 増幅器、送信器
JP2014197829A (ja) * 2013-03-07 2014-10-16 株式会社東芝 電力増幅装置及び送信機
JP2015517772A (ja) * 2012-05-23 2015-06-22 中国▲電▼子科技集▲団▼公司第五十五研究所Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ．５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ 直流信号とマイクロ波信号との交差配線の増幅回路
JP2015517771A (ja) * 2012-05-23 2015-06-22 中国▲電▼子科技集▲団▼公司第五十五研究所Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ．５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ 直流信号とマイクロ波信号との交差配線の増幅回路
KR20170129457A (ko) * 2016-05-17 2017-11-27 (주)웨이비스 고주파 전력 증폭기
JP7494718B2 (ja) 2020-12-09 2024-06-04 住友電気工業株式会社 増幅装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798313B2 (en) * 2001-06-04 2004-09-28 U.S. Monolithics, L.L.C. Monolithic microwave integrated circuit with bondwire and landing zone bias
US6903447B2 (en) * 2002-05-09 2005-06-07 M/A-Com, Inc. Apparatus, methods and articles of manufacture for packaging an integrated circuit with internal matching
US6828658B2 (en) * 2002-05-09 2004-12-07 M/A-Com, Inc. Package for integrated circuit with internal matching
JP4744786B2 (ja) * 2003-04-23 2011-08-10 ルネサスエレクトロニクス株式会社 高周波電力増幅モジュール
GB2412515B (en) * 2004-03-13 2007-08-08 Filtronic Plc A doherty amplifier
US7133655B2 (en) * 2004-03-23 2006-11-07 Broadcom Corporation Amplifiers and amplifying methods for use in telecommunications devices
US7315730B2 (en) * 2005-06-14 2008-01-01 Motorola, Inc. Architecture for a receiver front end having dual output low noise amplifier driving separate pre-selectors coupled to a transformer for single ended output
EP2463905B1 (en) * 2010-12-10 2014-10-01 Nxp B.V. Packaged RF transistor with special supply voltage leads
CN104716909A (zh) * 2013-12-13 2015-06-17 中兴通讯股份有限公司 一种射频功放的供电方法及装置
US9356564B1 (en) * 2014-03-27 2016-05-31 Hrl Laboratories, Llc Broadband linear amplifier architecture by combining two distributed amplifiers
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
EP3619738A4 (en) * 2017-05-05 2021-01-13 Cree, Inc. HIGH POWER MMIC DEVICES WITH DERIVED GRID TRANSISTORS
CN111801842B (zh) * 2018-03-07 2022-03-22 住友电工光电子器件创新株式会社 半导体装置
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959873A (en) * 1988-07-08 1990-09-25 The Marconi Company Limited Transmission line switch
US5289139A (en) * 1992-03-11 1994-02-22 Space Systems/Loral Push-push ring resonator oscillator
US5550518A (en) * 1995-06-12 1996-08-27 Endgate Corporation Miniature active conversion between microstrip and coplanar wave guide
JP3159248B2 (ja) 1997-10-06 2001-04-23 日本電気株式会社 高周波増幅装置
JP3087844B2 (ja) * 1997-12-26 2000-09-11 日本電気株式会社 半導体移相器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510257A (ja) * 2002-12-12 2006-03-23 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 利得および位相の動的調整によるアイソレータ無しの電力増幅器の直線性維持
JP2012070151A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 増幅器、送信器
JP2015517772A (ja) * 2012-05-23 2015-06-22 中国▲電▼子科技集▲団▼公司第五十五研究所Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ．５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ 直流信号とマイクロ波信号との交差配線の増幅回路
JP2015517771A (ja) * 2012-05-23 2015-06-22 中国▲電▼子科技集▲団▼公司第五十五研究所Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ．５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ 直流信号とマイクロ波信号との交差配線の増幅回路
JP2014197829A (ja) * 2013-03-07 2014-10-16 株式会社東芝 電力増幅装置及び送信機
US9143103B2 (en) 2013-03-07 2015-09-22 Kabushiki Kaisha Toshiba Power amplifying device and transmitter
KR20170129457A (ko) * 2016-05-17 2017-11-27 (주)웨이비스 고주파 전력 증폭기
KR102584911B1 (ko) * 2016-05-17 2023-10-05 (주)웨이비스 고주파 전력 증폭기
JP7494718B2 (ja) 2020-12-09 2024-06-04 住友電気工業株式会社 増幅装置

Also Published As

Publication number Publication date
US6456125B1 (en) 2002-09-24
US20020039038A1 (en) 2002-04-04
JP3542116B2 (ja) 2004-07-14

Similar Documents

Publication Publication Date Title
JP3542116B2 (ja) 高周波回路
US7800448B2 (en) Doherty amplifier
US6483398B2 (en) Directional coupler, high frequency circuit module and wireless communication system
US5955926A (en) Power amplifier and chip carrier
JP5762690B2 (ja) フィルタ及び送受信装置
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
EP1940017A2 (en) An integrated circuit distributed oscillator
JPH11298295A (ja) 不平衡−平衡変換器及びバランス形ミクサ
US7302249B1 (en) High dynamic range mixer apparatus and balun therefor
US6710426B2 (en) Semiconductor device and transceiver apparatus
EP1252707B1 (en) Multifunction high frequency integrated circuit structure
US20120133441A1 (en) Electronic circuit
JP3668150B2 (ja) バイアス回路
JPH02288409A (ja) 抵抗帰還型増幅器
EP0176331A2 (en) Power divider/combiner circuit
JP3438953B2 (ja) バイアス回路
JP2001053510A (ja) 高周波回路
JPH11154837A (ja) 半導体装置、半導体集積回路および高周波処理回路
JPH11204728A (ja) 高周波半導体装置
JP3667136B2 (ja) 高周波電力増幅器モジュール
Hieda et al. A compact Ku-band 5-bit MMIC phase shifter
JPH09162658A (ja) 分布増幅器
US20020140492A1 (en) Matching circuit and semiconductor device
JP4425755B2 (ja) 差動増幅回路
JP2873123B2 (ja) マイクロ波周波数逓倍回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees