CN109037066A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN109037066A
CN109037066A CN201810881617.7A CN201810881617A CN109037066A CN 109037066 A CN109037066 A CN 109037066A CN 201810881617 A CN201810881617 A CN 201810881617A CN 109037066 A CN109037066 A CN 109037066A
Authority
CN
China
Prior art keywords
substrate
layer
grid
buffer layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810881617.7A
Other languages
English (en)
Other versions
CN109037066B (zh
Inventor
范谦
倪贤锋
何伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Han Hua Semiconductors Co Ltd
Original Assignee
Suzhou Han Hua Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Han Hua Semiconductors Co Ltd filed Critical Suzhou Han Hua Semiconductors Co Ltd
Priority to CN201810881617.7A priority Critical patent/CN109037066B/zh
Publication of CN109037066A publication Critical patent/CN109037066A/zh
Application granted granted Critical
Publication of CN109037066B publication Critical patent/CN109037066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Abstract

本申请提出一种半导体器件及其制造方法，包括：在第一衬底上依次生长缓冲层和势垒层；在所述势垒层上生长第一源极、第一漏极和第一栅极，形成第一结构；在所述第一结构上生长介质层；将所述介质层与第二衬底键合，并去除所述第一衬底，形成第二结构；将所述第二结构倒置，并对所述缓冲层进行减薄处理；在减薄后的缓冲层上生长第二源极、第二漏极和第二栅极。本申请所提出的半导体器件及其制造方法，降低了接触电阻，减小了背栅与二维电子气之间的距离，增强对沟道的控制能力。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种半导体器件及其制造方法。
背景技术
以砷化镓(GaAs)、氮化镓(GaN)为代表的化合物半导体材料具有许多优良的特性，如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于化合物半导体的高电子迁移率晶体管(HEMT)、异质结构场效应晶体管(HFET)等器件已经得到了广泛应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。
背栅结构的化合物半导体是在传统的源、漏、栅三极化合物半导体的基础上，在导电沟道的背面增加一个栅极，此栅极通常被称为背栅。在两个栅极的同时控制下，导电沟道可以被很好的控制，从而降低漏电或者增加对沟道电流的调制能力。但是，在化合物半导体领域，一直没有合适的工艺来实现背栅结构，仅有的学术文献报道采用的是各向异性的深硅刻蚀来局部去除衬底，但这种方法仅仅适用于硅基的氮化镓器件，而且制造的背栅结构距离导电沟道太远，对沟道的控制作用较弱。
另一方面，传统的氮化镓HEMT工艺中，源、漏电极通常需要在生长好的势垒层表面制作，形成良好的欧姆接触。但是由于势垒层通常是由禁带宽度比较大的合金晶体组成，所以要形成低欧姆接触电阻的源、漏电极比较困难，这也一直是制约HEMT性能提高的难点之一。
发明内容
基于此，本发明提供一种新的半导体功率器件结构及其制造方法。
本申请提出一种半导体器件制造方法，包括：
在第一衬底上依次生长缓冲层和势垒层；
在所述势垒层上生长第一源极、第一漏极和第一栅极，形成第一结构；
在所述第一结构上生长介质层；
将所述介质层与第二衬底键合，并去除所述第一衬底，形成第二结构；
将所述第二结构倒置，并对所述缓冲层进行减薄处理；
在减薄后的缓冲层上生长第二源极、第二漏极和第二栅极。
在一个实施例中，可以在第二栅极制作之前，在所述减薄后的缓冲层上生长介电层。
在一个实施例中，所述介电层的厚度为1nm-10nm。
在一个实施例中，将所述介质层与第二衬底键合之前，在所述介质层上形成键合层。
在一个实施例中，减薄前缓冲层厚度大于1um，减薄后缓冲层为20nm-100nm。
在一个实施例中，所述第二栅极与所述第一栅极对准，所述第二源极与第一源极对准，所述第二漏极与第一漏极对准。
相应的，本申请还提出一种半导体器件，采用上述任意项所述的半导体制造方法制备而成。
本申请所提出的半导体器件及其制造方法，降低了接触电阻，减小了背栅与二维电子气之间的距离，增强对沟道的控制能力；并且可以将低成本，高质量的外延薄膜转移到高导热性衬底上以满足功率器件对散热的要求；或者将外延薄膜从难以做背通孔工艺的衬底转移到易于做该工艺的衬底上，满足微波器件对接地的要求。
附图说明
图1为本发明所提出的半导体制造方法的流程图；
图2-图7表示制备根据本发明的一些实施例半导体器件的示意图；
图8为本发明所提出的半导体器件的结构图。
具体实施方式
请参考图1-图7,本实施例提出一种半导体器件制造方法，包括:
S10：第一衬底1上依次生长缓冲层2和势垒层3。
其中，所述第一衬底1材料可以为蓝宝石、硅、硅化碳等，所述第一衬底1的厚度在300um以上。所述缓冲层2靠近所述势垒层3一端的表面形成二维电子气(2DEG)，所述2DEG具有高电子密度和高电子迁移率，从而形成导电沟道。所述缓冲层2是氮化镓高质量晶体，所述势垒层3可以为铝镓氮、铟铝氮等三五族化合物半导体合金。所述缓冲层2的厚度大于1um，所述势垒层3的厚度为10nm-50nm。所述第一衬底1、缓冲层2和势垒层3形成的结构如图2所示。
S20：在所述势垒层3上生长所述第一源极4、第一漏极5和第一栅极6。
在所述势垒层3上的欧姆接触区生长第一源极4和第一漏极5，使第一源极4和第一漏极5与所述势垒层3产生欧姆接触，所述第一源极4和第一漏极5通过二维电子气导通。所述第一栅极6生长在所述势垒层3上的非欧姆接触区，与所述势垒层3形成肖特基接触，形成如图3所示的结构。生长所述第一源极4、第一漏极5和第一栅极6的包括光刻、金属蒸镀、清洗和快速退火等工艺。可以理解是，上述工艺为本领域的公知常识，此处不再进行具体的阐述。所述非欧姆接触区位于所述欧姆接触区的中间，从而第一栅极6位于所述第一源极4和第一漏极5之间。所述第一栅极6可以为镍、金、铂等构成的金属叠层，所述第一源极4和第一漏极5可以为钛、铝、镍、金、钨等材料中任意多种组成的合金。所述缓冲层2、势垒层3、第一源极4、第一漏极5和第一栅极6组成第一结构。
S30：在所述第一结构上生长介质层7。
其中，在所述第一源极4、第一漏极5和第一栅极6制作完成后，需要在覆盖一层介质层7用来保护电极，所述介质层7覆盖住第一结构的表面，即将第一源极4、第一漏极5、第一栅极6和势垒层3全部覆盖。覆盖完成后，对所述介质层7表面进行研磨抛光，使介质层7表面平坦化，形成如图4所示的结构。所述介质层7可以为氮化硅或者二氧化硅等绝缘材料。
S40：将所述介质层7与第二衬底8键合，并去除所述第一衬底1。
所述介质层7形成后，选取另外一块衬底晶圆，即第二衬底8，将所述第二衬底8与所述介质层7键合。所述第二衬底8的材料可以是与第一衬底1相同的材料，也可以与第二衬底8不同，例如氮化铝、碳化硅、陶瓷、石英、金属基板等。键合的方法可以有多种，例如范德华力键合、有机薄膜键合、合金键合、金属热压键合等，具体选择何种键合方法需要根据具体的所述第二衬底8材料的物理特性特别是热膨胀特性，以及器件的工作温度而定。为了更好使第二衬底8与介质层7键合，可以在第二衬底8与第一结构之间先形成一层键合层，从而将第二衬底8与介质层7结合在一起。所述键合层材料可以是二氧化硅、氧化铝、聚四氟乙烯、环氧树脂、苯并环丁烯、基础树脂高聚物、金、铜、银、锡、硅或铟等材料中的任意一种。
待所述第二衬底8与所述介质层7键合后，去除所述第一衬底1。针对不同的衬底材料，使用的去除工艺也有很大不同。例如对于蓝宝石晶圆，蓝宝石衬底可以使用激光扫描剥离技术。对于硅基的晶圆，硅衬底可以使用研磨后再加干法刻蚀去除。去除衬底后形成的结构如图5所示。在所述第一结构的基础上去除第一衬底并键合第二衬底所形成的结构称为第二结构。
S50：将所述第二结构倒置，并对所述缓冲层2进行减薄处理。
原先的第二结构是缓冲层2位于底端，第二衬底8位于顶端。倒置后的结果是缓冲层2位于顶端，第二衬底8位于底端。经过上述的第二衬底7键合、第一衬底1去除后和倒置第二结构后，原先的外延结构和制作好的电极被转移到了新的晶圆上，第二衬底8作为支撑衬底，第一栅极6成为背栅，在此基础上可以继续后续的制造工艺。所述缓冲层2位于顶端后，需要对所述缓冲层2进行减薄处理。减薄处理可以采用刻蚀、研磨等工艺，具体工艺条件需要根据所述缓冲层2的材料结构确定。减薄后的缓冲层2的厚度为20nm-100nm，形成如图6所示的结构。
S60：在减薄后的缓冲层2上生长第二栅极9、第二源极10和第二漏极11。
缓冲层减薄后，在所述缓冲层2上生长第二栅极9、第二源极10和第二漏极11，所述生长第二栅极9、第二源极10和第二漏极11的工艺包括光刻、蒸镀、清洗等步骤。所述第二栅极9可以为镍、金、铂等构成的金属叠层。所述第二源极10和第二漏极11可以为为钛、铝、镍、金中任意多种组成的合金。另一方面，根据氮化镓材料的特点，第二源、漏极坐落的氮化镓表面通常是氮面极性。与镓面极性不同，其具有较高的化学活跃性。在第二源、漏极金属形成之前，可以通过表面处理如湿法化学处理的方法来获得低接触电阻的电极。为了使第一栅极6与第二栅极9能够同时控制沟道的导通或者截断，所述第二栅极9需要与第一栅极6对准，同时第二源极10需要与第一源极4对准，第二漏极11需要与第一漏极5对准，于减薄以后的缓冲层、势垒层厚度很薄，常用的光刻对准技术可以透视材料，分别对第二源极10、第二漏极11和第二栅极9进行套刻，最终形成如图7所示的结构。此外，在其它实施例中，在第二栅极制作之前，在减薄后的缓冲层上生长介电层，以减少第二栅极的漏电流。所述介电层的厚度为1-10nm，材料可以是氮化硅或者二氧化硅。
本申请所提供的半导体器件制造方法实现了除了有第一源、漏电极以外，在减薄以后的缓冲层上制作二次的源、漏电极，这样两侧的电极同时并行向沟道注入电流，可以有效的降低欧姆接触电阻。同时，由于第二源、漏电极是制作在禁带宽度较低的氮化镓缓冲层上，也相对易于制作欧姆接触。并且两个栅极与器件沟道里二维电子气之间的距离很小，相比于传统的共面单栅极晶体管，减小背栅与二维电子气之间的距离，增强对沟道的控制能力。两个栅极如果简单的施加同一控制信号，相比于传统的单栅极晶体管，也可以从两个表面同步截断沟道，因此可以降低漏电，改善晶体管截断特性。两个栅极还可以施加不同的控制信号，例如一个栅极做直流偏置，另一个栅极上施加脉冲控制信号，这样直流偏置可以预截断沟道，然后由控制信号来开启，从而实现了增强型HEMT器件，大大拓宽了化合物半导体器件在功率器件领域的应用。
此外本申请采用晶圆键合技术转移材料，可以充分利用两种衬底材料的优点，从而提高器件的性能。例如氮化镓材料通常可以外延生长在蓝宝石、硅或者碳化硅衬底上，且各有优缺点。。采用本发明的方法，可以将低成本，高质量的外延薄膜从导热差的衬底如蓝宝石转移到高导热性衬底如导热氮化铝基片上以满足功率器件对散热的要求；或者将外延薄膜从难以做背通孔工艺的衬底如蓝宝石转移到易于做该工艺的衬底如硅片上，满足微波器件对接地的要求。
并且，采用本申请所提供的方法，有利于将不同功能的器件集成在一起，提高系统的集成度来实现片上系统(SOC)。例如，将氮化镓微波功率放大器的结构同含有数字预失真电路(DPD)的硅基大规模集成电路相结合，从而实现混合信号(Mix Signal)射频前端的单片集成。
相应的，本申请还提出一种半导体结构，采用上述任一实施例所提出的半导体制造方法制备而成。
请参考图8，所述半导体结构包括：衬底8(即第二衬底)、介质层7、势垒层3、缓冲层2、第一源极4、第一漏极5、第一栅极6、第二栅极9、第二源极10和第二漏极11。所述介质层7位于所述衬底8上，所述势垒层3位于所述介质层7上。所述第一源极4、第一漏极5和第一栅极6(即背栅)位于所述介质层7的凹槽内，与所述势垒层3相连接。所述第一源极4和第一漏极5分别位于所述第一栅极3的两侧。所述缓冲层2位于所述势垒层3上。所述第二栅极9位于缓冲层3上，与所述第一栅极6对准。所述第二源极10位于所述缓冲层3上，与所述第一源极4对准。所述第二漏极11位于所述缓冲层3上，与所述第一漏极5对准。
所述衬底8材料可以为蓝宝石、硅、氮化铝、碳化硅、陶瓷、石英、金属基板等，所述衬底8的厚度在300um以上。所述缓冲层2靠近所述势垒层3一端的表面形成二维电子气(2DEG)，所述2DEG具有高电子密度和高电子迁移率。所述缓冲层2可以是氮化镓高质量晶体，所述势垒层3可以为铝镓氮、铟铝氮等三五族化合物半导体合金。所述缓冲层2的厚度为20nm-100nm，所述势垒层3的厚度为10nm-50nm。
所述第一栅极6和第二栅极9可以为镍、金、铂等构成的金属叠层，所述第一源极4和第二源极10可以为钛、铝、镍、金等金属中任意多种组成的合金，所述第一漏极5与第二漏极11可以为钛、铝、镍、金等金属中任意多种组成的合金。
所述介质层7可以为氮化硅或者二氧化硅等绝缘材料。
在本实施例中，所述第二栅极9与所示缓冲层2之间还设有介电层12，以减少第二栅极的漏电流。所述介电层12的厚度为1-10nm，材料可以是氮化硅或者二氧化硅。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种半导体器件制造方法，其特征在于，包括：
在第一衬底上依次生长缓冲层和势垒层；
在所述势垒层上生长第一源极、第一漏极和第一栅极，形成第一结构；
在所述第一结构上生长介质层；
将所述介质层与第二衬底键合，并去除所述第一衬底，形成第二结构；
将所述第二结构倒置，并对所述缓冲层进行减薄处理；
在减薄后的缓冲层上生长第二源极、第二漏极和第二栅极。
2.根据权利要求1所述的半导体器件制造方法，其特征在于，生长第二栅极之前，在所述减薄后的缓冲层上生长介电层。
3.根据权利要求2所述的半导体器件制造方法，其特征在于，所述介电层的厚度为1nm-10nm。
4.根据权利要求1所述的半导体器件制造方法，其特征在于，将所述介质层与第二衬底键合之前，在所述介质层上形成键合层。
5.根据权利要求1所述的半导体器件制造方法，其特征在于，减薄前缓冲层厚度大于1um，减薄后缓冲层为20nm-100nm。
6.根据权利要求1所述的半导体器件制造方法，其特征在于，所述第二栅极与所述第一栅极对准，所述第二源极与第一源极对准，所述第二漏极与第一漏极对准。
7.一种半导体器件，其特征在于，采用如权利要求1-6任意项所述的半导体制造方法制备而成。
CN201810881617.7A 2018-08-06 2018-08-06 半导体器件及其制造方法 Active CN109037066B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810881617.7A CN109037066B (zh) 2018-08-06 2018-08-06 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810881617.7A CN109037066B (zh) 2018-08-06 2018-08-06 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN109037066A true CN109037066A (zh) 2018-12-18
CN109037066B CN109037066B (zh) 2023-04-28

Family

ID=64649638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810881617.7A Active CN109037066B (zh) 2018-08-06 2018-08-06 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN109037066B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010682A (zh) * 2019-03-22 2019-07-12 华南理工大学 具有三明治结构的GaN-HEMT器件及其制备方法
CN112216610A (zh) * 2020-10-10 2021-01-12 东莞市中镓半导体科技有限公司 基于蓝宝石衬底的hemt的制备方法
CN115566053A (zh) * 2022-09-30 2023-01-03 苏州汉骅半导体有限公司 半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821093A (en) * 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
US20090072272A1 (en) * 2007-09-17 2009-03-19 Transphorm Inc. Enhancement mode gallium nitride power devices
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管
EP2428996A2 (en) * 2010-09-14 2012-03-14 Samsung LED Co., Ltd. Gallium Nitride Based Semiconductor Devices and Methods of Manufacturing the Same
CN103715235A (zh) * 2014-01-09 2014-04-09 苏州能屋电子科技有限公司 具有背面场板结构的增强型mis-hemt器件及其制备方法
CN104409499A (zh) * 2014-12-15 2015-03-11 苏州捷芯威半导体有限公司 半导体外延结构、半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821093A (en) * 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
US20090072272A1 (en) * 2007-09-17 2009-03-19 Transphorm Inc. Enhancement mode gallium nitride power devices
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管
EP2428996A2 (en) * 2010-09-14 2012-03-14 Samsung LED Co., Ltd. Gallium Nitride Based Semiconductor Devices and Methods of Manufacturing the Same
CN103715235A (zh) * 2014-01-09 2014-04-09 苏州能屋电子科技有限公司 具有背面场板结构的增强型mis-hemt器件及其制备方法
CN104409499A (zh) * 2014-12-15 2015-03-11 苏州捷芯威半导体有限公司 半导体外延结构、半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010682A (zh) * 2019-03-22 2019-07-12 华南理工大学 具有三明治结构的GaN-HEMT器件及其制备方法
CN112216610A (zh) * 2020-10-10 2021-01-12 东莞市中镓半导体科技有限公司 基于蓝宝石衬底的hemt的制备方法
CN115566053A (zh) * 2022-09-30 2023-01-03 苏州汉骅半导体有限公司 半导体器件及其制备方法
CN115566053B (zh) * 2022-09-30 2023-10-20 苏州汉骅半导体有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN109037066B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
Ohki et al. An over 20-W/mm S-band InAlGaN/GaN HEMT with SiC/diamond-bonded heat spreader
CN101790779B (zh) 氮化物基hemt的高温离子注入
JP2013501362A (ja) アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
WO2016054545A1 (en) High electron mobility transistors with improved heat dissipation
JPH06177400A (ja) 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法
CN109037066A (zh) 半导体器件及其制造方法
JP2010272689A (ja) 電界効果トランジスタ
CN108878511B (zh) 基于金刚石的镓面极性氮化镓器件制造方法
JP2007128994A (ja) 半導体装置
CN109037067A (zh) 半导体器件及其制造方法
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
JP2021531655A (ja) エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路
Lee et al. A compact 30-W AlGaN/GaN HEMTs on silicon substrate with output power density of 8.1 W/mm at 8 GHz
CN109860049A (zh) 一种金刚石基氮化镓高电子迁移率晶体管异质集成方法
CN108615756A (zh) 半导体器件
CN105552047B (zh) 一种AlGaN/GaN HEMT晶体管制造方法
Sato et al. Heterogeneous integration of microwave GaN power amplifiers with Si matching circuits
JP7326844B2 (ja) 半導体デバイスの放熱構造及びその製造方法、増幅器
CN109037065A (zh) 半导体器件及其制造方法
CN108376705A (zh) 具有石墨烯散热层的倒装结构的氮化镓基功率器件及其制备方法
CN107731903A (zh) 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
US20220310796A1 (en) Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof
JP2004319552A (ja) フリップチップ型対面電極ｈｅｍｔ
CN100390974C (zh) 一种大功率半导体器件用的大面积散热结构
JP2002270822A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215127 west side of b0-1f, Zhongyuan industrial building, No. 259, Changyang street, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou, Jiangsu

Applicant after: Suzhou Han Hua Semiconductor Co.,Ltd.

Address before: Room 303, building 11, Northwest District, Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, 215000, Jiangsu Province

Applicant before: Suzhou Han Hua Semiconductor Co.,Ltd.

GR01 Patent grant
GR01 Patent grant