CN112216610A - 基于蓝宝石衬底的hemt的制备方法 - Google Patents

基于蓝宝石衬底的hemt的制备方法 Download PDF

Info

Publication number
CN112216610A
CN112216610A CN202011078663.7A CN202011078663A CN112216610A CN 112216610 A CN112216610 A CN 112216610A CN 202011078663 A CN202011078663 A CN 202011078663A CN 112216610 A CN112216610 A CN 112216610A
Authority
CN
China
Prior art keywords
gan
layer
sapphire substrate
hemt
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011078663.7A
Other languages
English (en)
Inventor
庄文荣
卢敬权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino Nitride Semiconductor Co Ltd
Original Assignee
Sino Nitride Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino Nitride Semiconductor Co Ltd filed Critical Sino Nitride Semiconductor Co Ltd
Priority to CN202011078663.7A priority Critical patent/CN112216610A/zh
Publication of CN112216610A publication Critical patent/CN112216610A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83359—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种基于蓝宝石衬底的HEMT的制备方法，包括步骤：1)提供蓝宝石衬底，于蓝宝石衬底上外延生长GaN外延层；2)将GaN外延层键合至高导热基底上；3)剥离蓝宝石衬底，以显露GaN外延层的剥离面；4)对剥离面进行抛光处理，获得GaN抛光表面；5)基于GaN抛光表面完成GaN基HEMT结构层的外延生长。本发明采用蓝宝石衬底外延生长GaN，衬底成本较低，且可以有效提高HEMT结构层的晶体质量；本发明可以有效提高HEMT的良率，同时解决了蓝宝石衬底导热不足的缺陷，使得HEMT可以工作于较大功率的条件下。

Description

基于蓝宝石衬底的HEMT的制备方法
技术领域
本发明属于半导体器件设计及制造领域，特别是涉及一种基于蓝宝石衬底的HEMT的制备方法。
背景技术
宽禁带半导体氮化镓(GaN)具有高临界击穿电场(～3.3×106V/cm)、高电子迁移率(～2000cm2/V·s)等特性，且基于GaN材料的异质结高电子迁移率晶体管(HEMT)还具有高浓度(～1013cm-2)的二维电子气(2DEG)沟道，使得GaN基HEMT器件具有反向阻断电压高、正向导通电阻低、工作频率高等特性，在大电流、低功耗、高压开关器件应用领域具有巨大的应用前景。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于蓝宝石衬底的HEMT的制备方法，用于解决现有技术中HEMT器件存在位错密度较高、导热不佳或制备工艺复杂而导致良率较低的问题。
为实现上述目的及其他相关目的，本发明提供一种基于蓝宝石衬底的HEMT的制备方法，所述制备方法包括以下步骤：1)提供蓝宝石衬底，于所述蓝宝石衬底上外延生长GaN外延层；2)将所述GaN外延层键合至高导热基底上；3)剥离所述蓝宝石衬底，以显露所述GaN外延层的剥离面；4)对所述剥离面进行抛光处理，获得GaN抛光表面；5)基于所述GaN抛光表面完成GaN基HEMT结构层的外延生长。
可选地，所述GaN基HEMT结构层包括GaN基沟道层及AlGaN势垒层。
可选地，所述GaN基沟道层包括GaN层及InGaN层中的一种。
可选地，步骤1)所述GaN外延层的生长厚度介于1微米～5微米之间，所述GaN基沟道层的厚度介于1微米～5微米之间，所述AlGaN势垒层的厚度介于10纳米～50纳米之间。
可选地，所述HEMT结构层还包括位于所述AlGaN势垒层上的GaN帽层。
可选地，步骤1)在外延生长GaN外延层之前，还包括：在所述蓝宝石衬底上生长缓冲层，所述缓冲层包括GaN缓冲层、AlN缓冲层及AlGaN缓冲层中的一种。
可选地，步骤1)还包括在所述缓冲层与所述GaN外延层之间形成AlN层的步骤。
可选地，步骤2)通过金-金键合工艺将所述GaN外延层键合至高导热基底上，所述高导热基底包括硅衬底、氮化铝衬底及金属衬底中的一种。
可选地，步骤1)及步骤5)所述外延生长的工艺包括金属有机化合物化学气相沉积工艺MOCVD、氢化物气相外延工艺HVPE及分子束外延工艺MBE中的一种。
可选地，步骤3)采用激光剥离工艺剥离所述蓝宝石衬底；步骤4)采用机械化学抛光工艺(CMP)对所述剥离面进行抛光处理的同时，去除所述激光剥离工艺过程中形成于所述GaN外延层中的缺陷层。
如上所述，本发明的基于蓝宝石衬底的HEMT的制备方法，具有以下有益效果：
本发明在蓝宝石衬底(Al2O3)上外延生长GaN外延层，并在后续工艺中基于GaN外延层完成HEMT结构层的外延，衬底成本较低，且可以有效提高HEMT结构层的晶体质量；本发明将GaN外延层键合到高导热基底上后，通过激光剥离蓝宝石衬底后，再于GaN外延层上外延生长HEMT结构层，一方面，该方法仅需进行单次键合与单次剥离，可以有效提高HEMT的良率，另一方面，键合及剥离时，HEMT结构层尚未形成，而是在键合及剥离后再外延生长HEMT结构层，可以避免键合或者剥离过程中造成HEMT结构层的破裂、损伤或污染，从而提高工艺稳定性及良率，又一方面，本发明将HEMT结构层与高导热基底键合，可以解决蓝宝石衬底导热不足的缺陷，使得HEMT可以工作于较大功率的条件下。
附图说明
图1～图8显示为本发明的基于蓝宝石衬底的HEMT的制备方法各步骤所呈现的结构示意图。
元件标号说明
101 蓝宝石衬底
102 GaN外延层
103 高导热基底
1021 GaN外延层的第一部分
1022 GaN外延层的第二部分
1023 GaN抛光表面
104 GaN基沟道层
105 AlGaN势垒层
106 GaN帽层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
碳化硅(SiC)基GaN材料外延生长技术相对成熟。碳化硅(SiC)基GaN材料缺陷和位错密度小，方块电阻、迁移率等电学参数好，SiC衬底导热性好，适合于大功率应用。但碳化硅衬底成本高昂，不利于成本的降低。
硅(Si)基GaN材料外延生长因其具备低成本潜力而被寄予厚望。尤其是大尺寸的Si衬底成本比SiC衬底低得多，但是目前尚未开始大规模应用，主要原因是基于Si的GaN外延材料缺陷和位错密度高，外延片翘曲影响加工成品率，所得器件可靠性存在问题。
蓝宝石(Al2O3)基GaN材料广泛应用于LED，外延工艺非常成熟，具有较优的晶体质量，其位错密度低于Si基GaN，高于SiC基GaN。蓝宝石(Al2O3)衬底成本非常低，然而，蓝宝石(Al2O3)的导热系数是Si的三分之一，限制了蓝宝石(Al2O3)基GaN材料在大功率HEMT方面的应用。
基于上述问题，可以将外延层键合到导热系数较高的Si、AlN或金属基板上，之后利用激光剥离方法将蓝宝石(Al2O3)衬底移除。但是，该方法需经过二次键合及二次剥离，较薄的GaN外延层容易在多次键合或剥离过程中破裂，且键合过程造成外延层表面的污染，影响后续的器件制备。
为了解决上述问题，本实施例提供一种基于蓝宝石衬底的HEMT的制备方法，所述制备方法包括以下步骤：
如图1～图2所示，首先进行步骤1)，提供蓝宝石衬底101，于所述蓝宝石衬底101上外延生长GaN外延层102。
在本实施例中，在外延生长GaN外延层102之前，还包括：在所述蓝宝石衬底101上生长缓冲层，所述缓冲层包括GaN缓冲层、AlN缓冲层及AlGaN缓冲层中的一种。所述缓冲层为后续GaN外延层的籽晶层。
进一步地，在所述缓冲层与所述GaN外延层102之间形成AlN层。所述AlN为高阻层，有利于提升所得器件的高频特性。
例如，可以以蓝宝石衬底101(Al2O3)为基底，采用如金属有机化合物化学气相沉积工艺MOCVD、氢化物气相外延工艺HVPE及分子束外延工艺MBE中的一种于所述蓝宝石衬底101上生长缓冲层及AlN层，然后在所述AlN层上外延生长GaN外延层102，所述GaN外延层102的生长厚度介于1微米～5微米之间。在本实施例中，采用金属有机化合物化学气相沉积工艺MOCVD于所述蓝宝石衬底101上外延生长缓冲层、AlN层及GaN外延层102。本发明在蓝宝石衬底101(Al2O3)上外延生长GaN外延层102，并在后续工艺中基于GaN外延层102完成HEMT结构层的外延，衬底成本较低，且可以有效提高HEMT结构层的晶体质量。
作为示例，所述GaN外延层102可以为掺杂材料或非掺杂材料，可依据实际需求进行选择。
如图3所示，然后进行步骤2)，将所述GaN外延层102键合至高导热基底103上。
在本实施例中，通过金-金键合工艺将所述GaN外延层102键合至高导热基底103上，所述高导热基底103的尺寸与所述蓝宝石衬底101的尺寸相同，所述高导热基底103包括硅衬底、氮化铝衬底及金属衬底中的一种，在本实施例中，所述高导热基底103为硅衬底。
如图4～图5所示，接着进行步骤3)，剥离所述蓝宝石衬底101，以显露所述GaN外延层102的剥离面。
例如，可以采用激光剥离工艺剥离所述蓝宝石衬底101，所述激光波长为355或266nm。
如图6所示，然后进行步骤4)，对所述剥离面进行抛光处理，获得GaN抛光表面1023。
例如，可以采用机械化学抛光工艺对所述剥离面进行抛光处理，去除所述激光剥离工艺过程中形成于所述GaN外延层102中的缺陷层。所述GaN外延层102包括第一部分1021及第二部分1022，第一部分1021在外延早期形成的，其晶体质量较差，并且，该第一部分1021可能在激光剥离过程中，被烧蚀成缺陷层，第二部分1022是后期形成的，其晶体质量较高，本实施例采用机械化学抛光工艺去除晶体质量较差的所述GaN外延层102的第一部分1021，可以将晶体质量较高的第二部分1022暴露出来，并为后续外延提供GaN抛光表面1023，在本实施例中，所述GaN抛光表面1023为开盒即用级(Epi-ready)的生长面，该开盒即用级(Epi-ready)的生长面可以大大提高后续生长的HEMT结构层的质量。
如图7所示，最后进行步骤5)，基于所述GaN抛光表面1023完成GaN基HEMT结构层的外延生长。
在本实施例中，采用如金属有机化合物化学气相沉积工艺MOCVD、氢化物气相外延工艺HVPE及分子束外延工艺MBE中的一种，基于所述GaN抛光表面1023完成GaN基HEMT结构层的外延生长。所述GaN基HEMT结构层包括GaN基沟道层104及AlGaN势垒层105，其中，所述GaN基沟道层104包括GaN层及InGaN层中的一种。所述GaN基沟道层104的厚度介于1微米～5微米之间，所述AlGaN势垒层105的厚度介于10纳米～50纳米之间。
所述GaN基HEMT结构层中，AlGaN/GaN异质结中形成有二维电子气(2DEG)，电子在一个方向上受到束缚而其他两个方向上可以自由移动。在AlGaN/GaN异质结中，AlGaN为宽带隙材料，GaN为窄带隙材料，两者形成的异质结中，二维电子气(2DEG)位于异质结界面的GaN一侧。GaN异质结中2DEG的形成不但由于两种不同带隙的材料的电子在窄带一侧积累，而且最重要的因素在于GaN材料的极化效应，在异质结界面束缚了大量的电子，从而形成高浓度的2DEG，使得GaN基HEMT结构层具有非常高的电子迁移率。
在本实施例中，如图8所示，所述HEMT结构层还包括位于所述AlGaN势垒层105上的GaN帽层106，所述GaN帽层106采用如金属有机化合物化学气相沉积工艺MOCVD、氢化物气相外延工艺HVPE及分子束外延工艺MBE中的一种形成。本发明在AlGaN/GaN异质结的AlGaN层表面引入一层GaN帽层106，由于GaN帽层106极化效应使AlGaN层的有效势垒高度的升高，可以有效减小肖特基栅极晶体管的栅泄漏电流。
如上所述，本发明的基于蓝宝石衬底的HEMT的制备方法，具有以下有益效果：
本发明在蓝宝石衬底(Al2O3)上外延生长GaN外延层，并在后续工艺中基于GaN外延层完成HEMT结构层的外延，衬底成本较低，且可以有效提高HEMT结构层的晶体质量；本发明将GaN外延层键合到高导热基底上后，通过激光剥离蓝宝石衬底后，再于GaN外延层上外延生长HEMT结构层，一方面，该方法仅需进行单次键合与单次剥离，可以有效提高HEMT的良率，另一方面，键合及剥离时，HEMT结构层尚未形成，而是在键合及剥离后再外延生长HEMT结构层，可以避免键合或者剥离过程中造成HEMT结构层的破裂、损伤或污染，从而提高工艺稳定性及良率，又一方面，本发明将HEMT结构层与高导热基底键合，可以解决蓝宝石衬底导热不足的缺陷，使得HEMT可以工作于较大功率的条件下。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种基于蓝宝石衬底的HEMT的制备方法，其特征在于，所述制备方法包括以下步骤：
1)提供蓝宝石衬底，于所述蓝宝石衬底上外延生长GaN外延层；
2)将所述GaN外延层键合至高导热基底上；
3)剥离所述蓝宝石衬底，以显露所述GaN外延层的剥离面；
4)对所述剥离面进行抛光处理，获得GaN抛光表面；
5)基于所述GaN抛光表面完成GaN基HEMT结构层的外延生长。
2.根据权利要求1所述的基于蓝宝石衬底的HEMT的制备方法，其特征在于：所述GaN基HEMT结构层包括GaN基沟道层及AlGaN势垒层。
3.根据权利要求2所述的基于蓝宝石衬底的HEMT的制备方法，其特征在于：所述GaN基沟道层包括GaN层及InGaN层中的一种。
4.根据权利要求3所述的基于蓝宝石衬底的HEMT的制备方法，其特征在于：步骤1)所述GaN外延层的生长厚度介于1微米～5微米之间，所述GaN基沟道层的厚度介于1微米～5微米之间，所述AlGaN势垒层的厚度介于10纳米～50纳米之间。
5.根据权利要求2所述的基于蓝宝石衬底的HEMT的制备方法，其特征在于：所述HEMT结构层还包括位于所述AlGaN势垒层上的GaN帽层。
6.根据权利要求1所述的基于蓝宝石衬底的HEMT的制备方法，其特征在于：步骤1)在外延生长GaN外延层之前，还包括：在所述蓝宝石衬底上生长缓冲层，所述缓冲层包括GaN缓冲层、AlN缓冲层及AlGaN缓冲层中的一种。
7.根据权利要求6所述的基于蓝宝石衬底的HEMT的制备方法，其特征在于：步骤1)还包括在所述缓冲层与所述GaN外延层之间形成AlN层的步骤。
8.根据权利要求1所述的基于蓝宝石衬底的HEMT的制备方法，其特征在于：步骤2)通过金-金键合工艺将所述GaN外延层键合至高导热基底上，所述高导热基底包括硅衬底、氮化铝衬底及金属衬底中的一种。
9.根据权利要求1所述的基于蓝宝石衬底的HEMT的制备方法，其特征在于：步骤1)及步骤5)所述外延生长的工艺包括金属有机化合物化学气相沉积工艺MOCVD、氢化物气相外延工艺HVPE及分子束外延工艺MBE中的一种。
10.根据权利要求1所述的基于蓝宝石衬底的HEMT的制备方法，其特征在于：步骤3)采用激光剥离工艺剥离所述蓝宝石衬底；步骤4)采用机械化学抛光工艺对所述剥离面进行抛光处理的同时，去除所述激光剥离工艺过程中形成于所述GaN外延层中的缺陷层。
CN202011078663.7A 2020-10-10 2020-10-10 基于蓝宝石衬底的hemt的制备方法 Pending CN112216610A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011078663.7A CN112216610A (zh) 2020-10-10 2020-10-10 基于蓝宝石衬底的hemt的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011078663.7A CN112216610A (zh) 2020-10-10 2020-10-10 基于蓝宝石衬底的hemt的制备方法

Publications (1)

Publication Number Publication Date
CN112216610A true CN112216610A (zh) 2021-01-12

Family

ID=74053104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011078663.7A Pending CN112216610A (zh) 2020-10-10 2020-10-10 基于蓝宝石衬底的hemt的制备方法

Country Status (1)

Country Link
CN (1) CN112216610A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120061680A1 (en) * 2010-09-14 2012-03-15 Jae-Hoon Lee Gallium nitride based semiconductor devices and methods of manufacturing the same
CN103305909A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底的制备方法
CN105006446A (zh) * 2015-06-25 2015-10-28 武汉大学 基于飞秒激光技术的GaN薄膜与蓝宝石衬底的剥离方法
CN106415846A (zh) * 2014-06-13 2017-02-15 英特尔公司 通过层转移在反向极化衬底上的高电子迁移率晶体管制造工艺
CN106504988A (zh) * 2016-11-30 2017-03-15 陕西科技大学 一种金刚石热沉衬底GaN HEMTs制备方法
CN106531862A (zh) * 2016-12-20 2017-03-22 东莞市中镓半导体科技有限公司 一种GaN基复合衬底的制备方法
US20170301772A1 (en) * 2016-04-15 2017-10-19 Robert M. Radway GaN DEVICES FABRICATED VIA WAFER BONDING
CN107393858A (zh) * 2017-07-28 2017-11-24 西安交通大学 一种GaN HEMTs功率器件向金刚石热沉转移方法
CN109037066A (zh) * 2018-08-06 2018-12-18 苏州汉骅半导体有限公司 半导体器件及其制造方法
CN109037067A (zh) * 2018-08-06 2018-12-18 苏州汉骅半导体有限公司 半导体器件及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120061680A1 (en) * 2010-09-14 2012-03-15 Jae-Hoon Lee Gallium nitride based semiconductor devices and methods of manufacturing the same
CN103305909A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底的制备方法
CN106415846A (zh) * 2014-06-13 2017-02-15 英特尔公司 通过层转移在反向极化衬底上的高电子迁移率晶体管制造工艺
CN105006446A (zh) * 2015-06-25 2015-10-28 武汉大学 基于飞秒激光技术的GaN薄膜与蓝宝石衬底的剥离方法
US20170301772A1 (en) * 2016-04-15 2017-10-19 Robert M. Radway GaN DEVICES FABRICATED VIA WAFER BONDING
CN106504988A (zh) * 2016-11-30 2017-03-15 陕西科技大学 一种金刚石热沉衬底GaN HEMTs制备方法
CN106531862A (zh) * 2016-12-20 2017-03-22 东莞市中镓半导体科技有限公司 一种GaN基复合衬底的制备方法
CN107393858A (zh) * 2017-07-28 2017-11-24 西安交通大学 一种GaN HEMTs功率器件向金刚石热沉转移方法
CN109037066A (zh) * 2018-08-06 2018-12-18 苏州汉骅半导体有限公司 半导体器件及其制造方法
CN109037067A (zh) * 2018-08-06 2018-12-18 苏州汉骅半导体有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
EP2469581A1 (en) Semiconductor element and production method thereof
CN1921148A (zh) 氮化物半导体元件
JP2007519262A5 (zh)
CN101132022A (zh) 基于组份渐变GaN MISFET的GaN器件及制备方法
JP4457564B2 (ja) 半導体装置の製造方法
US9382641B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2012094688A (ja) 半導体装置およびその製造方法
US20190341479A1 (en) Nitride semiconductor epitaxial stack structure and power device thereof
US10770552B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
KR20150043182A (ko) 반도체 소자, ｈｅｍｔ 소자, 및 반도체 소자의 제조 방법
CN108615756A (zh) 半导体器件
CN107731903A (zh) 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
WO2022041674A1 (zh) 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
CN107068748A (zh) 半导体功率元件
CN110767752A (zh) 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
CN110931547A (zh) 一种hemt器件及其制备方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
CN112216610A (zh) 基于蓝宝石衬底的hemt的制备方法
CN112530803B (zh) GaN基HEMT器件的制备方法
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
US20230154785A1 (en) N-face polar gan-based device and composite substrate thereof, and method of manufacturing composite substrate
RU2534442C1 (ru) Способ изготовления мощного свч-транзистора
CN208368511U (zh) 半导体器件
CN111446296A (zh) p型栅增强型氮化镓基高迁移率晶体管结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210112

RJ01 Rejection of invention patent application after publication