JP2003007969A - 半導体モジュール及び電力変換装置 - Google Patents
半導体モジュール及び電力変換装置Info
- Publication number
- JP2003007969A JP2003007969A JP2001194226A JP2001194226A JP2003007969A JP 2003007969 A JP2003007969 A JP 2003007969A JP 2001194226 A JP2001194226 A JP 2001194226A JP 2001194226 A JP2001194226 A JP 2001194226A JP 2003007969 A JP2003007969 A JP 2003007969A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- electrode
- semiconductor module
- heat
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 還流ダイオードにおける発熱を効率的に放出
することにより、トータル損失が低くなるような高い電
流変化率の条件においても安定動作する電力用半導体モ
ジュール及び電力変換装置を提供することを目的とす
る。 【解決手段】 絶縁基板（１０）と、その一方の主面上
に設けられた電極配線層（１１Ａ）と、その電極配線層
の上にマウントされたスイッチング素子（１２）及び還
流ダイオード（１３）と、を備えた電力変換用の半導体
モジュールであって、還流ダイオードにおいて生じた熱
の拡散に対する熱抵抗が、スイッチング素子において生
じた熱の拡散に対する熱抵抗よりも小さいものとする。
具体的には、還流ダイオード（１３）を、電極配線層
（１１Ａ）の上においてスイッチング素子（１２）より
も中央寄りにマウントし、あるいは放熱リード（１８）
により上方に熱を放散させる。
することにより、トータル損失が低くなるような高い電
流変化率の条件においても安定動作する電力用半導体モ
ジュール及び電力変換装置を提供することを目的とす
る。 【解決手段】 絶縁基板（１０）と、その一方の主面上
に設けられた電極配線層（１１Ａ）と、その電極配線層
の上にマウントされたスイッチング素子（１２）及び還
流ダイオード（１３）と、を備えた電力変換用の半導体
モジュールであって、還流ダイオードにおいて生じた熱
の拡散に対する熱抵抗が、スイッチング素子において生
じた熱の拡散に対する熱抵抗よりも小さいものとする。
具体的には、還流ダイオード（１３）を、電極配線層
（１１Ａ）の上においてスイッチング素子（１２）より
も中央寄りにマウントし、あるいは放熱リード（１８）
により上方に熱を放散させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体モジュール
及び電力変換装置に関し、より詳細には、絶縁ゲート型
トランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Tra
nsistor）や電子注入促進型ゲートトランジスタ（ＩＥ
ＧＴ：Injection Enhanced Gate Transistor）などのス
イッチング素子と、還流ダイオード（ＦＷＤ：Free Whe
eling Diode）とを同一のパッケージ内に搭載した電力
用半導体モジュール及びこれを用いた電力変換装置に関
する。
及び電力変換装置に関し、より詳細には、絶縁ゲート型
トランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Tra
nsistor）や電子注入促進型ゲートトランジスタ（ＩＥ
ＧＴ：Injection Enhanced Gate Transistor）などのス
イッチング素子と、還流ダイオード（ＦＷＤ：Free Whe
eling Diode）とを同一のパッケージ内に搭載した電力
用半導体モジュール及びこれを用いた電力変換装置に関
する。
【０００２】
【従来の技術】スイッチング素子と還流ダイオードとを
組み合わせたインバータをはじめとする電力変換装置
は、モータの回転制御などの用途において幅広く実用化
が進められている。通常、これらのインバータは、実装
基板の上に半導体素子をマウントした電力用半導体モジ
ュールから構成される。
組み合わせたインバータをはじめとする電力変換装置
は、モータの回転制御などの用途において幅広く実用化
が進められている。通常、これらのインバータは、実装
基板の上に半導体素子をマウントした電力用半導体モジ
ュールから構成される。
【０００３】図１２は、従来の電力用半導体モジュール
の要部構成を模式的に表す平面図である。
の要部構成を模式的に表す平面図である。
【０００４】また、図１３は、このような電力半導体モ
ジュールを用いて構成される電力変換装置の要部構成を
表す回路図である。
ジュールを用いて構成される電力変換装置の要部構成を
表す回路図である。
【０００５】すなわち、図１２に表したように、従来の
電力用半導体モジュールにおいては、セラミックからな
る絶縁基板１００の上に銅（Ｃｕ）などからなる電極配
線層１１０Ａ〜Ｃが接合され、これらのうちの主電極配
線層１１０Ａの上に複数の半導体素子１２０、１３０が
半田付けなどによりマウントされている。
電力用半導体モジュールにおいては、セラミックからな
る絶縁基板１００の上に銅（Ｃｕ）などからなる電極配
線層１１０Ａ〜Ｃが接合され、これらのうちの主電極配
線層１１０Ａの上に複数の半導体素子１２０、１３０が
半田付けなどによりマウントされている。
【０００６】図１２に表した例の場合、半導体素子とし
て、ＩＧＢＴ１２０とＦＷＤ１３０がマウントされてい
る。この要部構成を組み合わせて、図１３に例示したイ
ンバータ回路に含まれる１対、あるいは、複数対のＩＧ
ＢＴ−ＦＷＤペアに対応するモジュールが形成される。
て、ＩＧＢＴ１２０とＦＷＤ１３０がマウントされてい
る。この要部構成を組み合わせて、図１３に例示したイ
ンバータ回路に含まれる１対、あるいは、複数対のＩＧ
ＢＴ−ＦＷＤペアに対応するモジュールが形成される。
【０００７】ＩＧＢＴ１２０は、半導体基板の下面に第
１の主電極であるコレクタ電極１２０Ｃを有し、上面に
第２の主電極であるエミッタ電極１２０Ｅと制御電極で
あるゲート電極１２０Ｇを有する。ＦＷＤ１３０は、半
導体基板の下面にカソード電極１３０Ｃ、上面にアノー
ド電極１３０Ａをそれぞれ有する。
１の主電極であるコレクタ電極１２０Ｃを有し、上面に
第２の主電極であるエミッタ電極１２０Ｅと制御電極で
あるゲート電極１２０Ｇを有する。ＦＷＤ１３０は、半
導体基板の下面にカソード電極１３０Ｃ、上面にアノー
ド電極１３０Ａをそれぞれ有する。
【０００８】ＩＧＢＴ１２０のコレクタ電極１２０Ｃ
と、ＦＷＤのカソード電極１３０Ｃは、絶縁基板１００
上の第１の主電極配線層１１０Ａに半田付けされてい
る。ＩＧＢＴのエミッタ電極１２０Ｅと、ＦＷＤのアノ
ード電極１３０Ａは、アルミニウム（Ａｌ）などからな
る金属ワイヤー１５０によって、絶縁基板１００上の第
２の主電極配線層１１０Ｂにボンディング接続されてい
る。ＩＧＢＴのゲート電極１２０Ｇは、絶縁基板１００
上の制御電極配線層１１０Ｃにボンディング接続されて
いる。
と、ＦＷＤのカソード電極１３０Ｃは、絶縁基板１００
上の第１の主電極配線層１１０Ａに半田付けされてい
る。ＩＧＢＴのエミッタ電極１２０Ｅと、ＦＷＤのアノ
ード電極１３０Ａは、アルミニウム（Ａｌ）などからな
る金属ワイヤー１５０によって、絶縁基板１００上の第
２の主電極配線層１１０Ｂにボンディング接続されてい
る。ＩＧＢＴのゲート電極１２０Ｇは、絶縁基板１００
上の制御電極配線層１１０Ｃにボンディング接続されて
いる。
【０００９】電極配線層１１０Ａ〜Ｃのそれぞれには引
き出し端子１６０Ａ〜Ｃが接続され、モジュール外に取
り出されている。
き出し端子１６０Ａ〜Ｃが接続され、モジュール外に取
り出されている。
【００１０】この電力用半導体モジュールの動作につい
て説明すると以下の如くである。
て説明すると以下の如くである。
【００１１】図１４は、図１３に例示した３相インバー
タ回路の１相分のＩＧＢＴ−ＦＷＤペアを表す回路図で
ある。
タ回路の１相分のＩＧＢＴ−ＦＷＤペアを表す回路図で
ある。
【００１２】すなわち、同図には、ＩＧＢＴ１２０１と
ＦＷＤ１３０１のペアと、ＩＧＢＴ１２０２とＦＷＤ１
３０２のペアが直列に接続されている回路が表されてい
る。
ＦＷＤ１３０１のペアと、ＩＧＢＴ１２０２とＦＷＤ１
３０２のペアが直列に接続されている回路が表されてい
る。
【００１３】まず、ＩＧＢＴ１２０１のゲート電極にタ
ーンオン信号を入力することによりＩＧＢＴ１２０１が
通電状態となり負荷電流ＩＬが供給されるが、この状態
からターンオフ信号を入力するとＩＧＢＴ１２０１は非
通電状態となり、負荷電流はＦＷＤ１３０２へと還流さ
れる。そして、再びＩＧＢＴ１２０１のゲート電極にタ
ーンオン信号を入力すると、ＩＧＢＴ１２０１が通電状
態となり、ＦＷＤ１３０２がリバースリカバリー動作を
行い、負荷電流ＩＬは再度ＩＧＢＴ１２０１を経由して
供給される。
ーンオン信号を入力することによりＩＧＢＴ１２０１が
通電状態となり負荷電流ＩＬが供給されるが、この状態
からターンオフ信号を入力するとＩＧＢＴ１２０１は非
通電状態となり、負荷電流はＦＷＤ１３０２へと還流さ
れる。そして、再びＩＧＢＴ１２０１のゲート電極にタ
ーンオン信号を入力すると、ＩＧＢＴ１２０１が通電状
態となり、ＦＷＤ１３０２がリバースリカバリー動作を
行い、負荷電流ＩＬは再度ＩＧＢＴ１２０１を経由して
供給される。
【００１４】一方、ＩＧＢＴ１２０２とＦＷＤ１３０１
とが同様の動作を行うことにより、負荷Ｌに逆方向の電
流を供給することができる。
とが同様の動作を行うことにより、負荷Ｌに逆方向の電
流を供給することができる。
【００１５】このようにして、ＩＧＢＴへの制御信号の
パルス幅などを制御することにより、負荷に交流電力を
供給できる。
パルス幅などを制御することにより、負荷に交流電力を
供給できる。
【００１６】
【発明が解決しようとする課題】ところで、電力用半導
体素子の高性能化により、近年、インバータ装置などの
電力変換効率は向上してきているが、素子の電力損失を
完全になくすことは困難である。
体素子の高性能化により、近年、インバータ装置などの
電力変換効率は向上してきているが、素子の電力損失を
完全になくすことは困難である。
【００１７】電力損失は、ＩＧＢＴおよびＦＷＤそれぞ
れにおける「通電損失」と、「スイッチング損失」に分
類できる。さらにスイッチング損失は、ＩＧＢＴのター
ンオン時に発生する損失「Ｅｏｎ」と、それと同時にリ
バースリカバリーを行う逆アームのＦＷＤの損失「Ｅｄ
ｓｗ」と、ＩＧＢＴのターンオフ時に発生する損失「Ｅ
ｏｆｆ」の３つに分類することができる。
れにおける「通電損失」と、「スイッチング損失」に分
類できる。さらにスイッチング損失は、ＩＧＢＴのター
ンオン時に発生する損失「Ｅｏｎ」と、それと同時にリ
バースリカバリーを行う逆アームのＦＷＤの損失「Ｅｄ
ｓｗ」と、ＩＧＢＴのターンオフ時に発生する損失「Ｅ
ｏｆｆ」の３つに分類することができる。
【００１８】電力用半導体モジュールにおいては、これ
らの電力損失により発生する熱を効率的に放出させるこ
とが必要であり、図１０に例示したようなモジュールの
場合、セラミック基板１００の裏面側（図面の背面側）
は図示しないヒートシンクに接合されるのが一般的であ
る。
らの電力損失により発生する熱を効率的に放出させるこ
とが必要であり、図１０に例示したようなモジュールの
場合、セラミック基板１００の裏面側（図面の背面側）
は図示しないヒートシンクに接合されるのが一般的であ
る。
【００１９】近年、電力用半導体素子の低損失化と高破
壊耐量化および制御回路の高性能化が進み、半導体素子
を高速動作させることが可能となった。ここで言う「高
速動作」とは、スイッチング時の電圧変化率ｄＶ／ｄｔ
や電流変化率ｄＩ／ｄｔを大きくすることを意味する。
このような高速動作により、電力損失を更に低減するこ
とが可能である。
壊耐量化および制御回路の高性能化が進み、半導体素子
を高速動作させることが可能となった。ここで言う「高
速動作」とは、スイッチング時の電圧変化率ｄＶ／ｄｔ
や電流変化率ｄＩ／ｄｔを大きくすることを意味する。
このような高速動作により、電力損失を更に低減するこ
とが可能である。
【００２０】図１５は、ＩＧＢＴのターンオン損失Ｅｏ
ｎと、ＦＷＤのリバースリカバリ損失Ｅｄｓｗの電流変
化率ｄＩ／ｄｔに対する依存性を表すグラフ図である。
同図に表したように、電流変化率ｄＩ／ｄｔを大きくす
ると、トータル損失（Ｅｏｎ＋Ｅｄｓｗ）は低下する傾
向にある。つまり、電流変化率を大きくすることによ
り、損失を低減し、効率を改善することができる。
ｎと、ＦＷＤのリバースリカバリ損失Ｅｄｓｗの電流変
化率ｄＩ／ｄｔに対する依存性を表すグラフ図である。
同図に表したように、電流変化率ｄＩ／ｄｔを大きくす
ると、トータル損失（Ｅｏｎ＋Ｅｄｓｗ）は低下する傾
向にある。つまり、電流変化率を大きくすることによ
り、損失を低減し、効率を改善することができる。
【００２１】ところが、個々の損失について見ると、電
流変化率ｄＩ／ｄｔが大きくなるとターンオン損失Ｅｏ
ｎは低下するのに対して、リバースリカバリ損失Ｅｄｓ
ｗは上昇する傾向が認められる。そして、電流変化率ｄ
Ｉ／ｄｔが、同図に点線で表したクロスオーバ点よりも
高くなると、両者の関係は逆転し、ターンオン損失Eｏ
ｎよりもリバースリカバリ損失Eｄｓｗのほうが大きく
なる。
流変化率ｄＩ／ｄｔが大きくなるとターンオン損失Ｅｏ
ｎは低下するのに対して、リバースリカバリ損失Ｅｄｓ
ｗは上昇する傾向が認められる。そして、電流変化率ｄ
Ｉ／ｄｔが、同図に点線で表したクロスオーバ点よりも
高くなると、両者の関係は逆転し、ターンオン損失Eｏ
ｎよりもリバースリカバリ損失Eｄｓｗのほうが大きく
なる。
【００２２】このようなリバースリカバリ損失Ｅｄｓｗ
は、ＦＷＤにおける発熱として表れる。そして、この発
熱が大きくなると、ＦＷＤの動作が不安定となったり、
故障が生ずる虞がある。
は、ＦＷＤにおける発熱として表れる。そして、この発
熱が大きくなると、ＦＷＤの動作が不安定となったり、
故障が生ずる虞がある。
【００２３】従って、電流変化率ｄＩ／ｄｔがクロスオ
ーバ点よりも高い条件において、トータル損失（Ｅｏｎ
＋Ｅｄｓｗ）を低減するためには、ＦＷＤのリバースリ
カバリ損失Ｅｄｓｗによる発熱を効率的に放散させるこ
とが重要となる。
ーバ点よりも高い条件において、トータル損失（Ｅｏｎ
＋Ｅｄｓｗ）を低減するためには、ＦＷＤのリバースリ
カバリ損失Ｅｄｓｗによる発熱を効率的に放散させるこ
とが重要となる。
【００２４】ここで一般に、電力用半導体モジュールに
搭載されるＩＧＢＴとＦＷＤのチップ面積を比較すると
ＩＧＢＴの方が大きい。このため、電流変化率ｄＩ／ｄ
ｔを大きくした場合、リバースリカバリ損失Ｅｄｓｗに
よるＦＷＤの発生熱密度はかなり大きくなる。つまり、
ＦＷＤに対する熱抵抗の低減が極めて重要となる。
搭載されるＩＧＢＴとＦＷＤのチップ面積を比較すると
ＩＧＢＴの方が大きい。このため、電流変化率ｄＩ／ｄ
ｔを大きくした場合、リバースリカバリ損失Ｅｄｓｗに
よるＦＷＤの発生熱密度はかなり大きくなる。つまり、
ＦＷＤに対する熱抵抗の低減が極めて重要となる。
【００２５】しかしながら、従来の電力用半導体モジュ
ールでは、ＦＷＤに対する熱抵抗はＩＧＢＴに対するそ
れと同等あるいはそれ以下であり、電流変化率ｄＩ／ｄ
ｔを大きくした場合のリバースリカバリ損失Ｅｄｓｗに
よる発熱を十分に放出することが困難であった。
ールでは、ＦＷＤに対する熱抵抗はＩＧＢＴに対するそ
れと同等あるいはそれ以下であり、電流変化率ｄＩ／ｄ
ｔを大きくした場合のリバースリカバリ損失Ｅｄｓｗに
よる発熱を十分に放出することが困難であった。
【００２６】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、ＦＷＤにおける発熱を
効率的に放出することにより、トータル損失が低くなる
ような高い電流変化率の条件においても安定動作する電
力用半導体モジュール及びこれを用いた電力変換装置を
提供することにある。
されたものであり、その目的は、ＦＷＤにおける発熱を
効率的に放出することにより、トータル損失が低くなる
ような高い電流変化率の条件においても安定動作する電
力用半導体モジュール及びこれを用いた電力変換装置を
提供することにある。
【００２７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体モジュールは、絶縁基板と、前記絶
縁基板の一方の主面上に設けられた電極配線層と、前記
電極配線層の上にマウントされたスイッチング素子と、
前記電極配線層の上にマウントされた還流ダイオード
と、を備えた電力変換用の半導体モジュールであって、
前記還流ダイオードにおいて生じた熱の拡散に対する熱
抵抗が、前記スイッチング素子において生じた熱の拡散
に対する熱抵抗よりも小さいことを特徴とする。
に、本発明の半導体モジュールは、絶縁基板と、前記絶
縁基板の一方の主面上に設けられた電極配線層と、前記
電極配線層の上にマウントされたスイッチング素子と、
前記電極配線層の上にマウントされた還流ダイオード
と、を備えた電力変換用の半導体モジュールであって、
前記還流ダイオードにおいて生じた熱の拡散に対する熱
抵抗が、前記スイッチング素子において生じた熱の拡散
に対する熱抵抗よりも小さいことを特徴とする。
【００２８】上記構成によれば、還流ダイオードにおけ
る発熱を効率的に放散させ、リバースリカバリ損失が高
い条件においても安定した動作を可能とすることができ
る。ここで、前記還流ダイオードは、前記電極配線層の
上において前記スイッチング素子よりも中央寄りにマウ
ントされてなるものとすることにより、電極配線層を介
した熱の放散を促進することができる。
る発熱を効率的に放散させ、リバースリカバリ損失が高
い条件においても安定した動作を可能とすることができ
る。ここで、前記還流ダイオードは、前記電極配線層の
上において前記スイッチング素子よりも中央寄りにマウ
ントされてなるものとすることにより、電極配線層を介
した熱の放散を促進することができる。
【００２９】また、前記還流ダイオードの前記電極配線
層とは反対側の主面に放熱リードが接続され、前記放熱
リードを介して前記ダイオードからの電流と発熱とが外
部に導出されるものとすれば、放熱リードを介して熱の
放散も実現できる。
層とは反対側の主面に放熱リードが接続され、前記放熱
リードを介して前記ダイオードからの電流と発熱とが外
部に導出されるものとすれば、放熱リードを介して熱の
放散も実現できる。
【００３０】その結果として、ダイオードをさらに効率
的に放熱でき、また、スイッチング素子の第２の主電極
のための電極配線層を基板上に形成する必要がなくなる
ので、半導体モジュールを従来よりも小型化することが
できる。
的に放熱でき、また、スイッチング素子の第２の主電極
のための電極配線層を基板上に形成する必要がなくなる
ので、半導体モジュールを従来よりも小型化することが
できる。
【００３１】また、半導体モジュールを従来と同様のサ
イズとした場合には、電極配線層の面積を拡大し、ダイ
オードからの熱の放散をさらに促進することができる。
イズとした場合には、電極配線層の面積を拡大し、ダイ
オードからの熱の放散をさらに促進することができる。
【００３２】ここで、前記還流ダイオードと前記放熱リ
ードとの間に介設された緩衝体をさらに備え、前記還流
ダイオードを構成する半導体の熱膨張率と前記緩衝体を
構成する材料の熱膨張率との差は、前記放熱リードを構
成する材料の熱膨張率と前記緩衝体を構成する材料の熱
膨張率の差よりも小さいものとすれば、還流ダイオード
と放熱リードとの熱膨張率の差に起因する熱歪みを緩和
することができる。
ードとの間に介設された緩衝体をさらに備え、前記還流
ダイオードを構成する半導体の熱膨張率と前記緩衝体を
構成する材料の熱膨張率との差は、前記放熱リードを構
成する材料の熱膨張率と前記緩衝体を構成する材料の熱
膨張率の差よりも小さいものとすれば、還流ダイオード
と放熱リードとの熱膨張率の差に起因する熱歪みを緩和
することができる。
【００３３】例えば、還流ダイオードがシリコン（Ｓ
ｉ）により構成され、放熱リードとして銅（Ｃｕ）を用
いる場合には、緩衝体の材料としては、モリブデン（Ｍ
ｏ）やタングステン（Ｗ）などを用いることができる。
ｉ）により構成され、放熱リードとして銅（Ｃｕ）を用
いる場合には、緩衝体の材料としては、モリブデン（Ｍ
ｏ）やタングステン（Ｗ）などを用いることができる。
【００３４】また、複数の前記放熱リードを備え、前記
複数の放熱リードが平板状電極に共通接続され前記ダイ
オードからの発熱が前記平板状電極を介してモジュール
の外部に放出されるものとすれば、平板状電極がヒート
シンクの作用を有し、放熱リードを介したダイオードか
らの放熱を促進できる。
複数の放熱リードが平板状電極に共通接続され前記ダイ
オードからの発熱が前記平板状電極を介してモジュール
の外部に放出されるものとすれば、平板状電極がヒート
シンクの作用を有し、放熱リードを介したダイオードか
らの放熱を促進できる。
【００３５】ここで、前記平板状電極は、モジュールの
外部に露出した露出部を有し、前記露出部にヒートシン
クが接続されたものとすれば、ダイオードからの放熱を
さらに促進できる。
外部に露出した露出部を有し、前記露出部にヒートシン
クが接続されたものとすれば、ダイオードからの放熱を
さらに促進できる。
【００３６】または、前記平板状電極に接続された絶縁
体と、前記絶縁体に接続されモジュールの外部に延出し
た熱伝導板と、前記モジュールの外部に延出した前記熱
伝導板に接続されたヒートシンクと、をさらに備えたも
のとすれば、ヒートシンクよるダイオードからの放熱を
確保しつつ、ヒートシンクを電気的に絶縁しててモジュ
ールの取り扱いを容易にすることもできる。
体と、前記絶縁体に接続されモジュールの外部に延出し
た熱伝導板と、前記モジュールの外部に延出した前記熱
伝導板に接続されたヒートシンクと、をさらに備えたも
のとすれば、ヒートシンクよるダイオードからの放熱を
確保しつつ、ヒートシンクを電気的に絶縁しててモジュ
ールの取り扱いを容易にすることもできる。
【００３７】また、前記スイッチング素子は、半導体の
一方の主面に第１の主電極、他方の主面に第２の主電極
と制御電極が設けられた縦型スイッチング素子であり、
前記還流ダイオードは、半導体の一方の主面にアノード
電極、他方の主面にカソード電極が設けられた縦型ダイ
オードであるものとすることにより、電力損失の低いイ
ンバータを実現できる。
一方の主面に第１の主電極、他方の主面に第２の主電極
と制御電極が設けられた縦型スイッチング素子であり、
前記還流ダイオードは、半導体の一方の主面にアノード
電極、他方の主面にカソード電極が設けられた縦型ダイ
オードであるものとすることにより、電力損失の低いイ
ンバータを実現できる。
【００３８】具体的には、例えば、スイッチング素子と
してＩＧＢＴを用いることができる。
してＩＧＢＴを用いることができる。
【００３９】また、本発明は、前記スイッチング素子の
ターンオン損失よりも前記還流ダイオードのリバースリ
カバリ損失の方が大きくなるような条件において適用し
た場合に、トータル損失を低く抑えつつ、ダイオードに
おける発熱を抑制して安定動作が可能とすることができ
る。
ターンオン損失よりも前記還流ダイオードのリバースリ
カバリ損失の方が大きくなるような条件において適用し
た場合に、トータル損失を低く抑えつつ、ダイオードに
おける発熱を抑制して安定動作が可能とすることができ
る。
【００４０】一方、本発明の電力変換装置は、前述のい
ずれかの半導体モジュールを備え、前記スイッチング素
子のターンオン損失よりも前記還流ダイオードのリバー
スリカバリ損失の方が大きくなる電流変化率において動
作することを特徴とする。
ずれかの半導体モジュールを備え、前記スイッチング素
子のターンオン損失よりも前記還流ダイオードのリバー
スリカバリ損失の方が大きくなる電流変化率において動
作することを特徴とする。
【００４１】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。
実施の形態について説明する。
【００４２】図１は、本発明の実施の形態にかかる半導
体モジュールの要部構成を模式的に例示する平面図であ
る。
体モジュールの要部構成を模式的に例示する平面図であ
る。
【００４３】すなわち、本実施形態の電力用半導体モジ
ュールにおいては、セラミック基板１０の上に主電極配
線層１１Ａと制御電極配線層１１Ｂが設けられ、主電極
配線層１１Ａの上には、スイッチング素子（ＩＧＢＴ）
１２とダイオード（ＦＷＤ）１３がそれぞれマウントさ
れている。
ュールにおいては、セラミック基板１０の上に主電極配
線層１１Ａと制御電極配線層１１Ｂが設けられ、主電極
配線層１１Ａの上には、スイッチング素子（ＩＧＢＴ）
１２とダイオード（ＦＷＤ）１３がそれぞれマウントさ
れている。
【００４４】セラミック基板１０の裏面側には、図示し
ないヒートシンクが接続され、スイッチング素子１２や
ダイオード１３において発生した熱を放熱するようにさ
れている。
ないヒートシンクが接続され、スイッチング素子１２や
ダイオード１３において発生した熱を放熱するようにさ
れている。
【００４５】スイッチング素子１２は、半導体基板の下
面に第１の主電極であるコレクタ電極１２Ｃを有し、上
面に第２の主電極であるエミッタ電極１２Ｅと制御電極
であるゲート電極１２Ｇとを有する。
面に第１の主電極であるコレクタ電極１２Ｃを有し、上
面に第２の主電極であるエミッタ電極１２Ｅと制御電極
であるゲート電極１２Ｇとを有する。
【００４６】ダイオード１３は、半導体基板の下面にカ
ソード電極１３Ｃ、上面にアノード電極１３Ａをそれぞ
れ有する。
ソード電極１３Ｃ、上面にアノード電極１３Ａをそれぞ
れ有する。
【００４７】スイッチング素子１２のコレクタ電極１２
Ｃと、ダイオードのカソード電極１３Ｃは、第１の主電
極配線層１１Ａに半田付けされている。また、スイッチ
ング素子のエミッタ電極１２Ｅと、ダイオードのアノー
ド電極１３Ａとは、アルミニウム（Ａｌ）などからなる
金属ワイヤー１５によって互いにボンディング接続され
ている。さらに、スイッチング素子のゲート電極１２Ｇ
は、制御電極配線層１１Ｂにボンディング接続されてい
る。
Ｃと、ダイオードのカソード電極１３Ｃは、第１の主電
極配線層１１Ａに半田付けされている。また、スイッチ
ング素子のエミッタ電極１２Ｅと、ダイオードのアノー
ド電極１３Ａとは、アルミニウム（Ａｌ）などからなる
金属ワイヤー１５によって互いにボンディング接続され
ている。さらに、スイッチング素子のゲート電極１２Ｇ
は、制御電極配線層１１Ｂにボンディング接続されてい
る。
【００４８】電極配線層１１Ａ及び１１Ｂには、それぞ
れ引き出し端子１６Ａ、Ｂが接続され、モジュール外に
取り出されている。
れ引き出し端子１６Ａ、Ｂが接続され、モジュール外に
取り出されている。
【００４９】一方、ダイオードのアノード電極１３Ａに
は、放熱リード１８が接続され、モジュール外に取り出
されている。放熱リード１８は、電極の導出と放熱経路
の確保の両方の役割を有する。
は、放熱リード１８が接続され、モジュール外に取り出
されている。放熱リード１８は、電極の導出と放熱経路
の確保の両方の役割を有する。
【００５０】またここで、引き出し端子１６Ａは、ダイ
オード１３にできるだけ近接させて設けることが望まし
い。このようにすれば、放熱リード１８と同様にダイオ
ード１３の近傍の熱抵抗を下げて作用放熱をさらに良好
にすることができる。また同時に、引き出し端子１６Ａ
をダイオード１３に近接して設ければ、放熱リード１８
と引き出し端子１６Ａとが近接するので、電極配線の相
互インダクタンスが低減され、モジュール内部でのサー
ジ電圧が低減される。
オード１３にできるだけ近接させて設けることが望まし
い。このようにすれば、放熱リード１８と同様にダイオ
ード１３の近傍の熱抵抗を下げて作用放熱をさらに良好
にすることができる。また同時に、引き出し端子１６Ａ
をダイオード１３に近接して設ければ、放熱リード１８
と引き出し端子１６Ａとが近接するので、電極配線の相
互インダクタンスが低減され、モジュール内部でのサー
ジ電圧が低減される。
【００５１】図２は、放熱リード１８を模式的に表す斜
視図である。放熱リードは、例えば、板状の金属により
構成され、その下端がダイオードのアノード電極１３Ａ
に半田付けあるいは圧接などの方法により接続されてい
る。放熱リードの上端は、モジュールの外部に導出さ
れ、外部回路に適宜接続されている。放熱リードの上端
を、図示しない放熱機構に接続してもよい。放熱リード
の材料としては、熱伝導性の良好な金属が望ましく、例
えば、銅（Ｃｕ）を用いることができる。
視図である。放熱リードは、例えば、板状の金属により
構成され、その下端がダイオードのアノード電極１３Ａ
に半田付けあるいは圧接などの方法により接続されてい
る。放熱リードの上端は、モジュールの外部に導出さ
れ、外部回路に適宜接続されている。放熱リードの上端
を、図示しない放熱機構に接続してもよい。放熱リード
の材料としては、熱伝導性の良好な金属が望ましく、例
えば、銅（Ｃｕ）を用いることができる。
【００５２】本実施形態によれば、ダイオード１３にお
ける発生損失熱の一部は、チップが搭載された主電極配
線層１１Ａからセラミック絶縁基板１０を介して、図示
しないヒートシンクに放出される。但し、金属板からな
る主電極配線層１１Ａはセラミックに較べて熱抵抗が小
さく、熱は横方向にも拡散される。そこで、ダイオード
１３を主電極配線層１１Ａの中心付近に配置することに
より、ダイオード１３における発熱をチップの四方に拡
散させることができる。
ける発生損失熱の一部は、チップが搭載された主電極配
線層１１Ａからセラミック絶縁基板１０を介して、図示
しないヒートシンクに放出される。但し、金属板からな
る主電極配線層１１Ａはセラミックに較べて熱抵抗が小
さく、熱は横方向にも拡散される。そこで、ダイオード
１３を主電極配線層１１Ａの中心付近に配置することに
より、ダイオード１３における発熱をチップの四方に拡
散させることができる。
【００５３】つまり、スイッチング素子１２は、主電極
配線層１１Ａの端に設けられているため、発生した熱
は、主に矢印Ａの方向にしか拡散されないのに対し、ダ
イオード１３の発生熱は、矢印Ｂ及びＣの両方向に拡散
するようになっている。主電極配線層１１Ａを拡散した
熱は、基板１０を介して図示しないヒートシンクにより
外部に放散される。
配線層１１Ａの端に設けられているため、発生した熱
は、主に矢印Ａの方向にしか拡散されないのに対し、ダ
イオード１３の発生熱は、矢印Ｂ及びＣの両方向に拡散
するようになっている。主電極配線層１１Ａを拡散した
熱は、基板１０を介して図示しないヒートシンクにより
外部に放散される。
【００５４】以上説明したように、本実施形態によれ
ば、ダイオード１３を主電極配線層１１Ａの中央付近に
配置することにより、発生熱を四方に拡散させ、発熱を
効率的に抑制することができる。
ば、ダイオード１３を主電極配線層１１Ａの中央付近に
配置することにより、発生熱を四方に拡散させ、発熱を
効率的に抑制することができる。
【００５５】さらに、本実施形態においては、ダイオー
ド１３のアノード電極１３Ａに放熱リード１８を接続す
ることにより、上方向にも熱を放出することができる。
その結果として、ダイオード１３からの放熱効率はさら
に改善され、リバースリカバリ損失Ｅｄｓｗによる発熱
量が大きいような動作条件においても安定な動作を確保
できる。つまり、図１５に例示した如く、トータル損失
（Ｅｏｎ＋Ｅｄｓｗ）を従来よりもさらに低減すること
ができる。
ド１３のアノード電極１３Ａに放熱リード１８を接続す
ることにより、上方向にも熱を放出することができる。
その結果として、ダイオード１３からの放熱効率はさら
に改善され、リバースリカバリ損失Ｅｄｓｗによる発熱
量が大きいような動作条件においても安定な動作を確保
できる。つまり、図１５に例示した如く、トータル損失
（Ｅｏｎ＋Ｅｄｓｗ）を従来よりもさらに低減すること
ができる。
【００５６】さらに、本実施形態によれば、放熱リード
１８をアノード電極１３Ａの上に設けることにより、図
１０と比較して絶縁基板上の第２の主電極配線１１０Ｂ
が不要となる。その結果として、モジュールのサイズを
従来よりも小型化することが可能となる。または、モジ
ュールサイズを従来と同様とした場合には、主電極配線
層１１Ａの面積をより大きくすることができるので、ダ
イオード１３からの横方向への熱の拡散をさらに促進す
ることができる。
１８をアノード電極１３Ａの上に設けることにより、図
１０と比較して絶縁基板上の第２の主電極配線１１０Ｂ
が不要となる。その結果として、モジュールのサイズを
従来よりも小型化することが可能となる。または、モジ
ュールサイズを従来と同様とした場合には、主電極配線
層１１Ａの面積をより大きくすることができるので、ダ
イオード１３からの横方向への熱の拡散をさらに促進す
ることができる。
【００５７】ここで、スイッチング素子１２として例え
ばＩＧＢＴを用いる場合は、図３（ａ）に例示したよう
に、エミッタ電極１２Ｅは通常はゲート配線ＧＷによっ
て複数に分割されている。このため、放熱リード１８を
ダイオード１３ではなく、スイッチング素子１２のエミ
ッタ電極に直接半田付け、あるいは圧接するとゲート・
エミッタ間が短絡する可能性があり、歩留まりや信頼性
の低下につながる。これに対して、ダイオード１３の表
面は、図３（ｂ）に例示したように、接合終端部を除い
てアノード電極が形成されているため、歩留まりを下げ
ることなく、放熱リード１８を半田付け、あるいは圧接
により接合させることができる。
ばＩＧＢＴを用いる場合は、図３（ａ）に例示したよう
に、エミッタ電極１２Ｅは通常はゲート配線ＧＷによっ
て複数に分割されている。このため、放熱リード１８を
ダイオード１３ではなく、スイッチング素子１２のエミ
ッタ電極に直接半田付け、あるいは圧接するとゲート・
エミッタ間が短絡する可能性があり、歩留まりや信頼性
の低下につながる。これに対して、ダイオード１３の表
面は、図３（ｂ）に例示したように、接合終端部を除い
てアノード電極が形成されているため、歩留まりを下げ
ることなく、放熱リード１８を半田付け、あるいは圧接
により接合させることができる。
【００５８】次に、本発明における放熱リード部の変形
例について説明する。
例について説明する。
【００５９】図４に例示した構成においては、ダイオー
ド１３と放熱リード１８との間に、緩衝体２０が挿入さ
れている。放熱リード１８の材料が銅などの場合、熱膨
張係数がダイオード１３を構成するシリコン（Ｓｉ）の
それと異なるために、熱歪みが生ずることも考えられ
る。そこで、ダイオード１３と放熱リード１８との間に
ダイオード１８を構成する材料に近い熱膨張係数を有す
る緩衝体２０を挿入することにより、熱膨張係数の違い
を緩和し、熱歪みを低減することができる。例えば、ダ
イオード１３からシリコンからなる場合には、緩衝体２
０の材料としてモリブデン（Ｍｏ）やタングステン
（Ｗ）を用いることができる。
ド１３と放熱リード１８との間に、緩衝体２０が挿入さ
れている。放熱リード１８の材料が銅などの場合、熱膨
張係数がダイオード１３を構成するシリコン（Ｓｉ）の
それと異なるために、熱歪みが生ずることも考えられ
る。そこで、ダイオード１３と放熱リード１８との間に
ダイオード１８を構成する材料に近い熱膨張係数を有す
る緩衝体２０を挿入することにより、熱膨張係数の違い
を緩和し、熱歪みを低減することができる。例えば、ダ
イオード１３からシリコンからなる場合には、緩衝体２
０の材料としてモリブデン（Ｍｏ）やタングステン
（Ｗ）を用いることができる。
【００６０】一方、図５に例示した構成においては、ダ
イオード１３の上に緩衝体２０が設けられ、その上に円
柱状の放熱リード１８が設けられている。本発明におけ
る放熱リード１８は、熱の放出の観点から、アノード電
極１３Ａとの接合面積、並びに放熱リード自身の断面積
も大きいことが望ましい。図５に例示した如く、放熱リ
ードを円柱乃至ロッド状とすれば、断面積もアノード電
極１３Ａとの接触面積も大きくすることができる点で有
利である。なお、図示した具体例の他にも、放熱リード
は、例えば角柱状などの形状としても良い。
イオード１３の上に緩衝体２０が設けられ、その上に円
柱状の放熱リード１８が設けられている。本発明におけ
る放熱リード１８は、熱の放出の観点から、アノード電
極１３Ａとの接合面積、並びに放熱リード自身の断面積
も大きいことが望ましい。図５に例示した如く、放熱リ
ードを円柱乃至ロッド状とすれば、断面積もアノード電
極１３Ａとの接触面積も大きくすることができる点で有
利である。なお、図示した具体例の他にも、放熱リード
は、例えば角柱状などの形状としても良い。
【００６１】次に、本発明の第２の具体例について説明
する。
する。
【００６２】図６は、本具体例の電力用半導体モジュー
ルの要部構成を模式的に表す平面図である。同図につい
ては、図１乃至図５に関して前述したものと同様の要素
については、同一の符号を付して詳細な説明は省略す
る。
ルの要部構成を模式的に表す平面図である。同図につい
ては、図１乃至図５に関して前述したものと同様の要素
については、同一の符号を付して詳細な説明は省略す
る。
【００６３】本具体例のモジュールにおいては、主電極
配線層１１Ａが略L字状のパターンを有し、その中央付
近にダイオード１３が設けられている。このように配置
しても、ダイオード１３の発熱は、矢印Ｂ及びＣで表し
た方向を主要成分としてチップの周囲に拡散され、放熱
効率を改善することができる。
配線層１１Ａが略L字状のパターンを有し、その中央付
近にダイオード１３が設けられている。このように配置
しても、ダイオード１３の発熱は、矢印Ｂ及びＣで表し
た方向を主要成分としてチップの周囲に拡散され、放熱
効率を改善することができる。
【００６４】またここでも、引き出し端子１６Ａは、ダ
イオード１３にできるだけ近接させて設けることによ
り、放熱リード１８と同様にダイオード１３の近傍の熱
抵抗を下げて作用放熱をさらに良好にすることができ
る。また同時に、引き出し端子１６Ａをダイオード１３
に近接して設ければ、放熱リード１８と引き出し端子１
６Ａとが近接するので、電極配線の相互インダクタンス
が低減され、モジュール内部でのサージ電圧が低減され
る。
イオード１３にできるだけ近接させて設けることによ
り、放熱リード１８と同様にダイオード１３の近傍の熱
抵抗を下げて作用放熱をさらに良好にすることができ
る。また同時に、引き出し端子１６Ａをダイオード１３
に近接して設ければ、放熱リード１８と引き出し端子１
６Ａとが近接するので、電極配線の相互インダクタンス
が低減され、モジュール内部でのサージ電圧が低減され
る。
【００６５】また、本具体例の場合、主電極配線層１１
Ａを略Ｌ字状に形成することにより、図１の具体例と比
較して、モジュールのサイズをコンパクトに抑えること
が可能となる。
Ａを略Ｌ字状に形成することにより、図１の具体例と比
較して、モジュールのサイズをコンパクトに抑えること
が可能となる。
【００６６】図７は、本発明の第３の具体例としての電
力用半導体モジュールの要部構成を表す平面図である。
同図についても、図１乃至図６に関して前述したものと
同様の要素については、同一の符号を付して詳細な説明
は省略する。
力用半導体モジュールの要部構成を表す平面図である。
同図についても、図１乃至図６に関して前述したものと
同様の要素については、同一の符号を付して詳細な説明
は省略する。
【００６７】本具体例においては、基板１０の上に第２
の主電極配線層１１Ｃを設け、エミッタ電極１２Ｅ及び
アノード電極１３Ａからワイア１５によりそれぞれボン
ディング接続されている。そして、第２の主電極配線層
１１Ｃに電極端子１６Ｃが接続され、外部に導出されて
いる。
の主電極配線層１１Ｃを設け、エミッタ電極１２Ｅ及び
アノード電極１３Ａからワイア１５によりそれぞれボン
ディング接続されている。そして、第２の主電極配線層
１１Ｃに電極端子１６Ｃが接続され、外部に導出されて
いる。
【００６８】本発明によれば、このように放熱リードを
設けない構造においても、ダイオード１３の発熱は主電
極配線層１１Ａを四方に拡散するので、放熱効率を従来
よりも高くすることが可能である。
設けない構造においても、ダイオード１３の発熱は主電
極配線層１１Ａを四方に拡散するので、放熱効率を従来
よりも高くすることが可能である。
【００６９】またここでも、引き出し端子１６Ａは、ダ
イオード１３にできるだけ近接させて設けることによ
り、ダイオード１３の近傍の熱抵抗を下げて作用放熱を
さらに良好にすることができる。
イオード１３にできるだけ近接させて設けることによ
り、ダイオード１３の近傍の熱抵抗を下げて作用放熱を
さらに良好にすることができる。
【００７０】図８は、本発明の第４の具体例としての電
力用半導体モジュールの要部構成を表す平面図である。
同図についても、図１乃至図７に関して前述したものと
同様の要素については、同一の符号を付して詳細な説明
は省略する。
力用半導体モジュールの要部構成を表す平面図である。
同図についても、図１乃至図７に関して前述したものと
同様の要素については、同一の符号を付して詳細な説明
は省略する。
【００７１】本具体例においては、ひとつのダイオード
１３に対して、２つのスイッチング素子１２Ａ、１２Ｂ
が並列接続されている。本発明においては、スイッチン
グ素子とダイオードの電流容量に応じて、このような並
列接続の構成を適宜採ることができる。
１３に対して、２つのスイッチング素子１２Ａ、１２Ｂ
が並列接続されている。本発明においては、スイッチン
グ素子とダイオードの電流容量に応じて、このような並
列接続の構成を適宜採ることができる。
【００７２】本具体例においても、主電極配線層１１Ａ
の中央付近にダイオード１３を配することにより、ダイ
オード１３からの熱を四方に拡散させることができる。
特に、図８の具体例の場合は、ダイオード１３からの熱
は、主に矢印Ａ、Ｂ、Ｃの方向に拡散し、基板１０を介
して図示しないヒートシンクにより放散される。また同
時の発熱の一部は、ダイオード１３に接続された放熱リ
ード１８を介して上方に放出される。このようにダイオ
ード１３からの放熱を確保することにより、ダイオード
のリバースリカバリ損失Ｅｄｓｗによる発熱量が大きい
ような動作条件においても安定な動作を確保でき、図１
５に例示したように、トータル損失（Ｅｏｎ＋Ｅｄｓ
ｗ）を従来よりもさらに低減することができる。
の中央付近にダイオード１３を配することにより、ダイ
オード１３からの熱を四方に拡散させることができる。
特に、図８の具体例の場合は、ダイオード１３からの熱
は、主に矢印Ａ、Ｂ、Ｃの方向に拡散し、基板１０を介
して図示しないヒートシンクにより放散される。また同
時の発熱の一部は、ダイオード１３に接続された放熱リ
ード１８を介して上方に放出される。このようにダイオ
ード１３からの放熱を確保することにより、ダイオード
のリバースリカバリ損失Ｅｄｓｗによる発熱量が大きい
ような動作条件においても安定な動作を確保でき、図１
５に例示したように、トータル損失（Ｅｏｎ＋Ｅｄｓ
ｗ）を従来よりもさらに低減することができる。
【００７３】またここでも、引き出し端子１６Ａは、ダ
イオード１３にできるだけ近接させて設けることによ
り、放熱リード１８と同様にダイオード１３の近傍の熱
抵抗を下げて作用放熱をさらに良好にすることができ
る。また同時に、引き出し端子１６Ａをダイオード１３
に近接して設ければ、放熱リード１８と引き出し端子１
６Ａとが近接するので、電極配線の相互インダクタンス
が低減され、モジュール内部でのサージ電圧が低減され
る。
イオード１３にできるだけ近接させて設けることによ
り、放熱リード１８と同様にダイオード１３の近傍の熱
抵抗を下げて作用放熱をさらに良好にすることができ
る。また同時に、引き出し端子１６Ａをダイオード１３
に近接して設ければ、放熱リード１８と引き出し端子１
６Ａとが近接するので、電極配線の相互インダクタンス
が低減され、モジュール内部でのサージ電圧が低減され
る。
【００７４】図９は、本発明の第５の具体例としての電
力用半導体モジュールの要部構成を表す説明図である。
すなわち、同図（ａ）はその内部の要部斜視図、同図
（ｂ）はその平面図、同図（ｃ）及び（ｄ）は、その主
電極端子を表す斜視図である。
力用半導体モジュールの要部構成を表す説明図である。
すなわち、同図（ａ）はその内部の要部斜視図、同図
（ｂ）はその平面図、同図（ｃ）及び（ｄ）は、その主
電極端子を表す斜視図である。
【００７５】これらの図についても、図１乃至図８に関
して前述したものと同様の要素については、同一の符号
を付して詳細な説明は省略する。
して前述したものと同様の要素については、同一の符号
を付して詳細な説明は省略する。
【００７６】本具体例のモジュールにおいては、ベース
板３０の上に４枚の基板１０が設けられている。基板１
０のそれぞれには、本発明の第４具体例（図８）として
表したモジュール構成要素が形成されている。これら４
つのモジュール構成要素は、並列に接続されてひとつの
モジュールを構成している。
板３０の上に４枚の基板１０が設けられている。基板１
０のそれぞれには、本発明の第４具体例（図８）として
表したモジュール構成要素が形成されている。これら４
つのモジュール構成要素は、並列に接続されてひとつの
モジュールを構成している。
【００７７】そして、４枚の基板１０のそれぞれに接続
される放熱リード１８は、同図（ｃ）に例示したように
平板状電極Ｐ１に共通接続されて主電極端子としてモジ
ュールの外部に導出される。また、同図に例示したよう
に、平板状電極Ｐ１は、モジュールの外部に導出される
端子部Ｆ１を有する。
される放熱リード１８は、同図（ｃ）に例示したように
平板状電極Ｐ１に共通接続されて主電極端子としてモジ
ュールの外部に導出される。また、同図に例示したよう
に、平板状電極Ｐ１は、モジュールの外部に導出される
端子部Ｆ１を有する。
【００７８】同様に、４枚の基板１０のそれぞれに接続
される引き出し端子１６Ａも、同図（ｄ）に例示したよ
うに平板状電極Ｐ２に共通接続されて主電極端子として
モジュールの外部に導出される。また、同図に例示した
ように、平板状電極Ｐ２は、モジュールの外部に導出さ
れる端子部Ｆ２を有する。
される引き出し端子１６Ａも、同図（ｄ）に例示したよ
うに平板状電極Ｐ２に共通接続されて主電極端子として
モジュールの外部に導出される。また、同図に例示した
ように、平板状電極Ｐ２は、モジュールの外部に導出さ
れる端子部Ｆ２を有する。
【００７９】このように、放熱リード１８や引き出し端
子１６Ａを平板状電極に接続することにより、主電極端
子を大面積化してヒートシンクの作用を付加し、ダイオ
ード１３などからの放熱を促進することができる。
子１６Ａを平板状電極に接続することにより、主電極端
子を大面積化してヒートシンクの作用を付加し、ダイオ
ード１３などからの放熱を促進することができる。
【００８０】またさらに、モジュールの外部に導出され
る端子部Ｆ１、Ｆ２を設けることにより、これら端子部
が放熱板としても作用し、放熱効果をさらに高くするこ
とができる。
る端子部Ｆ１、Ｆ２を設けることにより、これら端子部
が放熱板としても作用し、放熱効果をさらに高くするこ
とができる。
【００８１】図１０は、本発明の第６の具体例としての
電力用半導体モジュールの要部構成を表す説明図であ
る。すなわち、同図（ａ）はその主電極端子を表す斜視
図、同図（ｂ）はモジュールの外観を表す斜視図であ
る。
電力用半導体モジュールの要部構成を表す説明図であ
る。すなわち、同図（ａ）はその主電極端子を表す斜視
図、同図（ｂ）はモジュールの外観を表す斜視図であ
る。
【００８２】これらの図についても、図１乃至図９に関
して前述したものと同様の要素については、同一の符号
を付して詳細な説明は省略する。
して前述したものと同様の要素については、同一の符号
を付して詳細な説明は省略する。
【００８３】本具体例のモジュールの場合、第５具体例
（図９）の放熱リード１８の主電極端子（図９（ｃ））
における平板状電極Ｐ１を両側に延出させてモジュール
の外部に導出する。そして、この露出部にヒートシンク
Ｈ１を接続した構造を有する。このようにすれば、ダイ
オード１３から放熱リード１８を介した放熱をさらに促
進することができる。なお、図１０（ｂ）は、ベース板
３０の裏面側にもヒートシンクＨ２が設けられている状
態を例示している。但しここで、平板状電極Ｐ１をその
ままモジュールの側面に露出させると電気的にも接続さ
れたままの状態となってしまう。
（図９）の放熱リード１８の主電極端子（図９（ｃ））
における平板状電極Ｐ１を両側に延出させてモジュール
の外部に導出する。そして、この露出部にヒートシンク
Ｈ１を接続した構造を有する。このようにすれば、ダイ
オード１３から放熱リード１８を介した放熱をさらに促
進することができる。なお、図１０（ｂ）は、ベース板
３０の裏面側にもヒートシンクＨ２が設けられている状
態を例示している。但しここで、平板状電極Ｐ１をその
ままモジュールの側面に露出させると電気的にも接続さ
れたままの状態となってしまう。
【００８４】そこで、図１１（ａ）に例示した如く、熱
抵抗の低い絶縁体Ｉを介して平板状電極Ｐ１に熱伝導板
Ｔを接続する。そして、この熱伝導板Ｔをモジュールの
ケースＣの外部に導出してヒートシンクＨ１を接続す
る。このようにすれば、モジュールの外部に露出したヒ
ートシンクＨ１や熱伝導板Ｔは、ダイオード１３とは電
気的に絶縁されるので、取り扱いが容易となる。
抵抗の低い絶縁体Ｉを介して平板状電極Ｐ１に熱伝導板
Ｔを接続する。そして、この熱伝導板Ｔをモジュールの
ケースＣの外部に導出してヒートシンクＨ１を接続す
る。このようにすれば、モジュールの外部に露出したヒ
ートシンクＨ１や熱伝導板Ｔは、ダイオード１３とは電
気的に絶縁されるので、取り扱いが容易となる。
【００８５】絶縁体Ｉの材料としては、電気抵抗が高
く、且つ熱抵抗が低いものが望ましく、例えば、窒化ア
ルミニウムなどを用いることが可能である。
く、且つ熱抵抗が低いものが望ましく、例えば、窒化ア
ルミニウムなどを用いることが可能である。
【００８６】また、図１１（ｂ）に例示した如く、熱伝
導板Ｔをモジュールの側面で折り曲げてヒートシンクＨ
１を接続しても良い。
導板Ｔをモジュールの側面で折り曲げてヒートシンクＨ
１を接続しても良い。
【００８７】以上図１乃至図１１を参照しつつ説明した
本発明の電力半導体モジュールは、例えば、図１３に例
示したようなインバータ構成を有する電力変換装置に用
いることができる。
本発明の電力半導体モジュールは、例えば、図１３に例
示したようなインバータ構成を有する電力変換装置に用
いることができる。
【００８８】このようにして構成された本発明の電力変
換装置は、図１５に関して前述したように、電力損失が
低くなるようなｄｌ／ｄｔの条件において動作させた場
合にも、ダイオードからの良好な放熱を確保して安定な
動作をさせることができる。
換装置は、図１５に関して前述したように、電力損失が
低くなるようなｄｌ／ｄｔの条件において動作させた場
合にも、ダイオードからの良好な放熱を確保して安定な
動作をさせることができる。
【００８９】つまり、本発明の電力変換装置は、従来よ
りも電力損失が低くなる条件において、確実且つ安定し
た動作をさせることができる点で優れる。る以上具体例
を参照しつつ本発明の実施の形態について説明した。し
かし、本発明は、これらの具体例に限定されるものでは
ない。例えば、本発明の電力用半導体モジュールに搭載
する半導体素子は、ＩＧＢＴやＦＷＤに限定されず、Ｉ
ＥＧＴや、パワーＭＯＳＦＥＴ、整流素子、サイリス
タ、ＧＴＯなどの各種の素子を用いて同様の効果を得る
ことができる。
りも電力損失が低くなる条件において、確実且つ安定し
た動作をさせることができる点で優れる。る以上具体例
を参照しつつ本発明の実施の形態について説明した。し
かし、本発明は、これらの具体例に限定されるものでは
ない。例えば、本発明の電力用半導体モジュールに搭載
する半導体素子は、ＩＧＢＴやＦＷＤに限定されず、Ｉ
ＥＧＴや、パワーＭＯＳＦＥＴ、整流素子、サイリス
タ、ＧＴＯなどの各種の素子を用いて同様の効果を得る
ことができる。
【００９０】また、その配置関係についても、図示した
具体例には限定されず、放熱を促す半導体素子を、そう
でない素子よりも相対的に配線層の中央寄りに配置した
ものは本発明の範囲に包含される。より望ましくは、ス
イッチング素子とダイオードとの組み合わせにおいて、
ダイオードを配線層の中央寄りに配置することにより、
損失のクロスオーバ点よりも電流変化率が大きくなる動
作条件において、トータル損失をさらに低減することが
できる点で、有利である。
具体例には限定されず、放熱を促す半導体素子を、そう
でない素子よりも相対的に配線層の中央寄りに配置した
ものは本発明の範囲に包含される。より望ましくは、ス
イッチング素子とダイオードとの組み合わせにおいて、
ダイオードを配線層の中央寄りに配置することにより、
損失のクロスオーバ点よりも電流変化率が大きくなる動
作条件において、トータル損失をさらに低減することが
できる点で、有利である。
【００９１】
【発明の効果】以上詳述したように、本発明によれば、
複数の半導体素子を搭載した電力用半導体モジュール、
例えば、スイッチング素子とダイオードとの組み合わせ
において、ダイオードを配線層の中央寄りに配置するこ
とにより、効率的な放熱を実現し、損失のクロスオーバ
点よりも電流変化率が大きくなる動作条件において、ト
ータル損失をさらに低減することができる。
複数の半導体素子を搭載した電力用半導体モジュール、
例えば、スイッチング素子とダイオードとの組み合わせ
において、ダイオードを配線層の中央寄りに配置するこ
とにより、効率的な放熱を実現し、損失のクロスオーバ
点よりも電流変化率が大きくなる動作条件において、ト
ータル損失をさらに低減することができる。
【００９２】さらに、本発明によれば、このようなダイ
オードに放熱リードを接続することにより、上方にも熱
を放散することができ、さらに放熱効率を高くすること
ができる。
オードに放熱リードを接続することにより、上方にも熱
を放散することができ、さらに放熱効率を高くすること
ができる。
【００９３】その結果として、従来よりもトータル損失
が低くなる条件において、ダイオードのリバースリカバ
リ損失Ｅｄｓｗによる発熱を効率的に放散し、安定した
動作を可能とすることができ、産業上のメリットは多大
である。
が低くなる条件において、ダイオードのリバースリカバ
リ損失Ｅｄｓｗによる発熱を効率的に放散し、安定した
動作を可能とすることができ、産業上のメリットは多大
である。
【図１】本発明の実施の形態にかかる半導体モジュール
の要部構成を模式的に例示する平面図である。
の要部構成を模式的に例示する平面図である。
【図２】放熱リード１８を模式的に表す斜視図である。
【図３】スイッチング素子とダイオードの電極配置を例
示する模式図である。
示する模式図である。
【図４】ダイオード１３と放熱リード１８との間に、緩
衝体２０が挿入された状態を表す模式図である。
衝体２０が挿入された状態を表す模式図である。
【図５】ダイオード１３の上に緩衝体２０が設けられ、
その上に円柱状の放熱リード１８が設けられている状態
を表す模式図である。
その上に円柱状の放熱リード１８が設けられている状態
を表す模式図である。
【図６】本発明の第２の具体例の電力用半導体モジュー
ルの要部構成を模式的に表す平面図である。
ルの要部構成を模式的に表す平面図である。
【図７】本発明の第３の具体例としての電力用半導体モ
ジュールの要部構成を表す平面図である。
ジュールの要部構成を表す平面図である。
【図８】本発明の第４の具体例としての電力用半導体モ
ジュールの要部構成を表す平面図である。
ジュールの要部構成を表す平面図である。
【図９】本発明の第５の具体例としての電力用半導体モ
ジュールの要部構成を表す説明図である。すなわち、同
図（ａ）はその内部の要部斜視図、同図（ｂ）はその平
面図、同図（ｃ）及び（ｄ）は、その主電極端子を表す
斜視図である。
ジュールの要部構成を表す説明図である。すなわち、同
図（ａ）はその内部の要部斜視図、同図（ｂ）はその平
面図、同図（ｃ）及び（ｄ）は、その主電極端子を表す
斜視図である。
【図１０】本発明の第６の具体例としての電力用半導体
モジュールの要部構成を表す説明図である。すなわち、
同図（ａ）はその主電極端子を表す斜視図、同図（ｂ）
はモジュールの外観を表す斜視図である。
モジュールの要部構成を表す説明図である。すなわち、
同図（ａ）はその主電極端子を表す斜視図、同図（ｂ）
はモジュールの外観を表す斜視図である。
【図１１】熱抵抗の低い絶縁体Ｉを介して平板状電極Ｐ
１に熱伝導板Ｔを接続したモジュールの要部断面図であ
る。
１に熱伝導板Ｔを接続したモジュールの要部断面図であ
る。
【図１２】従来の電力用半導体モジュールの要部構成を
模式的に表す平面図である。
模式的に表す平面図である。
【図１３】電力変換装置の一例としてのインバータ回路
を例示する概念図である。
を例示する概念図である。
【図１４】図１３に例示したインバータ回路の１アーム
分のＩＧＢＴ−ＦＷＤペアを表す回路図である。
分のＩＧＢＴ−ＦＷＤペアを表す回路図である。
【図１５】ＩＧＢＴのターンオン損失Ｅｏｎと、ＦＷＤ
のリバースリカバリ損失Ｅｄｓｗの電流変化率ｄＩ／ｄ
ｔに対する依存性を表すグラフ図である。
のリバースリカバリ損失Ｅｄｓｗの電流変化率ｄＩ／ｄ
ｔに対する依存性を表すグラフ図である。
１０ 基板
１１Ａ 主電極配線層
１１Ｂ 制御電極配線層
１１Ｃ 主電極配線層
１２ スイッチング素子
１２Ａ スイッチング素子
１２Ｃ コレクタ電極
１２Ｅ エミッタ電極
１２Ｇ ゲート電極
１３ ダイオード
１３Ａ アノード電極
１３Ｃ カソード電極
１５ ワイア
１６Ａ、１６Ｂ、１６Ｃ 電極端子
１８ 放熱リード
２０ 緩衝体
３０ ベース板
１００ セラミック基板
１００ 絶縁基板
１１０Ａ 主電極配線層
１１０Ａ〜Ｃ 電極配線層
１１０Ｂ 主電極配線
１１０Ｂ 主電極配線層
１１０Ｃ 制御電極配線層
１２０ 半導体素子
１２０Ｃ コレクタ電極
１２０Ｅ エミッタ電極
１２０Ｇ ゲート電極
１３０Ａ アノード電極
１３０Ｃ カソード電極
１５０ 金属ワイヤー
１６０Ａ〜Ｃ 端子
Ｃ ケース
Eｄｓｗ リバースリカバリ損失
Eｏｎ ターンオン損失
Ｆ１、Ｆ２ 端子部
Ｈ１、Ｈ２ ヒートシンク
Ｐ１、Ｐ２ 平板状電極
Ｔ 熱伝導板
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小倉 常雄
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝マイクロエレクトロニクスセン
ター内
(72)発明者 大村 一郎
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝マイクロエレクトロニクスセン
ター内
(72)発明者 土門 知一
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝研究開発センター内
Ｆターム(参考） 5F036 AA01 BA04 BA23 BB05 BB16
BB18 BB21
5H007 CA01 CB05 HA03 HA04 HA05
5H740 BA11 BA18 BB05 MM08 MM10
PP02 PP03 PP06
Claims (10)
- 【請求項１】絶縁基板と、 前記絶縁基板の一方の主面上に設けられた電極配線層
と、 前記電極配線層の上にマウントされたスイッチング素子
と、 前記電極配線層の上にマウントされた還流ダイオード
と、 を備えた電力変換用の半導体モジュールであって、 前記還流ダイオードにおいて生じた熱の拡散に対する熱
抵抗が、前記スイッチング素子において生じた熱の拡散
に対する熱抵抗よりも小さいことを特徴とする半導体モ
ジュール。 - 【請求項２】前記還流ダイオードは、前記電極配線層の
上において前記スイッチング素子よりも中央寄りにマウ
ントされてなることを特徴とする請求項１記載の半導体
モジュール。 - 【請求項３】前記還流ダイオードの前記電極配線層とは
反対側の主面に放熱リードが接続され、前記放熱リード
を介して前記ダイオードからの電流と発熱とが外部に導
出されるものとして構成されたことを特徴とする請求項
１または２に記載の半導体モジュール。 - 【請求項４】前記還流ダイオードと前記放熱リードとの
間に介設された緩衝体をさらに備え、 前記還流ダイオードを構成する半導体の熱膨張率と前記
緩衝体を構成する材料の熱膨張率との差は、前記放熱リ
ードを構成する材料の熱膨張率と前記緩衝体を構成する
材料の熱膨張率の差よりも小さいことを特徴とする請求
項３記載の半導体モジュール。 - 【請求項５】複数の前記放熱リードを備え、 前記複数の放熱リードが平板状電極に共通接続され前記
ダイオードからの発熱が前記平板状電極を介してモジュ
ールの外部に放出されることを特徴とする請求項３また
は４に記載の半導体モジュール。 - 【請求項６】前記平板状電極は、モジュールの外部に露
出した露出部を有し、 前記露出部にヒートシンクが接続されたことを特徴とす
る請求項５記載の半導体モジュール。 - 【請求項７】前記平板状電極に接続された絶縁体と、 前記絶縁体に接続されモジュールの外部に延出した熱伝
導板と、 前記モジュールの外部に延出した前記熱伝導板に接続さ
れたヒートシンクと、 をさらに備えたことを特徴とする請求項５記載の半導体
モジュール。 - 【請求項８】前記スイッチング素子は、半導体の一方の
主面に第１の主電極、他方の主面に第２の主電極と制御
電極が設けられた縦型スイッチング素子であり、 前記還流ダイオードは、半導体の一方の主面にアノード
電極、他方の主面にカソード電極が設けられた縦型ダイ
オードであることを特徴とする請求項１〜７のいずれか
１つに記載の半導体モジュール。 - 【請求項９】前記スイッチング素子のターンオン損失よ
りも前記還流ダイオードのリバースリカバリ損失の方が
大きくなる電流変化率が得られることを特徴とする請求
項１〜５のいずれか１つに記載の半導体モジュール。 - 【請求項１０】請求項１〜９のいずれか１つに記載の半
導体モジュールを備え、 前記スイッチング素子のターンオン損失よりも前記還流
ダイオードのリバースリカバリ損失の方が大きくなる電
流変化率において動作することを特徴とする電力変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194226A JP4243043B2 (ja) | 2001-06-27 | 2001-06-27 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194226A JP4243043B2 (ja) | 2001-06-27 | 2001-06-27 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007969A true JP2003007969A (ja) | 2003-01-10 |
| JP4243043B2 JP4243043B2 (ja) | 2009-03-25 |
Family
ID=19032397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194226A Expired - Fee Related JP4243043B2 (ja) | 2001-06-27 | 2001-06-27 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4243043B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188346A (ja) * | 2008-02-08 | 2009-08-20 | Denso Corp | 半導体モジュール |
| CN103295920A (zh) * | 2012-02-22 | 2013-09-11 | 江苏宏微科技有限公司 | 非绝缘型功率模块及其封装工艺 |
| EP3376538A1 (en) * | 2017-03-15 | 2018-09-19 | Infineon Technologies AG | Semiconductor arrangement with controllable semiconductor elements |
| CN111341749A (zh) * | 2018-12-17 | 2020-06-26 | 株式会社电装 | 半导体模块 |
-
2001
- 2001-06-27 JP JP2001194226A patent/JP4243043B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188346A (ja) * | 2008-02-08 | 2009-08-20 | Denso Corp | 半導体モジュール |
| JP4506848B2 (ja) * | 2008-02-08 | 2010-07-21 | 株式会社デンソー | 半導体モジュール |
| US7957135B2 (en) | 2008-02-08 | 2011-06-07 | Denso Corporation | Semiconductor module |
| DE102009006869B4 (de) | 2008-02-08 | 2023-02-02 | Denso Corporation | Halbleitermodul |
| CN103295920A (zh) * | 2012-02-22 | 2013-09-11 | 江苏宏微科技有限公司 | 非绝缘型功率模块及其封装工艺 |
| CN103295920B (zh) * | 2012-02-22 | 2016-04-27 | 江苏宏微科技有限公司 | 非绝缘型功率模块及其封装工艺 |
| EP3376538A1 (en) * | 2017-03-15 | 2018-09-19 | Infineon Technologies AG | Semiconductor arrangement with controllable semiconductor elements |
| CN111341749A (zh) * | 2018-12-17 | 2020-06-26 | 株式会社电装 | 半导体模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4243043B2 (ja) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6245365B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| US11355477B2 (en) | Power semiconductor module and power conversion device | |
| CN106252320B (zh) | 半导体装置 | |
| KR20010041692A (ko) | 전자 반도체 모듈 | |
| JP2002026251A (ja) | 半導体装置 | |
| US6657874B2 (en) | Semiconductor converter circuit and circuit module | |
| JP4164409B2 (ja) | 半導体パワーモジュール | |
| US7148562B2 (en) | Power semiconductor device and power semiconductor module | |
| JP6603676B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| JP2022062235A (ja) | パワー・デバイス用のパッケージ構造 | |
| CN111788682A (zh) | 半导体装置 | |
| JP2002151691A (ja) | 低インダクタンスの回路装置 | |
| JP2021141222A (ja) | 半導体モジュール | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| CN113875006A (zh) | 三电平功率模块 | |
| JP6331543B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| JP2000049281A (ja) | 半導体装置 | |
| US20230282622A1 (en) | Semiconductor device | |
| JP2005236108A (ja) | 半導体装置 | |
| JP4243043B2 (ja) | 半導体モジュール | |
| US11935875B2 (en) | Power module layout for symmetric switching and temperature sensing | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| JP3644161B2 (ja) | パワー半導体モジュール | |
| KR20210041426A (ko) | 전력용 반도체 모듈 및 그 제조 방법 | |
| US6081039A (en) | Pressure assembled motor cube |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081219 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |