JP2015222759A - 電力半導体装置 - Google Patents

電力半導体装置 Download PDF

Info

Publication number
JP2015222759A
JP2015222759A JP2014106168A JP2014106168A JP2015222759A JP 2015222759 A JP2015222759 A JP 2015222759A JP 2014106168 A JP2014106168 A JP 2014106168A JP 2014106168 A JP2014106168 A JP 2014106168A JP 2015222759 A JP2015222759 A JP 2015222759A
Authority
JP
Japan
Prior art keywords
wiring member
linear expansion
expansion coefficient
core
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014106168A
Other languages
English (en)
Other versions
JP6494178B2 (ja
Inventor
貴夫 三井
Takao Mitsui
貴夫 三井
範之 別芝
Noriyuki Betsushiba
範之 別芝
優 福
Masaru Fuku
優 福
功明 林
Komei Hayashi
功明 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014106168A priority Critical patent/JP6494178B2/ja
Publication of JP2015222759A publication Critical patent/JP2015222759A/ja
Application granted granted Critical
Publication of JP6494178B2 publication Critical patent/JP6494178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37025—Plural core members
    • H01L2224/3703—Stacked arrangements
    • H01L2224/37033—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】大出力化が進行しても、半導体素子とその上方の上部配線部材との間の接合材に加わるストレスを緩和させ、当該接合材の信頼性を向上させることが可能な電力半導体装置を提供する。【解決手段】配線基板１と、半導体素子２と、上部配線部材３とを備えている。上部配線部材３は、コア配線部材３ａと、コア配線部材３ａの外側の表面上に形成される導通配線部材３ｂとを含んでいる。コア配線部材３ａの線膨張率は導通配線部材３ｂの線膨張率よりも小さい。コア配線部材３ａと半導体素子２との線膨張率の差は導通配線部材３ｂと半導体素子２との線膨張率の差よりも小さい。導通配線部材３ｂと接合材５との線膨張率の差はコア配線部材３ａと接合材５との線膨張率の差よりも小さい。コア配線部材３ａは、導通配線部材３ｂよりも、降伏応力または０．２％耐力の少なくともいずれかが大きい。【選択図】図２

Description

本発明は電力半導体装置に関し、特に、車載用のパワー半導体素子を備える電力半導体装置に関するものである。
近年、車載用の電力半導体装置において、大出力化が進行する一方で、高信頼性に加え小型軽量化、高効率化が求められるようになってきている。その結果、電力半導体装置を構成する半導体素子の高温動作化が求められている。高温動作を行なえば、たとえば半導体素子と配線基板との接合材、および半導体素子と半導体素子の上部に接合される上部配線部材との接合材に加わるストレスが大きくなり、それらの接合材の信頼性が大きな問題となっている。そこで、それらの接合部へのストレスを緩和するような半導体装置の構造が求められている。
たとえば特許文献１の電力半導体装置においては、半導体素子と上部配線部材との接合材のストレスを緩和するために、次のような構成を有する配線材料が用いられている。すなわち、当該配線材料においては、導電性のよい金属材料の一方および他方の主表面上に、金属材料よりも線膨張率の小さい繊維材料が積層されている。これにより、たとえば銅またはアルミニウムのみから形成される配線材料に比べて導電率の低下が抑えられ、かつ配線材料全体の線膨張率が低下されることにより、配線材料のストレスが緩和される。
またたとえば特許文献２の電力半導体装置においては、半導体素子と配線部材との接合が、これらの間に挟まれたモリブデンまたはタングステンなどの接合材によりなされている。接合材の線膨張率は、半導体素子の線膨張率と配線部材の線膨張率との中間の値になっている。
国際公開第２０１３／０４６９６６号 国際公開第２０１１／１０２５４７号
特許文献１においては、線膨張率の高い金属材料の一方および他方の主表面上に、金属材料よりも線膨張率の低い繊維材料が積層される。この場合、金属材料と繊維材料とを接合する接合材のひずみを低減する効果が弱められる場合がある。この場合は、当該接合材に大きなストレスが加わる可能性がある。
特許文献２においては、接合材に用いられるモリブデンまたはタングステンの電気伝導度が低いことが問題となる。また特許文献２のように半導体素子の線膨張率と配線部材の線膨張率との中間の線膨張率の値を有する接合材を用いただけで他の条件を考慮しない場合、たとえ接合材とこれに接触する半導体素子および配線部材との線膨張率の差を小さくしても、当該接合材に加わるストレスが大きくなる可能性がある。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、大出力化が進行しても、半導体素子とその上方の上部配線部材との間の接合材に加わるストレスを緩和させ、当該接合材の信頼性を向上させることが可能な電力半導体装置を提供することである。
本発明の電力半導体装置は、配線基板と、半導体素子と、上部配線部材とを備えている。半導体素子は配線基板の上に、互いに間隔をあけて複数配置されている。上部配線部材は複数の半導体素子の上に配置され、複数の半導体素子のそれぞれと接合されている。上部配線部材は、コア配線部材と、コア配線部材の外側の表面上に形成される導通配線部材とを含んでいる。複数の半導体素子と上部配線部材とは接合材により互いに接合される。コア配線部材の線膨張率は導通配線部材の線膨張率よりも小さい。コア配線部材と半導体素子との線膨張率の差は導通配線部材と半導体素子との線膨張率の差よりも小さい。導通配線部材と接合材との線膨張率の差はコア配線部材と接合材との線膨張率の差よりも小さい。コア配線部材は、導通配線部材よりも、降伏応力または０．２％耐力の少なくともいずれかが大きい。
本発明によれば、コア配線部材と半導体素子との線膨張率の差が小さいため、上部配線部材と半導体素子とを接合する接合材は、ひずまないように上部配線部材と半導体素子との双方に接合される。また導通配線部材と接合材との線膨張率の差が小さいため、接合材はひずまないように導通配線部材に接合される。さらに導通配線部材がコア配線部材よりも線膨張率が大きく、かつコア配線部材は導通配線部材よりも降伏応力または０．２％耐力の少なくともいずれかが大きいことによりコア配線部材のひずみが抑制される。以上により高い信頼性を有する接合材により各部材が接合された電力半導体装置を提供することができる。
実施の形態１の電力半導体装置の構成を示す概略平面図である。 実施の形態１の電力半導体装置を示す、図１のＩＩ−ＩＩ線に沿う部分の概略断面図である。 実施の形態１の電力半導体装置を示す、図１のＩＩＩ−ＩＩＩ線に沿う部分の概略断面図である。 図２中の点線で囲んだ領域ＩＶの概略拡大断面図である。 図４中の点線で囲んだ領域Ｖの概略拡大断面図である。 実施の形態３の電力半導体装置を示す、図１のＩＩ−ＩＩ線に沿う部分と同一部分の概略断面図である。 実施の形態３の電力半導体装置を示す、図１のＩＩＩ−ＩＩＩ線に沿う部分と同一部分の概略断面図である。 実施の形態４の電力半導体装置の構成を示す概略平面図である。 実施の形態４の電力半導体装置を示す、図８のＩＸ−ＩＸ線に沿う部分の概略断面図である。 実施の形態４の電力半導体装置を示す、図８のＸ−Ｘ線に沿う部分の概略断面図である。 図８中の点線で囲んだ領域ＸＩの概略拡大平面図である。 図１１のＸＩＩ−ＸＩＩ線に沿う部分の概略断面図である。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず本実施の形態の電力半導体装置の構成について図１〜図３を用いて説明する。図１〜図３を参照して、本実施の形態の電力半導体装置１００は、配線基板１と、半導体素子２と、上部配線部材３とを有している。
配線基板１は、半導体素子２をその下方から支持するための基板である。配線基板１は、金属配線基板１ａと、絶縁配線基板１ｂとを有している。図２および図３においては、金属配線基板１ａの下側の主表面上に絶縁配線基板１ｂが形成されることにより配線基板１が形成されている。金属配線基板１ａは銅（Ｃｕ）またはアルミニウム（Ａｌ）などの金属材料により形成されており、絶縁配線基板１ｂは一般公知のセラミックまたは樹脂材料により形成されている。このように配線基板１は金属配線基板１ａとその下側の主表面上の絶縁配線基板１ｂとの２層が積層された構造となっている。
半導体素子２は配線基板１の上方にあり、たとえば図１の上下方向、図２および図３の左右方向（すなわち半導体素子２の主表面に沿う方向）に関して互いに間隔をあけて複数（たとえば２つ）配置されている。配線基板１（金属配線基板１ａ）と複数の半導体素子２のそれぞれとは下部接合材４により互いに接合されている。下部接合材４はたとえば一般公知のはんだにより形成されており、半導体素子２の下側（図２および図３）の主表面と接するように配置されている。下部接合材４は複数の半導体素子２のそれぞれと平面視において重なる位置に配置されている。
半導体素子２はたとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）もしくはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のようなスイッチング素子、またはダイオードが形成された半導体チップである。ここではこのようなスイッチング素子などが形成された半導体チップを半導体素子２と定義する。半導体素子２を構成する半導体チップは、たとえばシリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）または窒化ガリウム（ＧａＮ）により形成されている。
上部配線部材３は、複数の半導体素子２のそれぞれの上に（配線基板１と反対側すなわち上側に）配置されている。言い換えれば上部配線部材３は、複数の半導体素子２から見て配線基板１の反対側すなわち上側に、複数の半導体素子２のそれぞれの少なくとも一部と平面的に重なるように、配置されている。
上部配線部材３は、たとえば板状かつ長尺形状のコア配線部材３ａと、導通配線部材３ｂとを有している。コア配線部材３ａの外側の表面上に導通配線部材３ｂが形成されている。ここでは特に、コア配線部材３ａの一方および他方の主表面（図２および図３におけるコア配線部材３ａの上側および下側の主表面）を覆うように、板状かつ長尺形状の導通配線部材３ｂが形成されている。すなわちコア配線部材３ａが上部配線部材３の中央に配置され、コア配線部材３ａが２つの導通配線部材３ｂにより挟まれた構成を有している。
コア配線部材３ａおよび導通配線部材３ｂは以上の板状の形状を有していなくてもよく、たとえば棒状（延在方向に交差する断面が円形状）のコア配線部材３ａの外側を向いた表面を覆うように、円筒形状の導通配線部材３ｂが形成された態様を有していてもよい。
上部配線部材３は、平面視において一の半導体素子２から他の半導体素子２に向かう方向に延びながら複数（たとえば２つ）並ぶ半導体素子２のそれぞれを跨ぐような長尺形状を有している。また特に図１に示すように、上部配線部材３は、平面視においてその延在する方向に交差する方向（図１の左右方向）に関して、特に図１の下側の端部の近くにおいて２つの領域に分かれていても（枝分かれしていても）よい。
複数の半導体素子２のそれぞれと、上部配線部材３（上部配線部材３の下側の導通配線部材３ｂ）とは、上部接合材５（接合材）により互いに接合されている。上部接合材５はたとえば一般公知のはんだにより形成されており、半導体素子２の上側（図２および図３）の主表面と接するように配置されている。上部接合材５は複数の半導体素子２のそれぞれの少なくとも一部と平面視において重なる位置に配置されている。
コア配線部材３ａの線膨張率は、導通配線部材３ｂの線膨張率よりも小さくなっている。
コア配線部材３ａは、通常の（コア配線部材３ａと導通配線部材３ｂとを有さず１層のみからなる）上部配線部材３の線膨張率よりも小さい線膨張率を有する材質により形成されている。通常の上部配線部材３は銅またはアルミニウムにより形成されるため、通常の上部配線部材３の線膨張率は１７×１０-6１／Ｋ（銅の線膨張率）以上２４×１０-6１／Ｋ（アルミニウムの線膨張率）以下である。コア配線部材３ａの線膨張率は１７×１０-6１／Ｋ（銅の線膨張率）よりも小さいことが好ましい。
コア配線部材３ａと半導体素子２との線膨張率の差は、導通配線部材３ｂと半導体素子２との線膨張率の差よりも小さい。このことと上記のコア配線部材３ａの線膨張率が導通配線部材３ｂの線膨張率よりも小さいこととから、半導体素子２の線膨張率は、少なくとも導通配線部材３ｂの線膨張率よりも小さくなっている。半導体素子２の線膨張率はコア配線部材３ａの線膨張率よりも小さくなっていてもよい。
導通配線部材３ｂと上部接合材５との線膨張率の差は、コア配線部材３ａと上部接合材５との線膨張率の差よりも小さい。このことと上記のコア配線部材３ａの線膨張率が導通配線部材３ｂの線膨張率よりも小さいこととから、上部接合材５の線膨張率は、少なくともコア配線部材３ａの線膨張率よりも大きくなっている。その中でも特に、上部接合材５の線膨張率は、導通配線部材３ｂの線膨張率よりも大きくなっていてもよい。また導通配線部材３ｂは上部接合材５と直接電気的に接続されるため、導通配線部材３ｂは導電性の優れた材料により形成されることが好ましい。
上部配線部材３が導通配線部材３ｂに加え、導通配線部材３ｂよりも線膨張率が小さいコア配線部材３ａを有するため、上部配線部材３の全体としての見かけの線膨張率の値は、たとえば上部配線部材３が導通配線部材３ｂの１層のみを有する場合に比べて小さくなる。これはたとえばコア配線部材３ａの線膨張率が小さければ、これに隣接する導通配線部材３ｂは線膨張率の小さいコア配線部材３ａにより膨張が抑えられるように拘束される結果、上部配線部材３の全体の線膨張量が少なくなるためである。
ここで上部配線部材３の全体としての見かけの線膨張率とは、上部配線部材３（の全体）の線膨張率の平均値である。上部配線部材３全体の線膨張率の平均値は、上部配線部材３を炉の中で加熱したときの長さの変化を測定することにより算出できる。この算出にはたとえば押し棒式膨張計が用いられる。押し棒式膨張計は、上部配線部材３の加熱時の長さの変化を、上部配線部材３の端面に接触させた押し棒を介して外部に置かれた変位検出器により検出する。この際、線膨張率の値が既知である参照物質の加熱時の長さの変化量と比較することにより、測定対象物である上部配線部材３の線膨張率が求められる。なお、測定対象物である上部配線部材３に応力を付加した状態で加熱時の寸法の変化量を測定する熱機械分析装置を用いて線膨張率の測定がなされてもよい。
なお配線基板１の金属配線基板１ａと絶縁配線基板１ｂとを含めた全体の見かけの線膨張率は、配線基板１（の全体）の線膨張率の平均値であり、この平均値は上部配線部材３の線膨張率の平均値と同様に求められる。
配線基板１が金属配線基板１ａに加え、金属配線基板１ａよりも線膨張率が小さい絶縁配線基板１ｂを有するため、配線基板１の全体としての見かけの線膨張率（平均値）は、たとえば配線基板１が金属配線基板１ａの１層のみを有する場合に比べて小さくなる。これは上部配線部材３と同様に、金属配線基板１ａがこれに隣接する絶縁配線基板１ｂにより膨張が抑えられるように拘束される結果、配線基板１の全体の線膨張量が少なくなるためである。
ちなみにコア配線部材３ａの線膨張率と配線基板１の（全体の）線膨張率（の平均値）との差は、導通配線部材３ｂの線膨張率と配線基板１の（全体の）線膨張率（の平均値）との差よりも小さいことが好ましい。このことと上記のコア配線部材３ａの線膨張率が導通配線部材３ｂの線膨張率よりも小さいこととから、配線基板１の線膨張率は、少なくとも導通配線部材３ｂの線膨張率よりも小さくなっている。導通配線部材３ｂと金属配線基板１ａとはいずれも同一の金属材料（たとえば銅）により形成される場合があるため、絶縁配線基板１ｂが金属配線基板１ａより線膨張率が小さいことにより、上記の関係が成立し得る。
次に、コア配線部材３ａは、導通配線部材３ｂよりも、降伏応力または０．２％耐力の少なくともいずれかが大きい。さらにコア配線部材３ａは、導通配線部材３ｂよりもヤング率が大きいことが好ましい。
以上の条件を満たすために、たとえばコア配線部材３ａとしてはインバーが、導通配線部材３ｂとしては銅が用いられることが好ましいが、これに限られない。ここでコア配線部材３ａを構成するインバーとは、鉄にニッケルが加えられた合金であり、線膨張率が小さいことを特徴とするクラッド材である。具体的には、インバーは零下４０℃以上１００℃以下の温度範囲において線膨張率がほぼ０になる。また導通配線部材３ｂを構成する銅は、酸化物を含まないたとえば９９．９５％以上の高純度の銅であることが好ましい。
インバーは０．２％耐力が２４０ＭＰａであり、ヤング率が１４２ＧＰａである。また高純度の銅は０．２％耐力が２００ＭＰａであり、ヤング率が１１７ＧＰａである。このためコア配線部材３ａとしてインバーを、導通配線部材３ｂとして高純度の銅を用いることにより、コア配線部材３ａは導通配線部材３ｂよりも０．２％耐力およびヤング率を大きくすることができる。
図４を参照して、たとえば本実施の形態においては、導通配線部材３ｂはコア配線部材３ａの一方および他方の主表面を覆うように形成されている。厚みがｈ１のコア配線部材３ａの一方（図４の上側）の主表面上に厚みがｈ２の導通配線部材３ｂが、コア配線部材３ａの他方（図４の下側）の主表面上に厚みがｈ３の導通配線部材３ｂが、それぞれ形成されている。また図４の下側の導通配線部材３ｂは、上部接合材５により図示されない半導体素子２と接続される。
このとき、厚みｈ１とｈ２とｈ３とがすべてほぼ等しくなっていることが好ましく、特に１対の導通配線部材３ｂのうち一方の厚みｈ２と他方の厚みｈ３とがほぼ等しくなっていることが好ましい。厚みｈ２と厚みｈ３とをほぼ等しくすれば、上部配線部材３の反りを抑制することができ、かつ上部接合材５のクラックの発生を抑制することができる。
たとえば上部配線部材３が高純度の銅のみにより形成される場合、その線膨張率は約１７×１０-6１／Ｋである。これに対し、上記の厚みｈ１，ｈ２，ｈ３がすべてほぼ等しく、かつコア配線部材３ａがインバーにより、導通配線部材３ｂが高純度の銅により、それぞれ形成される場合、上部配線部材３全体の線膨張率の平均値を１２×１０-6１／Ｋ程度にまで下げることができる。このように上部配線部材３の全体の線膨張率を下げることにより、上部配線部材３における導電率の低下が抑制でき、かつ上部配線部材３の厚みを増加する必要性を低減することができる。その結果、電力半導体装置１００の小型化および軽量化が可能となる。
再度図１〜図３を主に参照して、以上のほかに、電力半導体装置１００は、ケース６と、制御線７と、ボンディングワイヤ８と、外部配線９と、接合パッド１０とを有している。
半導体素子２、上部配線部材３、下部接合材４および上部接合材５は、たとえば樹脂製のケース６に固定されるように収納されている。ケース６の内部に半導体素子２などが収納され、さらに図示されないがケース６内には半導体素子２および上部配線部材３などの表面を覆うようにたとえばモールド樹脂が充填されていてもよい。このモールド樹脂により、ケース６の内部の半導体素子２などは、外部の汚染などから保護される。
ケース６には制御線７が設置されている。制御線７は、たとえばケース６が図２の上下方向（鉛直方向）に延びる方向に沿うようにケース６内を延在しており、ケース６の真上に突出した形態を有している。ケース６の真上に突出した制御線７は、たとえば図示しない制御基板に接続される。
またケース６内を延在する制御線７は、その一部が制御線７の表面上に露出しており、この露出した制御線７は、たとえば半導体素子２に形成された図示されない制御パッドとともに、ボンディングワイヤ８により電気的に接続される。これにより半導体素子２の制御パッドと制御線８の外側のたとえば上記制御基板とが互いに電気的に接続される。
外部配線９は、たとえば上部配線部材３の一方（図１の上側、図２および図３の左側）の端部に接続された第１の外部配線９ａと、たとえば半導体素子２とケース６との間の領域において金属配線基板１ａと電気的に接続されかつ電力半導体装置１００の外側に向けて延びる第２の外部配線９ｂとにより構成される。第１の外部配線９ａと第２の外部配線９ｂのうちいずれか一方を電力半導体装置１００への電力の入力端子とし、いずれか他方が電力半導体装置１００からの電力の出力端子とすることができる。
なお図示されないが、配線基板１（配線基板１の下側の絶縁配線基板１ｂ）は、ヒートシンクなどの冷却器により接続されることが好ましい。
接合パッド１０は、半導体素子２とその上側の上部接合材５との間に挟まれ、上部配線部材３の少なくとも一部と平面視において重なるように配置された薄い部材である。接合パッド１０は、たとえば半導体素子２がシリコンにより形成される場合はアルミニウムの薄い電極の表面にニッケル（Ｎｉ）のめっきがなされた部材からなることが好ましい。接合パッド１０は、たとえば半導体素子２がシリコンカーバイドにより形成される場合は銅の薄い電極の表面にニッケルのめっきがなされた部材からなることが好ましい。
接合パッド１０は、たとえばその真上の上部接合材５としてのはんだを供給すべき領域を明確にするために、半導体素子２の上側の主表面上の少なくとも一部の領域に供給される。したがってたとえば図１の２つ並ぶ半導体素子２のうち一方と他方との間に挟まれた半導体素子２が存在しない領域には、接合パッド１０が配置されていなくてもよい。半導体素子２の上側の主表面上には上記のＩＧＢＴなどのスイッチング素子のほかに制御パッドまたは温度センサなど、表面に露出させるべき領域が多く形成されている。このため接合パッド１０はこれらの表面に露出させるべき領域の真上に上部接合材５が供給されることを抑制する役割を有している。
次に、本実施の形態の作用効果について説明する。
本実施の形態においては半導体素子２と接合される上部配線部材３が、コア配線部材３ａと、その外側の表面上に形成される導通配線部材３ｂとを有している。コア配線部材３ａは導通配線部材３ｂよりも、半導体素子２との線膨張率の差が小さい。このため、上部配線部材３の熱膨張による変形量が半導体素子２の熱膨張による変形量に近くなり、上部配線部材３が半導体素子２の変形に追随しやすくなる。したがって使用時に半導体素子２が加熱しても上部配線部材３が半導体素子２と接合する上部接合材５などにおいてひずみなどの変形を起こす可能性を低減することができる。
図５を参照して、線膨張率がコア配線部材３ａより大きい導通配線部材３ｂの最下部にあたる点Ｐ１から、コア配線部材３ａと導通配線部材３ｂとの境界にあたる点Ｐ２に向けて、導通配線部材３ｂ内を図の矢印に示す上方向に進むにつれて、同じ導通配線部材３ｂ内であっても線膨張率の値は次第に小さくなる。これは導通配線部材３ｂがこれに接するコア配線部材３ａから拘束を受けることにより、導通配線部材３ｂはコア配線部材３ａと同様に線膨張率が小さく（すなわち熱などにより変形しにくく）なるように作用されるためである。その結果、導通配線部材３ｂの変形はこれに接するコア配線部材３ａの変形に追随しやすくなり、上部配線部材３はその全体がコア配線部材３ａの変形に追随しやすくなる。すると上部配線部材３は、コア配線部材３ａの線膨張率に近い線膨張率を有する半導体素子２の変形に追随しやすくなる。
このように上部配線部材３と半導体素子２との線膨張率を近づける（マッチングする）ことにより、両者を接合した際の両者の間のひずみの量が小さくなるが、これだけでは上部配線部材３と半導体素子２とを接合する上部接合材５に発生するひずみを小さくする効果としては十分ではない。そこで本実施の形態においてはさらに、コア配線部材３ａの降伏応力または０．２％耐力が導通配線部材３ｂのそれよりも大きくなっている。これによりコア配線部材３ａは、熱膨張による変形を抑制する効果が高められ、これに接触する導通配線部材３ｂが変形しないよう拘束することができるとともに、導通配線部材３ｂのみを選択的にひずみやすくする。このことは、上部配線部材３全体の線膨張率の平均値を小さくすることにつながる。
たとえばコア配線部材３ａを含まない通常の上部配線部材３は、多くの場合（導通配線部材３ｂのみからなる場合）、半導体素子２および配線基板１よりも全体の線膨張率の平均値が大きい。このため、上部配線部材３に導通配線部材３ｂよりも線膨張率が小さく、降伏応力などが大きいコア配線部材３ａを含めることにより、上部配線部材３全体の線膨張率の平均値を小さくする（半導体素子２などの線膨張率に近づける）ことができる。
同様に、本実施の形態においては、コア配線部材３ａと配線基板１との線膨張率の差は、導通配線部材３ｂと配線基板１との線膨張率の差よりも小さい。すなわち上部配線部材３がコア配線部材３ａを含むことにより、上部配線部材３が導通配線部材３ｂのみからなる場合に比べて、その全体の線膨張率の平均値を、配線基板１の全体の線膨張率の平均値に近づけることができる。したがって上部配線部材３の熱膨張による変形量が配線基板１の熱膨張による変形量に近くなり、上部配線部材３が配線基板１の変形に追随しやすくなる。したがって使用時に配線基板１が加熱しても上部配線部材３が配線基板１と接合する下部接合材４などにおいてひずみなどの変形を起こす可能性を低減することができる。
上部配線部材３のコア配線部材３ａの外側の表面上には、（たとえばコア配線部材３ａの表面を覆うように）導通配線部材３ｂが形成されている。このため上部配線部材３と半導体素子２とを接合する上部接合材５は、上部配線部材３の外側に形成された導通配線部材３ｂと半導体素子２とに接触することによりこれらを接合する。そして本実施の形態においては導通配線部材３ｂと上部接合材５との線膨張率の差は、コア配線部材３ａと上部接合材５との線膨張率の差よりも小さい。このため導通配線部材３ｂと半導体素子２とを接合する上部接合材５におけるひずみの量を、たとえばコア配線部材３ａと半導体素子２とが上部接合材５により接合される場合における上部接合材５のひずみの量よりも小さくすることができる。また導通配線部材３ｂの優れた導電性を利用して、上部配線部材３と半導体素子２との電気的な導通状態をより良好なものとすることができる。
以上より、本実施の形態では、上部配線部材３が、その内側に（導通配線部材３ｂより線膨張率が小さく降伏応力または０．２％耐力の大きい）コア配線部材３ａを有することにより、上部配線部材３全体の線膨張率の平均値を半導体素子２および配線基板１との線膨張率の値に近づけることができ、接合材４，５のひずみを抑制できる。また本実施の形態では、上部配線部材３が、その外側に導通配線部材３ｂを有することにより、上部接合材５を用いた半導体素子２などとの接続状態を良好にすることができる。
またコア配線部材３ａのヤング率を導通配線部材３ｂのヤング率より大きくすることによって、導通配線部材３ｂがコア配線部材３ａになるべく追随しながら変形するよう、導通配線部材３ｂをコア配線部材３ａに拘束させることができる。これにより導通配線部材３ｂの熱による線膨張が抑制されるため、上部配線部材３全体の線膨張率の平均値を小さくすることができる。
以上のようにひずみが抑制され、信頼性が向上された電力半導体装置１００においては、各部材の変形量が小さくなる。このため図１〜図３において図示されていない、ケース６内を充填するエポキシ樹脂などの各部材を固定すべき材料が不要になる。これにより、当該半導体装置の製造プロセスを簡略化することができ、その生産性を向上させることができる。
本実施の形態において、導通配線部材３ｂはコア配線部材３ａより線膨張率が大きく、かつ導通配線部材３ｂはコア配線部材３ａより上部接合材５との線膨張率の差が小さい。この構成は、たとえば上部接合材５の線膨張率が導通配線部材３ｂの線膨張率よりも大きくなることにより実現可能である。
以上の作用効果を奏する本実施の形態において、具体的に各部材に用いるべき材料については、以下の理論により導出される。まず前提として、本実施の形態において各部材に用いられる上記の各材料の常温における線膨張率を大きい方から順に並べると、概ね
アルミニウム≧はんだ＞銅＞シリコンカーバイド＞シリコン＞インバー
の関係が成り立つものとする。
コア配線部材３ａは、導通配線部材３ｂよりも線膨張率が小さく、かつ導通配線部材３ｂよりも降伏応力または０．２％耐力（およびヤング率）が大きい材料により形成される。この条件を満たす材料としてインバーを用いれば、その線膨張率が非常に小さい（半導体素子２を構成するシリコンなどよりも小さい）ことから、板厚がたとえ薄くても上部配線部材３全体の見かけの線膨張率を十分に小さくすることができる。またインバーは金属材料であることから形状自由度が高く、コア配線部材３ａを上記の板状とする場合に限らず、たとえば円柱状など任意の形状に加工することができる。
導通配線部材３ｂは、導電性がよく、コア配線部材３ａより線膨張率が大きく、かつコア配線部材３ａより降伏応力または０．２％耐力が小さい金属材料が用いられることが好ましい。この条件を満たす材料として、たとえば高純度の（酸素がほとんど含まれない）銅が用いられることが好ましい。具体的には、導通配線部材３ｂは、高純度の銅をその再結晶温度である２００℃以上２２０℃以下よりも高い温度で焼きなまし処理がなされることにより形成されることが好ましい。熱処理条件にもよるが、たとえば２５０℃で３０分以上熱処理することにより、形成される導通配線部材３ｂの降伏応力は２５℃以下で８０ＭＰａ程度になる。なお上部配線部材３を形成する際には、上記の導通配線部材３ｂの焼きなましは、コア配線部材３ａの一方および他方の主表面上に導通配線部材３ｂが積層された後になされてもよい。
なお半導体素子２がシリコンカーバイドまたは窒化ガリウムからなることにより、電力半導体装置１００の大出力化が可能になる。以上のように電力半導体装置１００のひずみが低減されその信頼性が向上することにより、たとえば大出力を必要としないアプリケーションに対しては、電力半導体装置１００に含まれる半導体素子２を高温動作化することができるとともに、半導体素子２のサイズを縮小することができ、さらに電力半導体装置１００のコストを削減することができる。
（実施の形態２）
実施の形態１より、上部配線部材３はコア配線部材３ａを有することにより、上部配線部材３全体の線膨張率の平均値が、半導体素子２と配線基板１との双方の線膨張率に近づくことが好ましいといえる。そこで本実施の形態においては、上部配線部材３全体の線膨張率の平均値は、半導体素子２の線膨張率よりも大きく、配線基板１の全体の線膨張率の平均値よりも小さくなっていることが好ましい。実施の形態１に示すようにコア配線部材３ａとしてインバーを、導通配線部材３ｂとして高純度の銅を用いることにより、上部配線部材３全体の線膨張率の平均値を半導体素子２の線膨張率よりも大きく、配線基板１の全体の線膨張率の平均値よりも小さくすることができる。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため、その説明は繰り返さない。
このようにすれば、半導体素子２と上部配線部材３との線膨張率の差をより小さくすることができる（線膨張率をマッチングすることができる）とともに、半導体素子２と配線基板１との線膨張率の差をより小さくすることができる。これにより電力半導体装置１００全体としての各部材間の線膨張率の差を小さくすることができるため、電力半導体装置１００のひずみの量を減少させることができる。
（実施の形態３）
図６および図７を参照して、本実施の形態の電力半導体装置２００においては、配線基板１の構成が実施の形態１と異なっている。具体的には、配線基板１は、金属配線基板１ａと、絶縁配線基板１ｂと、金属配線基板１ａとがこの順に積層された３層構造となっている。配線基板１は実施の形態１のような２層構造であってもよいが、本実施の形態のような３層構造であってもよい。
たとえばセラミックはアルミニウムおよび銅に比べて線膨張率が非常に低い。このためたとえば銅の金属配線基板１ａとセラミックス（窒化ケイ素（Ｓｉ3Ｎ4））の絶縁配線基板１ｂとが図６および図７に示すように３層構造を構成した配線基板１全体の線膨張率の平均値は、金属配線基板１ａおよび絶縁配線基板１ｂのそれぞれの厚みにより変化するものの、概ね８×１０-6１／Ｋ以上１４×１０-6１／Ｋ以下となる。この値は、たとえば銅の金属配線基板１ａのみからなる配線基板１の線膨張率（１７×１０-6１／Ｋ）に比べて小さくなる。金属配線基板１ａがアルミニウムからなる図６および図７の３層構造を有する配線基板１においても、絶縁配線基板１ｂがたとえば窒化ケイ素であることにより、その線膨張率は、金属配線基板１ａのみからなる配線基板１の線膨張率（２４×１０-6１／Ｋ）に比べて小さくなる。
なお絶縁配線基板１ｂは窒化ケイ素に限らず、たとえば酸化アルミニウム（Ａｌ2Ｏ3）または窒化アルミニウム（ＡｌＮ）などのセラミック材料により形成されていてもよい。この場合においても絶縁配線基板１ｂは金属配線基板１ａよりも線膨張率が小さくなるため、配線基板１全体の線膨張率を、アルミニウムからなる金属配線基板１ａの線膨張率よりも小さくすることができる。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果について説明する。
上記のように配線基板１に線膨張率の小さい絶縁配線基板１ｂなどを含めることにより、配線基板１全体の線膨張率が小さくなる。これにより、多くの場合、配線基板１と半導体素子２との線膨張率の差が小さくなるため、配線基板１と半導体素子２とを接合する下部接合材４の信頼性が向上する。
また、たとえば図６〜図７に示されない銅板などの部材を用いて、複数並ぶように配置された半導体素子２同士を接続する場合、複数の半導体素子２のそれぞれは配線基板１が線膨張率に応じて膨張する分だけ位置がずれることになる。しかし上部配線部材３の全体の線膨張率の平均値を配線基板１の全体の線膨張率の平均値に極力近づけることにより、配線基板１が膨張してもそれとほぼ同じ量だけ上部配線部材３が膨張するため、配線基板１の位置ずれに対する上部配線部材３の位置ずれの量を相殺することができる。これにより、上部配線部材３と半導体素子２とを接続する上部接合材５と、半導体素子２と配線基板１とを接続する下部接合材４との双方の信頼性が向上する。
なお上部配線部材３全体の線膨張率の平均値と配線基板１全体の線膨張率の平均値との差は３×１０-6以下であることが好ましい。特に実機を用いた評価により、当該差を２×１０-6以下とすることが、接合材４，５の信頼性を大幅に向上させる観点から非常に有益であることが示された。
上記のように上部配線部材３の線膨張率の平均値が配線基板１の線膨張率の平均値に近づくことと、実施の形態１における導通配線部材３ｂと上部接合材５との線膨張率の差を小さくすることと、コア配線部材３ａにより上部配線部材３全体の線膨張率の平均値が低下された構成とを組み合わせてもよい。これにより、電力半導体装置２００の上部接合材５などのひずみの発生を抑制し、電力半導体装置２００全体の信頼性を大幅に向上させることができる。
本実施の形態においては、特に上部配線部材３全体の線膨張率の平均値と配線基板１全体の線膨張率の平均値との差が３×１０-6１／Ｋ以下または２×１０-6１／Ｋ以下の関係が成り立つ場合には、上部配線部材３と配線基板１との線膨張率の大小関係は問わない。すなわち上部配線部材３の線膨張率が配線基板１の線膨張率より大きい場合においても、その逆の場合においても、同様の作用効果を奏する。
なお、本実施の形態において、配線基板１の絶縁配線基板１ｂの一方の主表面（上側の主表面）上に形成される金属配線基板１ａの厚みｈ４と、絶縁配線基板１ｂの他方の主表面（下側の主表面）上に形成される金属配線基板１ａの厚みｈ５とはほぼ等しいことが好ましい。また絶縁配線基板１ｂの上側の金属配線基板１ａと下側の金属配線基板１ａとは同じ材料からなることが好ましい。
このようにすれば、絶縁配線基板１ｂの存在により線膨張率が小さくなった配線基板１と半導体素子２との上部接合材５による接合の信頼性がいっそう向上する。
（実施の形態４）
図８〜図１１を参照して、本実施の形態の電力半導体装置３００においては、接合パッド１０の寸法において、実施の形態１と異なっている。具体的には、特に図８および図１１の左右方向、すなわち上部配線部材３の延在する方向に交差する幅方向に関する接合パッド１０の寸法は、当該幅方向に関する上部配線部材３の寸法以上である。つまり接合パッド１０は、上部配線部材３と平面視において重なり、かつ上部配線部材３の延在方向に交差する幅方向に関して上部配線部材３からはみ出ているか、あるいは上部配線部材３の幅方向に関する外縁と重なる外縁を有するように上部配線部材３とほぼ等しい幅を有している。なお上部接合材５が上部配線部材３と特に幅方向において重なるように形成されているため、接合パッド１０の上記幅方向の寸法は、当該幅方向に関する上部接合材５の寸法以上である。
図８および図１１においては上部配線部材３および上部接合材５が特に図の下側の領域において、幅方向に２つの領域に枝分かれしている。これに伴い接合パッド１０も、幅方向に２つ、互いに間隔をあけて配置されており、それぞれの接合パッド１０は枝分かれしたそれぞれの上部配線部材３と平面視において重なりかつ幅方向にややはみ出るように配置されている。
本実施の形態においては、特に、少なくとも、図８および図１１の下側の端部の近くの領域（上部配線部材３が幅方向に２つの領域に枝分かれした領域）において、接合パッド１０が上部配線部材３および上部接合材５よりも幅方向の寸法が大きくなるように（あるいは上部配線部材３の幅と等しくなるように）形成されていることが好ましい。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果について説明する。
本実施の形態においては接合パッド１０が、特に幅方向に関して、上部配線部材３および上部接合材５以上の寸法を有している（逆に言えば上部配線部材３および上部接合材５が接合パッド１０以下の幅方向寸法を有している）。これにより、上部接合材５の半導体素子２側（下側）に発生するひずみを小さくし、上部接合材５のクラックの発生などを抑制することができる。
図１２を参照して、上部接合材５の剥離は、その上側の表面すなわち上部配線部材３との境界Ｂ１よりも、その下側の表面すなわち半導体素子２および接合パッド１０側の境界Ｂ２において発生しやすくなる。その第１の理由は、通常は半導体素子２を構成するシリコンなどの線膨張率は上部接合材５を構成するはんだなどの線膨張率に比べて非常に小さいため、上部接合材５と半導体素子２との線膨張率の差が大きくなることが多いためである。またその第２の理由は、通常は半導体素子２のさらに下側に配置される配線基板１は上部配線部材３より厚くて剛性が大きいためにその剛性に起因する応力が、配線基板１から離れた境界Ｂ１よりも配線基板１に近い境界Ｂ２において大きくなるためである。
そこで図１２に示すように、特に上部配線部材３の（図８の下側の）端部の近くにおいて、接合パッド１０の幅がそれに重なる上部配線部材３（および上部接合材５）の幅の寸法以上となるようにすれば、図１２の境界Ｂ２よりも境界Ｂ１を応力集中部とすることができる。これは境界Ｂ１の幅が境界Ｂ２の幅よりも小さくなるために、境界Ｂ１に応力が集中しやすくなるためである。
しかし上記第１および第２の理由により、もともと境界Ｂ１は境界Ｂ２よりも応力が集中しにくく上部接合材５が上部配線部材３から剥離する不具合が起こりにくい領域である。このためたとえ境界Ｂ１に応力集中部が存在しても、境界Ｂ１を起点とする上部接合材５の剥離およびクラックは起こりにくい。したがって本実施の形態においては、たとえば本実施の形態の上記態様と逆に、上部接合材５が接合パッド１０より幅方向の寸法が大きく、上部配線部材３が上部接合材５より幅方向の寸法が大きい場合に比べて、上部接合材５にクラックが発生したりそのクラックが進展したりする不具合を抑制することができ、電力半導体装置３００の信頼性を向上させることができる。
なお以上に述べた各実施の形態の特徴は、適宜組み合わせることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 配線基板、１ａ 金属配線基板、１ｂ 絶縁配線基板、２ 半導体素子、３ 上部配線部材、３ａ コア配線部材、３ｂ 導通配線部材、４ 下部接合材、５ 上部接合材、６ ケース、７ 制御線、８ ボンディングワイヤ、９ 外部配線、９ａ 第１の外部配線、９ｂ 第２の外部配線、１０ 接合パッド、１００，２００，３００ 電力半導体装置。

Claims (11)

  1. 配線基板と、
    前記配線基板の上に、互いに間隔をあけて複数配置された半導体素子と、
    前記複数の半導体素子の上に配置され、前記複数の半導体素子のそれぞれと接合される上部配線部材とを備え、
    前記上部配線部材は、コア配線部材と、前記コア配線部材の外側の表面上に形成される導通配線部材とを含み、
    前記複数の半導体素子と前記上部配線部材とは接合材により互いに接合され、
    前記コア配線部材の線膨張率は前記導通配線部材の線膨張率よりも小さく、
    前記コア配線部材と前記半導体素子との線膨張率の差は前記導通配線部材と前記半導体素子との線膨張率の差よりも小さく、
    前記導通配線部材と前記接合材との線膨張率の差は前記コア配線部材と前記接合材との線膨張率の差よりも小さく、
    前記コア配線部材は、前記導通配線部材よりも、降伏応力または０．２％耐力の少なくともいずれかが大きい、電力半導体装置。
  2. 前記接合材の線膨張率は前記導通配線部材の線膨張率よりも大きい、請求項１に記載の電力半導体装置。
  3. 前記コア配線部材は、前記導通配線部材よりもヤング率が大きい、請求項１または請求項２に記載の電力半導体装置。
  4. 前記コア配線部材と前記配線基板との線膨張率の差は前記導通配線部材と前記配線基板との線膨張率の差よりも小さい、請求項１〜請求項３のいずれか１項に記載の電力半導体装置。
  5. 前記導通配線部材は前記コア配線部材の一方および他方の主表面を覆うように形成され、
    前記コア配線部材の一方の主表面上に形成される前記導通配線部材と前記コア配線部材の他方の主表面上に形成される前記導通配線部材との厚みが等しい、請求項１〜請求項４のいずれか１項に記載の電力半導体装置。
  6. 前記配線基板の線膨張率の平均値はアルミニウムの線膨張率よりも小さく、前記上部配線部材の線膨張率の平均値と前記配線基板の線膨張率の平均値との差が３×１０-6以下である、請求項１〜請求項５のいずれか１項に記載の電力半導体装置。
  7. 前記配線基板は、絶縁配線基板と、前記絶縁配線基板の一方および他方の主表面を覆うように形成される金属配線基板とを含み、
    前記絶縁配線基板の一方の主表面上に形成される前記金属配線基板と前記絶縁配線基板の他方の主表面上に形成される前記金属配線基板との厚みが等しい、請求項１〜請求項６のいずれか１項に記載の電力半導体装置。
  8. 前記半導体素子と前記接合材との間に、前記上部配線部材と平面視において重なるように配置された接合パッドをさらに備え、
    前記上部配線部材の延在する方向に交差する幅方向に関する前記接合パッドの寸法は、前記幅方向に関する前記上部配線部材の寸法以上である、請求項１〜請求項７のいずれか１項に記載の電力半導体装置。
  9. 前記コア配線部材はインバー、前記導通配線部材は高純度の銅により形成される、請求項１〜請求項８のいずれか１項に記載の電力半導体装置。
  10. 前記複数の半導体素子のそれぞれは、シリコンカーバイドまたは窒化ガリウムからなる、請求項１〜請求項９のいずれか１項に記載の電力半導体装置。
  11. 前記上部配線部材の線膨張率の平均値は前記半導体素子の線膨張率よりも大きく、前記配線基板の線膨張率の平均値よりも小さい、請求項１〜請求項１０のいずれか１項に記載の電力半導体装置。
JP2014106168A 2014-05-22 2014-05-22 電力半導体装置 Active JP6494178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014106168A JP6494178B2 (ja) 2014-05-22 2014-05-22 電力半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014106168A JP6494178B2 (ja) 2014-05-22 2014-05-22 電力半導体装置

Publications (2)

Publication Number Publication Date
JP2015222759A true JP2015222759A (ja) 2015-12-10
JP6494178B2 JP6494178B2 (ja) 2019-04-03

Family

ID=54785634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014106168A Active JP6494178B2 (ja) 2014-05-22 2014-05-22 電力半導体装置

Country Status (1)

Country Link
JP (1) JP6494178B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017203650A1 (ja) * 2016-05-26 2017-11-30 三菱電機株式会社 電力用半導体装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936186A (ja) * 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
JPH11163045A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置及びその製造方法
JP2000049281A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置
JP2002134568A (ja) * 2000-10-30 2002-05-10 Mitsubishi Electric Corp 半導体モジュール
JP2003188328A (ja) * 2001-12-19 2003-07-04 Toyota Motor Corp パワーモジュールの接合構造
JP2005019694A (ja) * 2003-06-26 2005-01-20 Mitsubishi Materials Corp パワーモジュール
WO2005071733A1 (ja) * 2004-01-26 2005-08-04 Hitachi, Ltd. 半導体装置、それを用いた電力変換装置、それを用いたモータ、それを用いたハイブリッド自動車及びそれを用いたモータ駆動システム
JP2007095984A (ja) * 2005-09-29 2007-04-12 Hitachi Ltd 半導体モジュール
JP2008117825A (ja) * 2006-11-01 2008-05-22 Toshiba Corp パワー半導体デバイス
JP2008270290A (ja) * 2007-04-16 2008-11-06 Sumitomo Electric Ind Ltd パワーモジュール、その製造方法および素子接続用バスバー
JP2011014744A (ja) * 2009-07-02 2011-01-20 Toyota Motor Corp 半導体装置
JP2012094697A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 回路基板および電子装置
JP2012169310A (ja) * 2011-02-09 2012-09-06 Panasonic Corp 半導体装置
WO2013111276A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 電力用半導体装置
WO2014068935A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936186A (ja) * 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
JPH11163045A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置及びその製造方法
JP2000049281A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置
JP2002134568A (ja) * 2000-10-30 2002-05-10 Mitsubishi Electric Corp 半導体モジュール
JP2003188328A (ja) * 2001-12-19 2003-07-04 Toyota Motor Corp パワーモジュールの接合構造
JP2005019694A (ja) * 2003-06-26 2005-01-20 Mitsubishi Materials Corp パワーモジュール
WO2005071733A1 (ja) * 2004-01-26 2005-08-04 Hitachi, Ltd. 半導体装置、それを用いた電力変換装置、それを用いたモータ、それを用いたハイブリッド自動車及びそれを用いたモータ駆動システム
JP2007095984A (ja) * 2005-09-29 2007-04-12 Hitachi Ltd 半導体モジュール
JP2008117825A (ja) * 2006-11-01 2008-05-22 Toshiba Corp パワー半導体デバイス
JP2008270290A (ja) * 2007-04-16 2008-11-06 Sumitomo Electric Ind Ltd パワーモジュール、その製造方法および素子接続用バスバー
JP2011014744A (ja) * 2009-07-02 2011-01-20 Toyota Motor Corp 半導体装置
JP2012094697A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 回路基板および電子装置
JP2012169310A (ja) * 2011-02-09 2012-09-06 Panasonic Corp 半導体装置
WO2013111276A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 電力用半導体装置
WO2014068935A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017203650A1 (ja) * 2016-05-26 2017-11-30 三菱電機株式会社 電力用半導体装置
CN109155305A (zh) * 2016-05-26 2019-01-04 三菱电机株式会社 功率用半导体装置
US10403559B2 (en) 2016-05-26 2019-09-03 Mitsubishi Electric Corporation Power semiconductor device
CN109155305B (zh) * 2016-05-26 2022-02-18 三菱电机株式会社 功率用半导体装置

Also Published As

Publication number Publication date
JP6494178B2 (ja) 2019-04-03

Similar Documents

Publication Publication Date Title
US10658284B2 (en) Shaped lead terminals for packaging a semiconductor device for electric power
JP6320556B2 (ja) パワーモジュール
JP5542567B2 (ja) 半導体装置
US20180053737A1 (en) Power semiconductor device
US20120306086A1 (en) Semiconductor device and wiring substrate
US20230253283A1 (en) Semiconductor device
JP2013125848A (ja) パワーモジュール半導体装置およびその製造方法
WO2020071185A1 (ja) 半導体装置および半導体装置の製造方法
JP6305176B2 (ja) 半導体装置及び製造方法
JP6363825B2 (ja) 半導体装置及びリードフレーム
JP6440903B2 (ja) 半導体装置およびその製造方法
JP6139329B2 (ja) セラミック回路基板及び電子デバイス
JP5218009B2 (ja) 半導体装置
JP2013157550A (ja) パワーモジュール半導体装置およびその製造方法
JP2018098282A (ja) 半導体装置
JP6494178B2 (ja) 電力半導体装置
JP2015115471A (ja) 電力用半導体装置
JP6759784B2 (ja) 半導体モジュール
US20190287896A1 (en) Semiconductor module and method for manufacturing semiconductor module
JP4442609B2 (ja) 半導体装置およびその製造方法
JP2015026667A (ja) 半導体モジュール
JP2013105789A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
CN105830203B (zh) 半导体装置
JP2014041876A (ja) 電力用半導体装置
JP5240021B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190305

R150 Certificate of patent or registration of utility model

Ref document number: 6494178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250