JP2011159780A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011159780A
JP2011159780A JP2010019964A JP2010019964A JP2011159780A JP 2011159780 A JP2011159780 A JP 2011159780A JP 2010019964 A JP2010019964 A JP 2010019964A JP 2010019964 A JP2010019964 A JP 2010019964A JP 2011159780 A JP2011159780 A JP 2011159780A
Authority
JP
Japan
Prior art keywords
external connection
bonding
semiconductor device
insulating substrate
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010019964A
Other languages
English (en)
Other versions
JP5672707B2 (ja
Inventor
Fumihiko Momose
文彦 百瀬
Kazuyu Kido
和優 木戸
Yoshitaka Nishimura
芳孝 西村
Fumio Shigeta
文雄 繁田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010019964A priority Critical patent/JP5672707B2/ja
Priority to US12/879,940 priority patent/US8395262B2/en
Publication of JP2011159780A publication Critical patent/JP2011159780A/ja
Priority to US13/762,901 priority patent/US8860220B2/en
Application granted granted Critical
Publication of JP5672707B2 publication Critical patent/JP5672707B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

【課題】外部接続端子と絶縁基板の配線パターンとの超音波接合部分の接合強度を高くして半導体装置の長期信頼性を得る。
【解決手段】超音波接合ツールによって絶縁基板１４の配線パターンに接合される外部接続端子１８，２０の接合端部１８ｃ，２０ａをビッカース硬度で９０以上の硬度にする。複数の接合端部１８ｃがバー１８ａに一体に設けられた外部接続端子１８については、バー１８ａの長さ方向の略中央に位置する接合端部１８ｃを最初に接合し、その後は、両端に向かって交互に接合していく。接合端部１８ｃ，２０ａを硬くしたことにより、超音波接合部の強度が増し、また、複数の接合端部１８ｃを有する外部接続端子１８は、その中央のものから接合していくことで両端側における接合端部１８ｃの正規位置からのずれを小さく抑えることができるので、接合強度を高く維持できる。
【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、特に絶縁基板上の配線パターンと外部接続端子との接合部に関して信頼性を向上させた大型で大容量の半導体装置およびその製造方法に関する。
電力変換に用いられる半導体装置は、たとえばセラミックからなる板状の絶縁部材の上面に銅等からなる配線パターンが形成された絶縁基板を有し、その配線パターンに半導体素子の裏面電極がはんだ接合されている。このような半導体装置では、絶縁基板から離れた位置に外部接続端子が設置され、その外部接続端子と配線パターンとは、ワイヤボンディングにより接続した構成を有している。また、絶縁基板は、その裏面に形成された銅箔と銅製のベースプレートとをはんだ接合することによってそのベースプレートに固定されている。
大規模な電力変換システムでは、省スペース化が求められている。このためには、半導体装置を大型化および大容量化して電力当たりの半導体装置の使用個数を削減する必要がある。大容量の半導体装置は、外部接続端子と配線パターンとをワイヤボンディングにより接続する構成では必要な電流容量を確保するには多数のワイヤを使用する必要があるので、外部接続端子を配線パターンに直接接合する方法が採られている。
この外部接続端子と配線パターンとの接合は、はんだ接合による場合が多い。しかし、はんだによる接合は、半導体装置の大型化および大容量化によってその接合部の信頼性を確保することが難しくなってきている。すなわち、半導体装置は、その使用時に発生する熱によりベースプレートが変形するが、大型になるほど変形により外部接続端子の接合部にかかる応力が非常に高くなってくる。また、はんだ接合をするときには、はんだを溶融するために加熱する必要があるが、その加熱によりベースプレートが変形し、複数の接合部が一体に形成された外部接続端子の場合、接合位置によっては、外部接続端子と配線パターンとの距離が変化してしまうことがある。また、はんだは、外部接続端子および配線パターンよりも電気抵抗が約１桁程度高いため、大容量化するほどはんだで発生するジュール熱の発生熱量が多くなり、電力変換システムにおける動作時の損失が大きくなってしまう。
このはんだ接合に対し、外部接続端子と配線パターンとの接合を超音波で行うようにした大型で大容量の半導体装置の事例が知られている（たとえば、特許文献１参照）。超音波接合は、外部接続端子の接合端部に、外部接続端子と配線パターンとの接合界面に対して垂直な荷重を加えながら水平方向に超音波振動を加えることにより行われる。超音波接合は、常温で短時間に大気中で行うことが可能であり、同一材質の金属による固相接合であることから、接合部の信頼性が高いという特徴がある。
大容量の半導体装置の場合、外部接続端子は、その断面積を増やすために厚さを厚くする必要がある。たとえば、厚さ０．８ミリメートルの銅板を用いた外部接続端子の場合、そのビッカース硬度を８０以下にしないと、超音波接合部の信頼性が確保できないことが知られている（特許文献２参照）。
米国特許公開公報第２００８／０２１１０９１号 特許第３５２４３６０号公報
しかしながら、硬度の低い外部接続端子を用いると、外部接続端子を含む全体の強度が得られなくなり、特に、さらなる大容量化のために外部接続端子の板厚をさらに厚くしようとした場合には、強度不足となって、半導体装置の長期信頼性が低下してしまうという問題点があった。
また、半導体装置が大型化することによって、長いバーに突設するように複数の接合端部が一体に形成された外部接続端子を絶縁基板上の所定位置に形成された配線パターンに超音波接合するとき、外部接続端子の加工精度や接合時の組み立て精度により、接合位置の位置合わせが難しく、接合位置のずれによる接合強度が低下し、半導体装置の長期信頼性が低下してしまうという問題点があった。
本発明はこのような点に鑑みてなされたものであり、超音波接合部に長期信頼性を有する半導体装置およびその製造方法を提供することを目的とする。
本発明では上記の課題を解決するために、絶縁基板にパワー半導体チップが搭載され、外部接続端子を前記絶縁基板に形成された配線パターンに超音波接合にて接合することにより構成される半導体装置において、前記外部接続端子は、前記配線パターンに接合される少なくとも接合端部の硬度を、ビッカース硬度で少なくとも９０にした銅であることを特徴とする半導体装置が提供される。
また、本発明では、絶縁基板にパワー半導体チップが搭載され、外部接続端子を前記絶縁基板に形成された配線パターンに超音波接合にて接合することにより構成される半導体装置の製造方法において、ビッカース硬度で少なくとも９０の硬度を有する接合端部が同一方向に複数配置された銅の前記外部接続端子を前記絶縁基板上の前記配線パターンに接合するとき、複数の前記接合端部のうち、略中央に配置されている１つを最初に接合し、その後は、両端に向かって交互に１つずつ接合していくことを特徴とする半導体装置の製造方法が提供される。
このような半導体装置およびその製造方法によれば、接合端部の硬度をビッカース硬度で少なくとも９０にしたことにより、配線パターンに外部接続端子を接合したときの強度を高くすることができる。また、接合端部が複数ある外部接続端子の接合において、略中央に配置の接合端部から接合することによって、接合端部が直線状に正確に並んでいない場合に、両端の接合端部は略中央の接合位置からのずれを小さくできるので、接合面における接合強度を高くすることができる。
上記構成の半導体装置およびその製造方法は、硬度をビッカース硬度で少なくとも９０程度にまで高めたことにより、外部接続端子を含む全体の強度を高くすることができたので、半導体装置の長期信頼性が向上するという利点がある。また、接合端部が直線状に並んでいる外部接続端子は、並び方向の略中央に配置されている接合端部から接合していくことによって、両端の接合端部の接合位置は、正規位置からのずれが小さく、接合面積の低減も少なくなって、接合面における接合強度を高く維持できたので、長期信頼性を有する半導体装置を提供することができる。
本発明の実施の形態に係る半導体装置の内部を示す斜視図である。 外部接続端子の超音波接合動作を示す説明図である。 水平方向に曲がっている外部接続端子と配線パターンとの接合状態を示す平面図であって、（Ａ）は従来の製造方法による接合状態を示し、（Ｂ）は本発明の製造方法による接合状態を示している。 外部接続端子と配線パターンとの接合状態を示す側面図であって、（Ａ）は従来の製造方法による接合状態を示し、（Ｂ）は本発明の製造方法による接合状態を示している。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は本発明の実施の形態に係る半導体装置の内部を示す斜視図、図２は外部接続端子の超音波接合動作を示す説明図である。
半導体装置１０は、ベースプレート１２と、その上面に搭載された絶縁基板１４と、その上に搭載されるパワー半導体チップ１６および外部接続端子１８，２０と、これらを覆うカバー（図示しない）とを備えている。
ベースプレート１２は、熱伝導率の高い、たとえば銅製の厚い板によって形成されている。絶縁基板１４は、その構成が図２に示されるように、セラミックからなる板状の絶縁部材１４ａを有し、その上面に銅等からなる配線パターン１４ｂが形成され、下面には銅箔１４ｃが形成されている。その銅箔１４ｃは、はんだ２２によってベースプレート１２に接合されている。なお、図１では、配線を形成するような詳細な配線パターン１４ｂは省略し、さらに、絶縁基板１４間のボンディングワイヤによる電気的な接続等も省略してある。
パワー半導体チップ１６は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）およびフリーホイーリングダイオードのようなパワー半導体素子とすることができ、それらの裏面電極が絶縁基板１４の配線パターン１４ｂにはんだ接合されている。なお、図１は、ＩＧＢＴおよびフリーホイーリングダイオードが１２個ずつ搭載されている例を示している。
外部接続端子１８，２０は、その一端がカバーより外部に突出され、他端は、絶縁基板１４の配線パターン１４ｂに超音波接合される。外部接続端子１８は、主回路用のものであり、外部接続端子２０は、制御回路用のものである。主回路用の外部接続端子１８は、パワー半導体チップ１６同士の内部配線も兼ねている。そのため、外部接続端子１８は、帯状に細長いバー１８ａと、これより上方に延出されてカバーの外部に突出される端子部１８ｂと、バー１８ａより下方に延出されて配線パターン１４ｂに接合される複数の接合端部１８ｃとが一体に形成されている。
ここで、外部接続端子１８，２０は、大容量化のためにたとえば１．０ミリメートルの厚さを有する銅の板を所定の形状にプレスで打ち抜き、所定の形状に折り曲げ加工することによって形成されている。なお、配線パターン１４ｂに接合される外部接続端子１８，２０の接合端部１８ｃ，２０ａについては、その硬度をビッカース硬度で少なくとも９０程度、好ましくは、１１０程度まで高める硬化処理を施している。この硬化処理例としては、たとえば焼き入れによる熱処理にて行われるが、接合端部１８ｃ，２０ａの硬度を高くすることができれば、焼き入れに限定されることなく、素材も含めどのような硬化処理でもよい。また、この硬化処理は、外部接続端子１８，２０の接合端部１８ｃ，２０ａだけに対して部分的に実施するのでなく、外部接続端子１８，２０の全体に対して実施してもよい。
また、外部接続端子１８，２０に硬化処理を施すことによって端子素材自体の引張強度を高くすることができる。たとえばビッカース硬度が５５の接合端部１８ｃ，２０ａを接合したとき、引張強度は４８１ニュートン程度であるのに対し、ビッカース硬度が１００の接合端部１８ｃ，２０ａの場合は、引張強度が５２５ニュートンとなり、端子の破断強度が高くなる効果がある。
なお、この発明において、「銅」は、不可避的に微量の不純物を含む銅または銅合金のいずれでもよく、特に、銅合金のうち無酸素銅が好ましい。
硬度が高められた外部接続端子１８，２０の接合端部１８ｃ，２０ａは、図２に示したように、絶縁基板１４の配線パターン１４ｂに超音波接合される。すなわち、外部接続端子１８，２０は、治具により保持された状態で接合端部１８ｃ，２０ａが絶縁基板１４の配線パターン１４ｂに当接するまで降下され、接合端部１８ｃ，２０ａの上に超音波接合ツール２４が配置される。超音波接合ツール２４は、接合端部１８ｃ，２０ａと配線パターン１４ｂとの接合界面に対して約５００ニュートンの垂直な荷重を加えながら、１９．１５キロヘルツの周波数、約５０マイクロメートルの振幅の超音波振動を、水平方向に５００ミリ秒間加えることにより超音波接合が行われる。
硬度の高い外部接続端子１８，２０の接合端部１８ｃ，２０ａを相対的にビッカース硬度の小さい（たとえば３０から５０程度）絶縁基板１４の配線パターン１４ｂに超音波接合することにより、外部接続端子１８，２０の配線パターン１４ｂに対する強度を、端子硬度がビッカース硬度で８０以下とした場合に比較して、５〜２０％高くすることができる。
また、上記接合条件によると、接合界面の接合強度が母材の破断強度より高くなっている。すなわち、接合された外部接続端子１８，２０の引張試験を行った結果、外部接続端子１８，２０の破断は、接合界面ではなく母材破断となっており、接合界面破断と比較し強度を高くすることができる。
半導体装置１０が大型化したことによって、その内部に用いられる主回路用の外部接続端子１８も大型化している。図１に示すように、たとえば１０００アンペアの電流容量を有する１２個のパワー半導体チップ１６が内蔵されているような半導体装置１０の場合、外部接続端子１８は、バー１８ａの長さが２０数センチメートルにもなることがある。このため、外部接続端子１８の加工精度や超音波接合時の組み立て精度に問題があると、外部接続端子１８を超音波接合するときの接合位置にずれが生じてしまう。次に、このような接合位置のずれを小さくする方法について説明する。
図３は水平方向に曲がっている外部接続端子と配線パターンとの接合状態を示す平面図であって、（Ａ）は従来の製造方法による接合状態を示し、（Ｂ）は本発明の製造方法による接合状態を示している。図４は外部接続端子と配線パターンとの接合状態を示す側面図であって、（Ａ）は従来の製造方法による接合状態を示し、（Ｂ）は本発明の製造方法による接合状態を示している。
半導体装置１０の従来の製造方法によれば、バー１８ａと複数の接合端部１８ｃとが一体に形成された外部接続端子１８を絶縁基板１４の配線パターン１４ｂに超音波接合するときには、端に位置する接合端部１８ｃから順次接合している。
ここで、５つの配線パターン１４ｂ１〜１４ｂ５に５つの接合端部１８ｃ１〜１８ｃ５がそれぞれ接合される場合について説明する。バー１８ａが湾曲している場合は、図３の（Ａ）に示したように、最初は、一番端の接合端部１８ｃ１を正確に位置決めして接合が行われる。このとき、２番目以降の接合端部１８ｃ２〜１８ｃ５は、正規位置から少しずつずれているので、最後の接合端部１８ｃ５は、それぞれのずれの積算値の分だけ正規位置から大きくずれてしまう。このずれは、バー１８ａの長さが長くなるほど顕著になる。
また、外部接続端子１８の加工精度がよく、バー１８ａが湾曲していない場合であっても、外部接続端子１８を絶縁基板１４に接合する際の組み立て精度や絶縁基板１４の平坦性に問題があると、最初に一番端の接合端部１８ｃ１を配線パターン１４ｂ１に接合すると、図４の（Ａ）に示したように、その反対側の端部が浮いてしまうことがある。その結果、次に接合を行うために、超音波接合ツール２４は、配線パターン１４ｂ２から浮いている接合端部１８ｃ２に対して超音波接合の準備をしなければならない。これは、接合端部１８ｃ２の配線パターン１４ｂ２への位置決めが不安定な状態で行われるので、接合端部１８ｃ２の位置が正規位置から大きくずれてしまう原因となる。
これに対し、本発明の製造方法によれば、バー１８ａの長さ方向の中央近傍に位置する接合端部、図３および図４に示す例では、最初に３番目の接合端部１８ｃ３を正確に位置決めして接合する。次は、それに隣接する左右の接合端部１８ｃ２，１８ｃ４を１箇所ずつ接合し、さらに、その外側に位置する接合端部１８ｃ１，１８ｃ５を１箇所ずつ接合する。このようにして、バー１８ａの長さ方向の中央の接合端部を最初に接合し、その後は、両端に向かって、１つずつ交互に接合していく。図３および図４に示す例では、たとえば、接合は、接合端部１８ｃ３，１８ｃ２，１８ｃ４，１８ｃ５，１８ｃ１の順番で実施している。
上記の例では５つの配線パターン１４ｂ１〜１４ｂ５に５つの接合端部１８ｃ１〜１８ｃ５が接合される場合について説明したが、配線パターンと接合端部との数が、たとえば６つの場合でも、中央の接合端部から順次接合すればよい。すなわち、接合端部の数が奇数（２ｎ＋１）であるときは端からｎ＋１番目の接合端部から順次ｎ番目、ｎ＋２番目の接合端部を交互に接合すればよく、偶数（２ｍ）であるときは端からｍ番目の接合端部から順次ｍ＋１番目、ｍ−１番目の接合端部を交互に接合すればよい（ｎ，ｍは正の整数である。）。
最初の接合をバー１８ａの長さ方向の中央の接合端部から開始することにより、位置合わせの矯正をすることなくても、バー１８ａの両端における接合位置のずれを半分にすることができる。接合部分の正規位置からのずれを低減して接合精度を高めたことにより、接合強度の低下が抑制され、半導体装置１０の長期信頼性を保持することができる。
１０ 半導体装置
１２ ベースプレート
１４ 絶縁基板
１４ａ 絶縁部材
１４ｂ，１４ｂ１〜１４ｂ５ 配線パターン
１４ｃ 銅箔
１６ パワー半導体チップ
１８ 外部接続端子
１８ａ バー
１８ｂ 端子部
１８ｃ，１８ｃ１〜１８ｃ５ 接合端部
２０ 外部接続端子
２０ａ 接合端部
２２ はんだ
２４ 超音波接合ツール

Claims (4)

  1. 絶縁基板にパワー半導体チップが搭載され、外部接続端子を前記絶縁基板に形成された配線パターンに超音波接合にて接合することにより構成される半導体装置において、
    前記外部接続端子は、前記配線パターンに接合される少なくとも接合端部の硬度を、ビッカース硬度で少なくとも９０にした銅であることを特徴とする半導体装置。
  2. 前記外部接続端子は、帯状のバーと、前記バーの幅方向の一方より延出された少なくとも１つの端子部と、前記バーの幅方向の他方より延出され前記バーの長さ方向に複数設けられた前記接合端部とが一体に形成され、前記外部接続端子の全体または前記接合端部を含む一部が硬化処理されている請求項１記載の半導体装置。
  3. 絶縁基板にパワー半導体チップが搭載され、外部接続端子を前記絶縁基板に形成された配線パターンに超音波接合にて接合することにより構成される半導体装置の製造方法において、
    ビッカース硬度で少なくとも９０の硬度を有する接合端部が同一方向に複数配置された銅の前記外部接続端子を前記絶縁基板上の前記配線パターンに接合するとき、複数の前記接合端部のうち、略中央に配置されている１つを最初に接合し、その後は、両端に向かって交互に１つずつ接合していくことを特徴とする半導体装置の製造方法。
  4. 前記超音波接合は、厚さが１．０ミリメートルの前記接合端部に対し、接合界面に垂直な約５００ニュートンの荷重を加えながら、１９．１５キロヘルツの周波数、約５０マイクロメートルの振幅の超音波振動を、水平方向に５００ミリ秒間加えることにより行われることを特徴とする請求項３記載の半導体装置の製造方法。
JP2010019964A 2010-02-01 2010-02-01 半導体装置の製造方法 Active JP5672707B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010019964A JP5672707B2 (ja) 2010-02-01 2010-02-01 半導体装置の製造方法
US12/879,940 US8395262B2 (en) 2010-02-01 2010-09-10 Semiconductor device and method for manufacturing the same
US13/762,901 US8860220B2 (en) 2010-02-01 2013-02-08 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010019964A JP5672707B2 (ja) 2010-02-01 2010-02-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011159780A true JP2011159780A (ja) 2011-08-18
JP5672707B2 JP5672707B2 (ja) 2015-02-18

Family

ID=44340898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010019964A Active JP5672707B2 (ja) 2010-02-01 2010-02-01 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8395262B2 (ja)
JP (1) JP5672707B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051366A (ja) * 2011-08-31 2013-03-14 Hitachi Ltd パワーモジュール及びその製造方法
JP2015185561A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体装置
JP2015198250A (ja) * 2014-03-31 2015-11-09 ゼミクロン エレクトローニク ゲーエムベーハー ウント コンパニー カーゲー 接続要素を溶接によってパワー半導体モジュールの基板に接続する装置及びそれに関連する方法
WO2022249951A1 (ja) * 2021-05-26 2022-12-01 三菱電機株式会社 パワー半導体装置及び電力変換装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672707B2 (ja) * 2010-02-01 2015-02-18 富士電機株式会社 半導体装置の製造方法
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
US9224665B2 (en) * 2011-08-04 2015-12-29 Mitsubishi Electric Corporation Semiconductor device and method for producing the same
DE102013211405B4 (de) * 2013-06-18 2020-06-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
JP6665664B2 (ja) * 2016-04-27 2020-03-13 富士電機株式会社 半導体装置及びその製造方法
DE102018204408B4 (de) * 2018-03-22 2022-05-05 Danfoss Silicon Power Gmbh Stromschiene, verfahren zum herstellen derselben und leistungsmodul, welches eine solche aufweist

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221220A (ja) * 1994-01-28 1995-08-18 Kyocera Corp 配線基板及びその製造方法
JPH11177018A (ja) * 1997-12-16 1999-07-02 Nippon Inter Electronics Corp 複合半導体装置
JPH11195725A (ja) * 1997-12-26 1999-07-21 Toshiba Corp 半導体装置およびその製造方法
JP2000232189A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
JP2002151646A (ja) * 2000-11-10 2002-05-24 Toshiba Corp 圧接型半導体装置
JP2004235566A (ja) * 2003-01-31 2004-08-19 Fuji Electric Device Technology Co Ltd 電力用半導体装置
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
JP2008103502A (ja) * 2006-10-18 2008-05-01 Toyota Motor Corp 回路体
US20080211091A1 (en) * 2005-09-21 2008-09-04 Infineon Technologies Ag Power Semiconductor Module and Method for Producing the Same
JP2009146933A (ja) * 2007-12-11 2009-07-02 Denso Corp バスバーとバスバーを備えた半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
JP5672707B2 (ja) * 2010-02-01 2015-02-18 富士電機株式会社 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221220A (ja) * 1994-01-28 1995-08-18 Kyocera Corp 配線基板及びその製造方法
JPH11177018A (ja) * 1997-12-16 1999-07-02 Nippon Inter Electronics Corp 複合半導体装置
JPH11195725A (ja) * 1997-12-26 1999-07-21 Toshiba Corp 半導体装置およびその製造方法
JP2000232189A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
JP2002151646A (ja) * 2000-11-10 2002-05-24 Toshiba Corp 圧接型半導体装置
JP2004235566A (ja) * 2003-01-31 2004-08-19 Fuji Electric Device Technology Co Ltd 電力用半導体装置
US20080211091A1 (en) * 2005-09-21 2008-09-04 Infineon Technologies Ag Power Semiconductor Module and Method for Producing the Same
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
JP2008103502A (ja) * 2006-10-18 2008-05-01 Toyota Motor Corp 回路体
JP2009146933A (ja) * 2007-12-11 2009-07-02 Denso Corp バスバーとバスバーを備えた半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051366A (ja) * 2011-08-31 2013-03-14 Hitachi Ltd パワーモジュール及びその製造方法
JP2015185561A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体装置
JP2015198250A (ja) * 2014-03-31 2015-11-09 ゼミクロン エレクトローニク ゲーエムベーハー ウント コンパニー カーゲー 接続要素を溶接によってパワー半導体モジュールの基板に接続する装置及びそれに関連する方法
WO2022249951A1 (ja) * 2021-05-26 2022-12-01 三菱電機株式会社 パワー半導体装置及び電力変換装置

Also Published As

Publication number Publication date
US8860220B2 (en) 2014-10-14
US20130244380A1 (en) 2013-09-19
US20110186999A1 (en) 2011-08-04
JP5672707B2 (ja) 2015-02-18
US8395262B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
JP5672707B2 (ja) 半導体装置の製造方法
JP5176507B2 (ja) 半導体装置
JP5098951B2 (ja) 半導体装置
JP6062565B1 (ja) 半導体装置およびその製造方法
CN107039297B (zh) 电极端子、半导体装置以及电力变换装置
US10242961B2 (en) Semiconductor device
JP2006278913A (ja) 回路装置とその製造方法
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
EP3267477B1 (en) Semiconductor module
JP5935374B2 (ja) 半導体モジュールの製造方法
JP2015142018A (ja) 電力用半導体装置
EP2571053A1 (en) Power semiconductor arrangement and method of forming thereof
US9859195B1 (en) Semiconductor device
JP6834436B2 (ja) 半導体装置
US20190088616A1 (en) Wedge tool and wedge bonding method
JP2010147053A (ja) 半導体装置
US10886205B2 (en) Terminal structure and semiconductor module
JP2012238684A (ja) 電力用半導体装置
WO2021100747A1 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
EP2498290A1 (en) Contact element and power semiconductor module comprising a contact element
JP2012209444A (ja) 半導体装置の製造方法および半導体装置
JP5533983B2 (ja) 半導体装置
JP2010093287A (ja) パワー半導体モジュール
JP2011082383A (ja) 電力用半導体装置、電力用半導体装置の製造方および電力用半導体装置の製造装置
JP2012044208A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5672707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250