JPH11177018A - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JPH11177018A JPH11177018A JP36325597A JP36325597A JPH11177018A JP H11177018 A JPH11177018 A JP H11177018A JP 36325597 A JP36325597 A JP 36325597A JP 36325597 A JP36325597 A JP 36325597A JP H11177018 A JPH11177018 A JP H11177018A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- external lead
- semiconductor device
- composite semiconductor
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 装置の運転状態でのインダクタンスを小さく
し、装置の電気的特性の向上を図る。 【解決手段】 導体パターン２１上に半導体チップ２
５，２６、外部導出端子２８，２９，３０等の電子部品
を搭載し、所定の電気回路を構成した絶縁基板２０と、
この絶縁基板２０を搭載する放熱板５０と、この放熱板
５０に被せられる両端開口の絶縁ケース５２と、この絶
縁ケース５２の開口部に配置される蓋体４０とを有する
複合半導体装置において、前記絶縁基板２０上の導体パ
ターン２１を同心状の複数の環状の島に形成し、この環
状の島には、複数の半導体チップ２５，２６が前記導体
パターン２１の中心に対して左右上下対称になるように
バランスをとって配置した。
し、装置の電気的特性の向上を図る。 【解決手段】 導体パターン２１上に半導体チップ２
５，２６、外部導出端子２８，２９，３０等の電子部品
を搭載し、所定の電気回路を構成した絶縁基板２０と、
この絶縁基板２０を搭載する放熱板５０と、この放熱板
５０に被せられる両端開口の絶縁ケース５２と、この絶
縁ケース５２の開口部に配置される蓋体４０とを有する
複合半導体装置において、前記絶縁基板２０上の導体パ
ターン２１を同心状の複数の環状の島に形成し、この環
状の島には、複数の半導体チップ２５，２６が前記導体
パターン２１の中心に対して左右上下対称になるように
バランスをとって配置した。
Description
【０００１】
【産業上の利用分野】本発明は、装置が運転状態のとき
のインダクダンスを小さくなるように設計された複合半
導体装置に関するものである。
のインダクダンスを小さくなるように設計された複合半
導体装置に関するものである。
【０００２】
【従来の技術】従来のこの種の複合半導体装置を図６及
び図７を参照して説明する。なお、図６の複合半導体装
置と図７の複合半導体装置とは蓋体の形状、外部導出端
子の数等が異なるとともに、内部回路の構成が異なるタ
イプのものであるが、構成部品が共通するものが多いた
め、両図を参照して説明する。
び図７を参照して説明する。なお、図６の複合半導体装
置と図７の複合半導体装置とは蓋体の形状、外部導出端
子の数等が異なるとともに、内部回路の構成が異なるタ
イプのものであるが、構成部品が共通するものが多いた
め、両図を参照して説明する。
【０００３】図６において、１は複合半導体装置全体を
示す。この複合半導体装置１は両端開口の絶縁ケース２
を有し、この絶縁ケース２の下端開口部に放熱板３が配
置されている。この放熱板３上には図７に示すように、
導体パターン４を形成した絶縁基板５が載置・固定され
ている。この絶縁基板５の所定の位置に半導体チップ
６、主端子となる第１外部導出端子７、信号端子となる
第２外部導出端子８等の電子部品が半田固着されてい
る。そして、その下端が半田固着された前記の第１外部
導出端子７及び第２外部導出端子８の上端は、蓋体５の
透孔１０及び透孔１３を介して外部に導出される。
示す。この複合半導体装置１は両端開口の絶縁ケース２
を有し、この絶縁ケース２の下端開口部に放熱板３が配
置されている。この放熱板３上には図７に示すように、
導体パターン４を形成した絶縁基板５が載置・固定され
ている。この絶縁基板５の所定の位置に半導体チップ
６、主端子となる第１外部導出端子７、信号端子となる
第２外部導出端子８等の電子部品が半田固着されてい
る。そして、その下端が半田固着された前記の第１外部
導出端子７及び第２外部導出端子８の上端は、蓋体５の
透孔１０及び透孔１３を介して外部に導出される。
【０００４】その後、主端子となる第１外部導出端子７
の上端部は、蓋体９の上面に対して水平になるように折
曲げられ、蓋体９に設けたナット収納孔１１を塞ぎ、該
ナット収納孔１１に収納したナットの外部への逸脱を規
制している。また、図７に示したタイプのものでは信号
端子となる第２外部導出端子８の上端を透孔１３に挿通
し、該透孔１３内に設けた仮止め機構により前記外部導
出端子８を蓋体９に対して仮固定している。最後に、前
記蓋体９の空所部１２を利用して絶縁ケース（図７では
図示せず）の内部に封止用樹脂を充填し硬化させて複合
半導体装置を完成させる。
の上端部は、蓋体９の上面に対して水平になるように折
曲げられ、蓋体９に設けたナット収納孔１１を塞ぎ、該
ナット収納孔１１に収納したナットの外部への逸脱を規
制している。また、図７に示したタイプのものでは信号
端子となる第２外部導出端子８の上端を透孔１３に挿通
し、該透孔１３内に設けた仮止め機構により前記外部導
出端子８を蓋体９に対して仮固定している。最後に、前
記蓋体９の空所部１２を利用して絶縁ケース（図７では
図示せず）の内部に封止用樹脂を充填し硬化させて複合
半導体装置を完成させる。
【０００５】
【発明が解決しようとする課題】ところで上記の場合、
複数の第１外部導出端子７及び第２外部導出端子８は、
絶縁基板５の導体パターン６上の複数箇所に特に配置上
のバランスをとることなく不規則に配置・接続されてい
る。このため完成した複合半導体装置を運転した際にイ
ンダクタンスが大きくなり、装置の電気的特性に悪影響
を与えるという解決すべき課題があった。
複数の第１外部導出端子７及び第２外部導出端子８は、
絶縁基板５の導体パターン６上の複数箇所に特に配置上
のバランスをとることなく不規則に配置・接続されてい
る。このため完成した複合半導体装置を運転した際にイ
ンダクタンスが大きくなり、装置の電気的特性に悪影響
を与えるという解決すべき課題があった。
【０００６】
【発明の目的】本発明は、上記のような課題を解決する
ためのなされたもので、装置の運転状態でのインダクタ
ンスを小さくし、装置の電気的特性の向上を図った複合
半導体装置を提供することを目的とするものである。
ためのなされたもので、装置の運転状態でのインダクタ
ンスを小さくし、装置の電気的特性の向上を図った複合
半導体装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の複合半導体装置
は、導体パターン上に半導体チップ、外部導出端子等の
電子部品を搭載し、所定の電気回路を構成した絶縁基板
と、この絶縁基板を搭載する放熱板と、この放熱板に被
せられる両端開口の絶縁ケースと、この絶縁ケースの開
口部に配置される蓋体とを有する複合半導体装置におい
て、前記絶縁基板上の導体パターンを同心状の複数の環
状の島に形成し、この環状の島には、複数の半導体チッ
プが前記導体パターンの中心に対して左右上下対称にな
るように配置したことを特徴とするものである。
は、導体パターン上に半導体チップ、外部導出端子等の
電子部品を搭載し、所定の電気回路を構成した絶縁基板
と、この絶縁基板を搭載する放熱板と、この放熱板に被
せられる両端開口の絶縁ケースと、この絶縁ケースの開
口部に配置される蓋体とを有する複合半導体装置におい
て、前記絶縁基板上の導体パターンを同心状の複数の環
状の島に形成し、この環状の島には、複数の半導体チッ
プが前記導体パターンの中心に対して左右上下対称にな
るように配置したことを特徴とするものである。
【０００８】また、本発明の複合半導体装置は、前記外
部導出端子の下端部が、複数に等分に分岐するように構
成され、前記環状の島の複数箇所に等分して固着される
ことを特徴とするものである。
部導出端子の下端部が、複数に等分に分岐するように構
成され、前記環状の島の複数箇所に等分して固着される
ことを特徴とするものである。
【０００９】また、本発明の複合半導体装置は、前記導
体パターンが、中心部の長方形の島を囲む２重の環状方
形枠となるように形成されたことを特徴とするものであ
る。
体パターンが、中心部の長方形の島を囲む２重の環状方
形枠となるように形成されたことを特徴とするものであ
る。
【００１０】また、本発明の複合半導体装置は、１対の
前記外部導出端子を有し、一方の外部導出端子の下端部
が、中心部の長方形の島に対して第１番目の環状方形枠
となる導体パターン上に等分に分岐して固着され、他方
の外部導出端子の下端部が、第１番目の環状方形枠の外
側の第２番目の環状方形枠となる導体パターン上に等分
に分岐して固着され、前記下端部に連らなる互いの本体
部が、導体パターン上に空間部の互いに近接平行配置さ
れ、前記本体部に連らなる互いの上端部は、前記蓋体を
介して外部に導出されることを特徴とするものである。
前記外部導出端子を有し、一方の外部導出端子の下端部
が、中心部の長方形の島に対して第１番目の環状方形枠
となる導体パターン上に等分に分岐して固着され、他方
の外部導出端子の下端部が、第１番目の環状方形枠の外
側の第２番目の環状方形枠となる導体パターン上に等分
に分岐して固着され、前記下端部に連らなる互いの本体
部が、導体パターン上に空間部の互いに近接平行配置さ
れ、前記本体部に連らなる互いの上端部は、前記蓋体を
介して外部に導出されることを特徴とするものである。
【００１１】
【実施例】以下、本発明の一実施例について図１乃至図
５を参照して説明する。図１は本発明の絶縁基板の平面
図である。図において、２０は絶縁基板全体を示す。こ
の絶縁基板２０上には導体パターン２１が形成される。
この導体パターン２１は、同心状の複数の環状の島に形
成され、中心部の長方形の中央島２２を囲んで第１の環
状方形枠２３及び第２の環状方形枠２４として所定の間
隔を置いて形成されている。
５を参照して説明する。図１は本発明の絶縁基板の平面
図である。図において、２０は絶縁基板全体を示す。こ
の絶縁基板２０上には導体パターン２１が形成される。
この導体パターン２１は、同心状の複数の環状の島に形
成され、中心部の長方形の中央島２２を囲んで第１の環
状方形枠２３及び第２の環状方形枠２４として所定の間
隔を置いて形成されている。
【００１２】上記の中央島２２には、複数の半導体チッ
プ２５が上下に対称に配置されている。また、第２の環
状方形枠２４となっている導体パターン２１上にも前記
とは異なる種類の半導体チップ２６が左右上下に対称に
配置されている。そして、半導体チップ２５と半導体チ
ップ２６の電極、各半導体チップ２５，２６と第１の環
状方形枠２３及び第２の環状方形枠２４とは、ボンディ
ングワイヤ２７によりボンディングされている。
プ２５が上下に対称に配置されている。また、第２の環
状方形枠２４となっている導体パターン２１上にも前記
とは異なる種類の半導体チップ２６が左右上下に対称に
配置されている。そして、半導体チップ２５と半導体チ
ップ２６の電極、各半導体チップ２５，２６と第１の環
状方形枠２３及び第２の環状方形枠２４とは、ボンディ
ングワイヤ２７によりボンディングされている。
【００１３】上記導体パターン２１の中央島２２の中心
部には、例えばＭＯＳ ＦＥＴであればそのゲートとな
る外部導出端子２８が半田固着される。次に、第１の環
状方形枠２３となっている導体パターン２１上には、上
記外部導出端子２８を中心として左右対称となるよう
に、例えばソースとなる外部導出端子２９が半田固着さ
れる。さらに、第２の環状方形枠２４となっている導体
パターン２１上には、同じく上記外部導出端子２８を中
心として左右対称となるように、例えばドレインとなる
外部導出端子３０が半田固着される。
部には、例えばＭＯＳ ＦＥＴであればそのゲートとな
る外部導出端子２８が半田固着される。次に、第１の環
状方形枠２３となっている導体パターン２１上には、上
記外部導出端子２８を中心として左右対称となるよう
に、例えばソースとなる外部導出端子２９が半田固着さ
れる。さらに、第２の環状方形枠２４となっている導体
パターン２１上には、同じく上記外部導出端子２８を中
心として左右対称となるように、例えばドレインとなる
外部導出端子３０が半田固着される。
【００１４】次に、上記の外部導出端子２９，３０を、
図２乃至図４を参照して詳細に説明する。これらの図に
おいて、外部導出端子２９は、本体部３１に連続して下
方に向かって２方向に分岐するように折曲げ形成された
下端部３２ａ，３２ｂを有する。また、本体部３１に連
続して上方に立ち上げた主端子部３３と、同じく本体部
３１に連続して側面方向に延在する連結部３４を介して
補助端子部３４ａが上記主端子部３３と同様に立ち上げ
られている。また、主端部３３の下方には切込片３５が
形成され、若干自由端を起立させることで後述の蓋体の
透孔内に係止し、外部導出端子２９自体が蓋体に仮固定
可能な構造としてある。
図２乃至図４を参照して詳細に説明する。これらの図に
おいて、外部導出端子２９は、本体部３１に連続して下
方に向かって２方向に分岐するように折曲げ形成された
下端部３２ａ，３２ｂを有する。また、本体部３１に連
続して上方に立ち上げた主端子部３３と、同じく本体部
３１に連続して側面方向に延在する連結部３４を介して
補助端子部３４ａが上記主端子部３３と同様に立ち上げ
られている。また、主端部３３の下方には切込片３５が
形成され、若干自由端を起立させることで後述の蓋体の
透孔内に係止し、外部導出端子２９自体が蓋体に仮固定
可能な構造としてある。
【００１５】一方、外部導出端子３０も、本体部３６に
連続して下方に向かって２方向に分岐するように折曲げ
形成された下端部３７ａ，３７ｂを有する。また、一方
の下端部３７ｂの位置に略一致して本体部３６に連続す
る主端子部３８が形成され、この主端子部３８にも前記
と同様に切込片３９が形成されている。したがって、上
記と同様に該切込片３９を利用して外部導出端子３０自
体が蓋体に仮固定可能な構造となっている。
連続して下方に向かって２方向に分岐するように折曲げ
形成された下端部３７ａ，３７ｂを有する。また、一方
の下端部３７ｂの位置に略一致して本体部３６に連続す
る主端子部３８が形成され、この主端子部３８にも前記
と同様に切込片３９が形成されている。したがって、上
記と同様に該切込片３９を利用して外部導出端子３０自
体が蓋体に仮固定可能な構造となっている。
【００１６】上記外部導出端子２９の下端部３２ａ，３
２ｂと上記外部導出端子３０の下端部３７ａ，３７ｂと
は高さが異なるように形成されている。そのため、外部
導出端子２９の下端部３２ａ，３２ｂが外部導出端子３
０の下端部３７ａ，３７ｂの間に入る込むように、か
つ、互いの本体部３１，３６が上下に重なるように配置
しても本体部３１，３６間に所定の間隙Ｈ（図２参照）
を形成して両者は近接平行配置されることになる。
２ｂと上記外部導出端子３０の下端部３７ａ，３７ｂと
は高さが異なるように形成されている。そのため、外部
導出端子２９の下端部３２ａ，３２ｂが外部導出端子３
０の下端部３７ａ，３７ｂの間に入る込むように、か
つ、互いの本体部３１，３６が上下に重なるように配置
しても本体部３１，３６間に所定の間隙Ｈ（図２参照）
を形成して両者は近接平行配置されることになる。
【００１７】次に、図５は本発明の複合半導体装置の組
立順序を説明するための斜視図であるが、この図におい
て、蓋体４０の裏面側には、間隔保持用支柱４１と位置
決め用支柱４２が設けられている。一方、放熱板５０に
は、上記の位置決め用支柱４２を受け入れる位置決め用
穴５１が複数個設けてある。この放熱板５０の外周に被
せるように両端開口の絶縁ケース５２を該放熱板５０上
に載置する。
立順序を説明するための斜視図であるが、この図におい
て、蓋体４０の裏面側には、間隔保持用支柱４１と位置
決め用支柱４２が設けられている。一方、放熱板５０に
は、上記の位置決め用支柱４２を受け入れる位置決め用
穴５１が複数個設けてある。この放熱板５０の外周に被
せるように両端開口の絶縁ケース５２を該放熱板５０上
に載置する。
【００１８】次いで、前記のように構成の絶縁基板２０
を放熱板５０上に載せる。次に、蓋体４０を絶縁ケース
５２内に挿入するが、この蓋体４０の透孔４３には予め
外部導出端子３０の主端子部３８が挿通され、該外部導
出端子３０が仮固定されている。同じく主端子部３３及
び補助端子部３４ａが透孔４４に挿通されて外部導出端
子２９が仮固定され、さらに透孔４５には、絶縁基板２
０の中心部に配置され中央のゲートとなる外部導出端子
２８が挿通され仮固定されている。このように仮固定さ
れた外部導出端子２８，２９，３０の下端部２８ａ，３
２ａ，３２ｂ，３７ａ，３７ｂは、蓋体４０の裏面側で
一直線上に並ぶことになる。
を放熱板５０上に載せる。次に、蓋体４０を絶縁ケース
５２内に挿入するが、この蓋体４０の透孔４３には予め
外部導出端子３０の主端子部３８が挿通され、該外部導
出端子３０が仮固定されている。同じく主端子部３３及
び補助端子部３４ａが透孔４４に挿通されて外部導出端
子２９が仮固定され、さらに透孔４５には、絶縁基板２
０の中心部に配置され中央のゲートとなる外部導出端子
２８が挿通され仮固定されている。このように仮固定さ
れた外部導出端子２８，２９，３０の下端部２８ａ，３
２ａ，３２ｂ，３７ａ，３７ｂは、蓋体４０の裏面側で
一直線上に並ぶことになる。
【００１９】上記の状態で蓋体４０を絶縁ケース５２の
内部に入れる。この場合に位置決め用支柱の先端部４２
ａを放熱板５０の位置決め用穴５１に落とすことにより
絶縁基板２０を放熱板５０の所定の位置に位置決めす
る。また、蓋体４０の裏面側に設けた間隔保持支柱４１
の端面が放熱板５０の上面と当接し、蓋体４０の前後左
右方向のがた付が防止される。この状態で熱板等に載
せ、所定の温度に加熱して予め介在させた半田を溶融さ
せ、各外部導出端子２８，２９，３０の下端部２８ａ，
３２ａ，３２ｂ，３７ａ，３７ｂを導体パターン２１の
所定の位置に半田固着させる。
内部に入れる。この場合に位置決め用支柱の先端部４２
ａを放熱板５０の位置決め用穴５１に落とすことにより
絶縁基板２０を放熱板５０の所定の位置に位置決めす
る。また、蓋体４０の裏面側に設けた間隔保持支柱４１
の端面が放熱板５０の上面と当接し、蓋体４０の前後左
右方向のがた付が防止される。この状態で熱板等に載
せ、所定の温度に加熱して予め介在させた半田を溶融さ
せ、各外部導出端子２８，２９，３０の下端部２８ａ，
３２ａ，３２ｂ，３７ａ，３７ｂを導体パターン２１の
所定の位置に半田固着させる。
【００２０】その後、蓋体４０と絶縁ケース５２との間
に形成される空所部から該絶縁ケース５２の内部に封止
用樹脂を充填して硬化させる。最後に、蓋体４０の上面
に形成したナット収納孔５３に図示を省略したナットを
収納し、透孔４３，４４から外部に導出した外部導出端
子２９，３０の主端子部３３，３８を蓋体４０の上面に
対して水平になるように直角に折曲げてナットの逸脱を
規制する。
に形成される空所部から該絶縁ケース５２の内部に封止
用樹脂を充填して硬化させる。最後に、蓋体４０の上面
に形成したナット収納孔５３に図示を省略したナットを
収納し、透孔４３，４４から外部に導出した外部導出端
子２９，３０の主端子部３３，３８を蓋体４０の上面に
対して水平になるように直角に折曲げてナットの逸脱を
規制する。
【００２１】上記のようにして完成した複合半導体装置
は、半導体チップ及び各外部導出端子が導体パターン上
に上下左右対称にバランス良く配置されるため、装置を
運転した場合に電流による磁気的エネルギーであるイン
ダクタンスを小さくすることができ、その結果、装置の
電気的特性の向上を図ることができる。なお、本発明は
ＭＯＳ ＦＥＴの他、ＩＧＴＢ等の半導体装置に広く利
用することができる。また、上記の実施例では導体パタ
ーンの形状を方形の環状枠としたが、同心状の楕円枠、
同心状の真円枠等であっても上記と同様の効果が得られ
る。
は、半導体チップ及び各外部導出端子が導体パターン上
に上下左右対称にバランス良く配置されるため、装置を
運転した場合に電流による磁気的エネルギーであるイン
ダクタンスを小さくすることができ、その結果、装置の
電気的特性の向上を図ることができる。なお、本発明は
ＭＯＳ ＦＥＴの他、ＩＧＴＢ等の半導体装置に広く利
用することができる。また、上記の実施例では導体パタ
ーンの形状を方形の環状枠としたが、同心状の楕円枠、
同心状の真円枠等であっても上記と同様の効果が得られ
る。
【００２２】
【発明の効果】以上のように、本発明の複合半導体装置
は、半導体チップ及び各外部導出端子が導体パターン上
に上下左右対称にバランス良く配置されるため、装置を
運転した場合に電流による磁気的エネルギーであるイン
ダクタンスを小さくすることができ、その結果、装置の
電気的特性の向上を図ることができる等の優れた効果が
ある。
は、半導体チップ及び各外部導出端子が導体パターン上
に上下左右対称にバランス良く配置されるため、装置を
運転した場合に電流による磁気的エネルギーであるイン
ダクタンスを小さくすることができ、その結果、装置の
電気的特性の向上を図ることができる等の優れた効果が
ある。
【図１】本発明の複合半導体装置に使用する絶縁基板の
平面図である。
平面図である。
【図２】本発明の複合半導体装置に使用する外部導出端
子の側面図である。
子の側面図である。
【図３】上記外部導出端子の１つを示す外観図である。
【図４】上記外部導出端子の他の１つを示す外観図であ
る。
る。
【図５】上記複合半導体装置を組立図である。
【図６】従来の複合半導体装置の外観図である。
【図７】従来の他のタイプの複合半導体装置の組立図で
ある。
ある。
２０ 絶縁基板 ２１ 導体パターン ２２ 中央島（導体パターン） ２３ 第１の環状方形枠（導体パターン） ２４ 第２の環状方形枠（導体パターン） ２５ 半導体チップ ２６ 半導体チップ ２７ ボンディングワイヤ ２８ 外部導出端子 ２９ 外部導出端子 ３０ 外部導出端子 ４０ 蓋体 ５０ 放熱板 ５２ 絶縁ケース
Claims (4)
- 【請求項１】 導体パターン上に半導体チップ、外部導
出端子等の電子部品を搭載し、所定の電気回路を構成し
た絶縁基板と、この絶縁基板を搭載する放熱板と、この
放熱板に被せられる両端開口の絶縁ケースと、この絶縁
ケースの開口部に配置される蓋体とを有する複合半導体
装置において、 前記絶縁基板上の導体パターンを同心状の複数の環状の
島に形成し、この環状の島には、複数の半導体チップが
前記導体パターンの中心に対して左右上下対称になるよ
うに配置したことを特徴とする複合半導体装置。 - 【請求項２】 前記外部導出端子の下端部は、複数に等
分に分岐するように構成され、前記環状の島の複数箇所
に等分して固着されること特徴とする請求項１に記載の
複合半導体装置。 - 【請求項３】 前記導体パターンは、中心部の長方形の
島を囲む２重の環状方形枠となるように形成されたこと
を特徴とする請求項１に記載の複合半導体装置。 - 【請求項４】 １対の前記外部導出端子を有し、一方の
外部導出端子の下端部は、中心部の長方形の島に対して
第１番目の環状方形枠となる導体パターン上に等分に分
岐して固着され、他方の外部導出端子の下端部は、第１
番目の環状方形枠の外側の第２番目の環状方形枠となる
導体パターン上に等分に分岐して固着され、前記下端部
に連らなる互いの本体部は、導体パターン上の空間部に
互いに近接平行配置され、前記本体部に連らなる互いの
上端部は、前記蓋体を介して外部に導出されることを特
徴とする請求項３に記載の複合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36325597A JP4026783B2 (ja) | 1997-12-16 | 1997-12-16 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36325597A JP4026783B2 (ja) | 1997-12-16 | 1997-12-16 | 複合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177018A true JPH11177018A (ja) | 1999-07-02 |
| JP4026783B2 JP4026783B2 (ja) | 2007-12-26 |
Family
ID=18478884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36325597A Expired - Lifetime JP4026783B2 (ja) | 1997-12-16 | 1997-12-16 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4026783B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210500A (ja) * | 2005-01-26 | 2006-08-10 | Nippon Inter Electronics Corp | 電力用半導体装置 |
| JP2011159780A (ja) * | 2010-02-01 | 2011-08-18 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2014232828A (ja) * | 2013-05-30 | 2014-12-11 | ローム株式会社 | 半導体装置 |
-
1997
- 1997-12-16 JP JP36325597A patent/JP4026783B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210500A (ja) * | 2005-01-26 | 2006-08-10 | Nippon Inter Electronics Corp | 電力用半導体装置 |
| JP4660214B2 (ja) * | 2005-01-26 | 2011-03-30 | 日本インター株式会社 | 電力用半導体装置 |
| JP2011159780A (ja) * | 2010-02-01 | 2011-08-18 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US8860220B2 (en) | 2010-02-01 | 2014-10-14 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2014232828A (ja) * | 2013-05-30 | 2014-12-11 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4026783B2 (ja) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
| US7012323B2 (en) | Microelectronic assemblies incorporating inductors | |
| JP5290963B2 (ja) | 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子 | |
| US20070222044A1 (en) | Electronic Component and Methods to Produce an Electronic Component | |
| EP3648159B1 (en) | Semiconductor package and method of fabricating a semiconductor package | |
| JPH1174433A (ja) | 半導体装置 | |
| JPS60163447A (ja) | 半導体素子 | |
| JP2004200677A (ja) | パワー半導体モジュールのためのケーシング | |
| US6683374B2 (en) | Electronic component and process for producing the electronic component | |
| JP2739954B2 (ja) | 電力用半導体装置とその製造方法 | |
| US20200144140A1 (en) | Power semiconductor module | |
| JP2848068B2 (ja) | 半導体装置 | |
| KR100357803B1 (ko) | 다중 칩 패키지 제조 방법 | |
| US20020158327A1 (en) | Semiconductor device | |
| US7122885B2 (en) | Flip-chip packaging | |
| JPH04233254A (ja) | 浮動ソースを有する気密シールドダイパッケージ | |
| JP2005150209A (ja) | 電子装置およびその製造方法 | |
| JP4208490B2 (ja) | 半導体電力用モジュール及びその製造方法 | |
| US6664629B2 (en) | Semiconductor device | |
| JPH11177018A (ja) | 複合半導体装置 | |
| JP3279842B2 (ja) | 電力用半導体装置 | |
| US20060226531A1 (en) | Power semiconductor module | |
| JPH09246433A (ja) | モジュールの放熱構造 | |
| JP3036256B2 (ja) | 半導体装置 | |
| JPH1050897A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |