JP4026783B2 - 複合半導体装置 - Google Patents
複合半導体装置 Download PDFInfo
- Publication number
- JP4026783B2 JP4026783B2 JP36325597A JP36325597A JP4026783B2 JP 4026783 B2 JP4026783 B2 JP 4026783B2 JP 36325597 A JP36325597 A JP 36325597A JP 36325597 A JP36325597 A JP 36325597A JP 4026783 B2 JP4026783 B2 JP 4026783B2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- conductor pattern
- out terminal
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【産業上の利用分野】
本発明は、装置が運転状態のときのインダクダンスが小さくなるように設計された複合半導体装置に関するものである。
【0002】
【従来の技術】
従来のこの種の複合半導体装置を図6及び図7を参照して説明する。
なお、図6の複合半導体装置と図7の複合半導体装置とは蓋体の形状、外部導出端子の数等が異なるとともに、内部回路の構成が異なるタイプのものであるが、構成部品が共通するものが多いため、両図を参照して説明する。
【0003】
図6において、1は複合半導体装置全体を示す。この複合半導体装置1は両端開口の絶縁ケース2を有し、この絶縁ケース2の下端開口部に放熱板3が配置されている。この放熱板3上には図7に示すように、導体パターン4を形成した絶縁基板5が載置・固定されている。この絶縁基板5の所定の位置に半導体チップ6、主端子となる第1外部導出端子7、信号端子となる第2外部導出端子8等の電子部品が半田固着されている。そして、その下端が半田固着された前記の第1外部導出端子7及び第2外部導出端子8の上端は、蓋体9の透孔10及び透孔13を介して外部に導出される。
【0004】
その後、主端子となる第1外部導出端子7の上端部は、蓋体9の上面に対して水平になるように折曲げられ、蓋体9に設けたナット収納孔11を塞ぎ、該ナット収納孔11に収納したナットの外部への逸脱を規制している。
また、図7に示したタイプのものでは信号端子となる第2外部導出端子8の上端を透孔13に挿通し、該透孔13内に設けた仮止め機構により前記外部導出端子8を蓋体9に対して仮固定している。
最後に、前記蓋体9の空所部12を利用して絶縁ケース(図7では図示せず)の内部に封止用樹脂を充填し硬化させて複合半導体装置を完成させる。
【0005】
【発明が解決しようとする課題】
ところで上記の場合、複数の第1外部導出端子7及び第2外部導出端子8は、絶縁基板5の導体パターン4上の複数箇所に特に配置上のバランスをとることなく不規則に配置・接続されている。このため完成した複合半導体装置を運転した際にインダクタンスが大きくなり、装置の電気的特性に悪影響を与えるという解決すべき課題があった。
【0006】
本発明は、上記のような課題を解決するためになされたもので、装置の運転状態でのインダクタンスを小さくし、装置の電気的特性の向上を図った複合半導体装置を提供することを目的とするものである。
【0007】
【課題を解決するための手段】
請求項1に記載の発明によれば、長方形のゲート用導体パターン(22)上に複数の半導体チップ(25)を搭載し、前記ゲート用導体パターン(22)の周りに配置された環状方形のソース用導体パターン(23)上にソース用外部導出端子(29)を搭載し、前記ソース用導体パターン(23)の周りに配置された環状方形のドレイン用導体パターン(24)上にドレイン用外部導出端子(30)と複数のMOSFET(26)とを搭載することにより電気回路を構成した絶縁基板(20)と、この絶縁基板(20)を搭載する放熱板(50)と、この放熱板(50)に被せられる両端開口の絶縁ケース(52)と、この絶縁ケース(52)の開口部に配置される蓋体(40)とを有する複合半導体装置において、前記ドレイン用導体パターン(24)の中心に対して左右上下対称になるように前記複数のMOSFET(26)を配列し、前記ソース用外部導出端子(29)の分岐している第1の下端部(32a)と第2の下端部(32b)とをコ字状に折り曲げ、前記ドレイン用外部導出端子(30)の分岐している第1の下端部(37a)と第2の下端部(37b)とをコ字状に折り曲げ、前記絶縁基板(20)の中心を通る1本の直線上に、前記ドレイン用外部導出端子(30)の第1の下端部(37a)と前記ドレイン用導体パターン(24)との接点と、前記ソース用外部導出端子(29)の第1の下端部(32a)と前記ソース用導体パターン(23)との接点と、前記ソース用外部導出端子(29)の第2の下端部(32b)と前記ソース用導体パターン(23)との接点と、前記ドレイン用外部導出端子(30)の第2の下端部(37b)と前記ドレイン用導体パターン(24)との接点とを配列したことを特徴とする複合半導体装置が提供される。
【0011】
【実施例】
以下、本発明の一実施例について図1乃至図5を参照して説明する。
図1は本発明の絶縁基板の平面図である。
図において、20は絶縁基板全体を示す。この絶縁基板20上には導体パターン21が形成される。この導体パターン21は、同心状の複数の環状の島に形成され、中心部の長方形の中央島22を囲んで第1の環状方形枠23及び第2の環状方形枠24として所定の間隔を置いて形成されている。
【0012】
上記の中央島22には、複数の半導体チップ25が上下に対称に配置されている。また、第2の環状方形枠24となっている導体パターン21上にも前記とは異なる種類の半導体チップ26が左右上下に対称に配置されている。そして、半導体チップ25の電極と半導体チップ26の電極とは、ボンディングワイヤ27によりボンディングされ、半導体チップ26と第1の環状方形枠23とは、ボンディングワイヤによりボンディングされている。
【0013】
上記導体パターン21の中央島22の中心部には、例えばMOS FETであればそのゲートとなる外部導出端子28が半田固着される。次に、第1の環状方形枠23となっている導体パターン21上には、下端部32a,32bが上記外部導出端子28を中心として左右対称となるように、例えばソースとなる外部導出端子29が半田固着される。さらに、第2の環状方形枠24となっている導体パターン21上には、下端部37a,37bが上記外部導出端子28を中心として左右対称となるように、例えばドレインとなる外部導出端子30が半田固着される。
【0014】
次に、上記の外部導出端子29,30を、図2乃至図4を参照して詳細に説明する。これらの図において、外部導出端子29は、本体部31に連続して下方に向かって2方向に分岐するように折曲げ形成された下端部32a,32bを有する。また、主端子部33が、本体部31に連続して上方に立ち上げられ、本体部31に連続して側面方向に延在する連結部34を介して補助端子部34aが上記主端子部33と同様に立ち上げられている。また、主端部33の下方には切込片35が形成され、若干自由端を起立させることで後述の蓋体の透孔内に係止し、外部導出端子29自体が蓋体に仮固定可能な構造としてある。
【0015】
一方、外部導出端子30も、本体部36に連続して下方に向かって2方向に分岐するように折曲げ形成された下端部37a,37bを有する。また、一方の下端部37bの位置に略一致して本体部36に連続する主端子部38が形成され、この主端子部38にも前記と同様に切込片39が形成されている。したがって、上記と同様に該切込片39を利用して外部導出端子30自体が蓋体に仮固定可能な構造となっている。
【0016】
上記外部導出端子29の下端部32a,32bと上記外部導出端子30の下端部37a,37bとは高さが異なるように形成されている。そのため、外部導出端子29の下端部32a,32bが外部導出端子30の下端部37a,37bの間に入る込むように、かつ、互いの本体部31,36が上下に重なるように配置しても本体部31,36間に所定の間隙H(図2参照)を形成して両者は近接平行配置されることになる。
【0017】
次に、図5は本発明の複合半導体装置の組立順序を説明するための斜視図であるが、この図において、蓋体40の裏面側には、間隔保持用支柱41と位置決め用支柱42が設けられている。一方、放熱板50には、上記の位置決め用支柱42を受け入れる位置決め用穴51が複数個設けてある。この放熱板50の外周に被せるように両端開口の絶縁ケース52を該放熱板50上に載置する。
【0018】
次いで、前記のように構成の絶縁基板20を放熱板50上に載せる。
次に、蓋体40を絶縁ケース52内に挿入するが、この蓋体40の透孔43には予め外部導出端子30の主端子部38が挿通され、該外部導出端子30が仮固定されている。同じく主端子部33及び補助端子部34aが透孔44に挿通されて外部導出端子29が仮固定され、さらに透孔45には、絶縁基板20の中心部に配置され中央のゲートとなる外部導出端子28が挿通され仮固定されている。このように仮固定された外部導出端子28,29,30の下端部28a,32a,32b,37a,37bは、蓋体40の裏面側で一直線上に並ぶことになる。
【0019】
上記の状態で蓋体40を絶縁ケース52の内部に入れる。この場合に位置決め用支柱の先端部42aを放熱板50の位置決め用穴51に落とすことにより絶縁基板20を放熱板50の所定の位置に位置決めする。また、蓋体40の裏面側に設けた間隔保持支柱41の端面が放熱板50の上面と当接し、蓋体40の前後左右方向のがた付が防止される。この状態で熱板等に載せ、所定の温度に加熱して予め介在させた半田を溶融させ、各外部導出端子28,29,30の下端部28a,32a,32b,37a,37bを導体パターン21の所定の位置に半田固着させる。
【0020】
その後、蓋体40と絶縁ケース52との間に形成される空所部から該絶縁ケース52の内部に封止用樹脂を充填して硬化させる。
最後に、蓋体40の上面に形成したナット収納孔53に図示を省略したナットを収納し、透孔43,44から外部に導出した外部導出端子29,30の主端子部33,38を蓋体40の上面に対して水平になるように直角に折曲げてナットの逸脱を規制する。
【0021】
上記のようにして完成した複合半導体装置は、半導体チップ及び各外部導出端子が導体パターン上に上下左右対称にバランス良く配置されるため、装置を運転した場合に電流による磁気的エネルギーであるインダクタンスを小さくすることができ、その結果、装置の電気的特性の向上を図ることができる。また、上記の実施例では導体パターンの形状を方形の環状枠としたが、同心状の楕円枠、同心状の真円枠等であっても上記と同様の効果が得られる。
【0022】
【発明の効果】
以上のように、本発明の複合半導体装置は、半導体チップ及び各外部導出端子が導体パターン上に上下左右対称にバランス良く配置されるため、装置を運転した場合に電流による磁気的エネルギーであるインダクタンスを小さくすることができ、その結果、装置の電気的特性の向上を図ることができる等の優れた効果がある。
【図面の簡単な説明】
【図1】本発明の複合半導体装置に使用する絶縁基板の平面図である。
【図2】本発明の複合半導体装置に使用する外部導出端子の側面図である。
【図3】上記外部導出端子の1つを示す外観図である。
【図4】上記外部導出端子の他の1つを示す外観図である。
【図5】上記複合半導体装置を組立図である。
【図6】従来の複合半導体装置の外観図である。
【図7】従来の他のタイプの複合半導体装置の組立図である。
【符号の説明】
20 絶縁基板
21 導体パターン
22 中央島(導体パターン)
23 第1の環状方形枠(導体パターン)
24 第2の環状方形枠(導体パターン)
25 半導体チップ
26 半導体チップ
27 ボンディングワイヤ
28 外部導出端子
29 外部導出端子
30 外部導出端子
40 蓋体
50 放熱板
52 絶縁ケース
Claims (1)
- 長方形のゲート用導体パターン(22)上に複数の半導体チップ(25)を搭載し、前記ゲート用導体パターン(22)の周りに配置された環状方形のソース用導体パターン(23)上にソース用外部導出端子(29)を搭載し、前記ソース用導体パターン(23)の周りに配置された環状方形のドレイン用導体パターン(24)上にドレイン用外部導出端子(30)と複数のMOSFET(26)とを搭載することにより電気回路を構成した絶縁基板(20)と、この絶縁基板(20)を搭載する放熱板(50)と、この放熱板(50)に被せられる両端開口の絶縁ケース(52)と、この絶縁ケース(52)の開口部に配置される蓋体(40)とを有する複合半導体装置において、
前記ドレイン用導体パターン(24)の中心に対して左右上下対称になるように前記複数のMOSFET(26)を配列し、
前記ソース用外部導出端子(29)の分岐している第1の下端部(32a)と第2の下端部(32b)とをコ字状に折り曲げ、前記ドレイン用外部導出端子(30)の分岐している第1の下端部(37a)と第2の下端部(37b)とをコ字状に折り曲げ、
前記絶縁基板(20)の中心を通る1本の直線上に、前記ドレイン用外部導出端子(30)の第1の下端部(37a)と前記ドレイン用導体パターン(24)との接点と、前記ソース用外部導出端子(29)の第1の下端部(32a)と前記ソース用導体パターン(23)との接点と、前記ソース用外部導出端子(29)の第2の下端部(32b)と前記ソース用導体パターン(23)との接点と、前記ドレイン用外部導出端子(30)の第2の下端部(37b)と前記ドレイン用導体パターン(24)との接点とを配列したことを特徴とする複合半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36325597A JP4026783B2 (ja) | 1997-12-16 | 1997-12-16 | 複合半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36325597A JP4026783B2 (ja) | 1997-12-16 | 1997-12-16 | 複合半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11177018A JPH11177018A (ja) | 1999-07-02 |
JP4026783B2 true JP4026783B2 (ja) | 2007-12-26 |
Family
ID=18478884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36325597A Expired - Lifetime JP4026783B2 (ja) | 1997-12-16 | 1997-12-16 | 複合半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4026783B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4660214B2 (ja) * | 2005-01-26 | 2011-03-30 | 日本インター株式会社 | 電力用半導体装置 |
JP5672707B2 (ja) * | 2010-02-01 | 2015-02-18 | 富士電機株式会社 | 半導体装置の製造方法 |
JP6178622B2 (ja) * | 2013-05-30 | 2017-08-09 | ローム株式会社 | 半導体装置 |
-
1997
- 1997-12-16 JP JP36325597A patent/JP4026783B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11177018A (ja) | 1999-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5559374A (en) | Hybrid integrated circuit | |
US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
US5703399A (en) | Semiconductor power module | |
JP3410969B2 (ja) | 半導体装置 | |
JP2012195492A (ja) | パワー半導体モジュール及びその取り付け構造 | |
JP2739954B2 (ja) | 電力用半導体装置とその製造方法 | |
JP2004200677A (ja) | パワー半導体モジュールのためのケーシング | |
US20200144140A1 (en) | Power semiconductor module | |
US6885097B2 (en) | Semiconductor device | |
US5063434A (en) | Plastic molded type power semiconductor device | |
US5469329A (en) | Printed circuit board with bi-metallic heat spreader | |
US7122885B2 (en) | Flip-chip packaging | |
US6281579B1 (en) | Insert-molded leadframe to optimize interface between powertrain and driver board | |
JP4026783B2 (ja) | 複合半導体装置 | |
JP2020519027A (ja) | 半導体モジュール | |
JP3279842B2 (ja) | 電力用半導体装置 | |
US6437430B2 (en) | Semiconductor apparatus and frame used for fabricating the same | |
US20060226531A1 (en) | Power semiconductor module | |
JP3133544B2 (ja) | 混成集積回路 | |
JP2004349300A (ja) | 半導体装置及びその製造方法 | |
JP4150508B2 (ja) | 電力用半導体装置 | |
US20230361011A1 (en) | Molded power modules | |
JP3096536B2 (ja) | 混成集積回路 | |
JPH1050897A (ja) | 半導体装置 | |
JP3995618B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |