DE19908749A1 - Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiter-Elementen - Google Patents

Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiter-Elementen

Info

Publication number
DE19908749A1
DE19908749A1 DE1999108749 DE19908749A DE19908749A1 DE 19908749 A1 DE19908749 A1 DE 19908749A1 DE 1999108749 DE1999108749 DE 1999108749 DE 19908749 A DE19908749 A DE 19908749A DE 19908749 A1 DE19908749 A1 DE 19908749A1
Authority
DE
Germany
Prior art keywords
semiconductor element
semiconductor
temperature distribution
carrier
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1999108749
Other languages
English (en)
Inventor
Christian Keller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daimler AG
Original Assignee
DaimlerChrysler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DaimlerChrysler AG filed Critical DaimlerChrysler AG
Priority to DE1999108749 priority Critical patent/DE19908749A1/de
Publication of DE19908749A1 publication Critical patent/DE19908749A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiter-Elementen, insbesondere in Aufbauten mit hochwirksamer Kühleinrichtung. DOLLAR A Die Aufgabe der Erfindung, ein gattungsgemäßes Verfahren zu entwickeln, mit dem der Maximalwert der Halbleiter-Element-Oberflächentemperatur gesenkt sowie die Zuverlässigkeit der Lötverbindung zwischen Halbleiter-Element und Leiterbahn erhöht werden können, wird dadurch gelöst, daß DOLLAR A die Lotschicht (7) in der Mitte der Montagestelle (8) des Halbleiter-Elementes (1) dünner als an den Rändern ausgeführt wird.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiterelementen gemäß dem Oberbegriff des Anspruchs 1.
Bei der Herstellung und Anwendung von Leistungsmodulen, insbesondere für Stromrichter zur elektrischen Energiewandlung und in der Antriebstechnik, entstehen Probleme bei der Wärmeabfuhr an den Halbleiter-Bauelementen.
In der DE 196 45 636 C1 wird ein Leistungsmodul zur Ansteuerung von Elektromotoren beschrieben, bei dem die einzelnen funktionalen Einheiten kompakt zusammengefaßt angeordnet sind und eine Verbesserung des Wärmeübergangs zwischen den Halbleiter-Bauelementen der Leistungseinheit und dem Kühlkörper durch direkte Kühlung der Halbleiter- Bauelemente und die Integration des Kühlkörpers in eine Kühleinheit erreicht wird.
Die Halbleiter-Bauelemente der Leistungseinheit sind zum Beispiel auf ein geeignetes Substrat aufgebracht, welches direkt auf einen Kühlkörper mit optimierter Oberfläche aus einem gut wärmeleitfähigen Material aufgebracht und mit diesem durch Löten verbunden ist. Der Kühlkörper ist als Einfügeteil ausgebildet und direkt in die Kühleinheit des Leistungsmoduls integriert.
Bedingt durch die Steigerung der Verlustleistungsdichten, die mit einer höheren Ausnutzung der Halbleiter-Elemente einhergeht, ergeben sich folgende Nachteile:
  • - Es treten erhöhte Temperaturgradienten auf der Oberfläche der Halbleiter-Elemente auf.
  • - Eine zeitabhängige Last-Wechselbeanspruchung führt zu höheren Temperaturänderungen im Halbleiter-Aufbau.
  • - Die thermo-mechanische Beanspruchung der verbliebenen Wärmeübergänge erhöht sich.
Der Erfindung liegt die Aufgabe zugrunde, ein gattungsgemäßes Verfahren zu entwickeln, mit dem der Maximalwert der Halb­ leiter-Element-Oberflächentemperatur gesenkt sowie die Zuver­ lässigkeit der Lötverbindung zwischen Halbleiter-Element und Leiterbahn erhöht werden können.
Erfindungsgemäß wird diese Aufgabe durch die Merkmale des Anspruchs 1 gelöst. Danach wird die Lotschicht in der Mitte der Montagestelle des Halbleiter-Elementes dünner als an den Rändern ausgeführt.
Hierdurch wird gegenüber einer nach dem bekannten Stand der Technik ausgeführten Lötverbindung eine verbesserte Kühlung des mittleren Gebietes des Halbleiter-Elementes erreicht, während sich zu den Rändern hin die Kühlwirkung verschlech­ tert. Dadurch wird eine gleichmäßiger verteilte sowie auch eine geringere maximale Oberflächentemperatur der Halbleiter- Elemente bewirkt.
Die Zuverlässigkeit der Lötverbindung bei zeitabhängiger Last- Wechselbeanspruchung steigt, da an den Außenkanten des Halbleiter-Elementes eine Lotschicht größerer Stärke zum Abbau mechanischer Spannungen beiträgt, während in der dünnen Lotschicht unter der Mitte des Halbleiter-Elementes die mechanische Spannung idealerweise verschwindet.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung wird nachstehend an einem Ausführungsbeispiel einer Anordnung von Halbleiter-Bauelementen auf Cu-Leiter­ bahnen anhand einer Zeichnung näher erläutert. Es zeigen:
Fig. 1 die schematische Darstellung eines Halbleiter-Aufbaus mit Darstellung der örtlichen Verteilungen der Halbleiter- Element-Oberflächentemperaturen,
Fig. 2 die schematische Darstellung einer Anordnung von Halbleiter-Elementen auf Cu-Leiterbahnen und einem Keramik­ substrat entsprechend dem Stand der Technik und
Fig. 3 die Anordnung von Halbleiter-Elementen nach Fig. 2 mit der erfindungsgemäßen Ausführung der Lotschicht.
Die Fig. 1 zeigt einen typischen Halbleiter-Aufbau mit Halbleiter-Elementen 1 auf einem Keramik-Substrat 5 und einer zugehörigen Temperaturverteilung 3 auf den Oberflächen der Halbleiter-Elemente 1 für eine ausgewählte Lastverteilung, wie sie in einem Antriebssystem auftreten kann.
Der Halbleiter-Aufbau 2 mit den aufgelöteten Halbleiter- Elementen 1 ist hinsichtlich der Kühlung hochwirksam gestaltet, um die elektrische Ausnutzbarkeit der Halbleiter- Elemente 1 zu erhöhen und bei bestimmten Anwendungen auch höhere maximale Kühlmitteltemperaturen zuzulassen.
Die Halbleiter-Elemente 1 sind auf eine Cu-Leiterbahn 4 aufgebracht, die sich auf einem Keramik-Substrat 5 befindet, welches mit einer Kühlplatte 6 verbunden ist. Zur Kühlung wird zum Beispiel ein Gemisch aus Wasser und Frostschutzmittel verwendet, welches direkt an die Unterseite der Kühlplatte 6 geführt wird (nicht dargestellt). Hierdurch wird der Wärmewiderstand zwischen den Halbleiter-Elementen 1 und dem Kühlmedium deutlich gesenkt, da einige Wärmeübergänge gegenüber konventionellen Kühlanordnungen entfallen.
Die Höhe der mittleren Temperaturen ergibt sich aus den eingeprägten Verlustleistungsdichten und dem Kühlmedium an der Unterseite der Kühlplatte 6. Besonders stark beanspruchte Elemente 1 weisen eine hohe Oberflächentemperatur auf und auch eine besonders große Differenz 10 der Oberflächentemperaturen zwischen zwischen der Mitte und den Rändern des Halbleiter- Bauelements 1.
In der Fig. 2 ist eine Ausführung der Lötverbindung zwischen den Halbleiter-Elementen 1 und der Cu-Leiterbahn 4 gemäß dem Stand der Technik dargestellt. Die Cu-Leiterbahn 4 ist plan ausgeführt. Zwischen dem Halbleiter-Element 1 und der Cu-Lei­ terbahn 4 ergibt sich eine Lotschicht 7 mit idealerweise konstanter Stärke. Die für diese Verbindungen bevorzugten Lote weisen einen hohen Bleianteil auf, wodurch sich für die Lotschicht 7 schlechte Wärmeleitungseigenschaften ergeben. Um einen guten Wärmewiderstand zwischen Halbleiter-Element 1 und Cu-Leiterbahn 4 zu erzielen, müßte die Lotschicht 7 möglichst dünn gewählt werden. Bedingt durch die thermo-mechanische Fehlanpassung zwischen dem als Halbleiterwerkstoff verwendeten Silizium und Kupfer als Leiterbahnwerkstoff bzw. dem darunter liegenden Keramik-Substrat 5 ist eine gewisse Stärke der Lotschicht 7 erforderlich, um die maximalen mechanischen Spannungen bei thermischer Wechsellast auf vertretbare Werte zu begrenzen.
Die Kühlplatte 6 ist über eine Cu-Metallisierung 11 und eine Lotschicht 12 mit dem Keramik-Substrat 5 verbunden.
In der Fig. 3 ist eine nach dem erfindungsgemäßen Verfahren gestaltete Lötverbindung zwischen Halbleiter-Element 1 und Cu- Leiterbahn 4 dargestellt. Die Cu-Leiterbahn 4 weist an der Montagestelle 8 des Halbleiter-Elementes 1 eine konvexe Oberfläche 9 auf. Dadurch ist die Stärke der Lotschicht 7 unter der Mitte des Halbleiter-Elementes 1 minimal. Mit zunehmenden Abstand zur Mitte des Halbleiter-Elementes 1 nimmt die Stärke der Lotschicht 7 zu. Hierdurch wird eine verbesserte Kühlung des mittleren Gebietes des Halbleiter- Elementes 1 erreicht, während sich zu den Rändern hin die Kühlwirkung abschwächt. Dies bewirkt eine gleichmäßiger verteilte sowie auch geringere maximale Oberflächentemperatur der Halbleiter-Elemente 1.
Das Problem der thermo-mechanischen Anpassung zwischen Halb­ leiter-Element 1 und Cu-Leiterbahn 4 bzw. Keramik-Substrat 5 tritt verstärkt bei Halbleiter-Elementen 1 mit großen Abmessungen auf. Die Lotverbindung nach der Erfindung gewährleistet eine größere Zuverlässigkeit, da an den Außenkanten des Halbleiter-Elementes 1 eine Lotschicht 7 größerer Stärke zum Abbau mechanischer Spannungen beiträgt, während in der dünnen Lotschicht 7 unter der Mitte des Halbleiter-Elementes 1 die mechanische Spannung idealerweise verschwindet.
Bezugszeichenliste
1
Halbleiter-Element
2
Halbleiter-Aufbau
3
Örtliche Verteilung der Halbleiter-Element- Oberflächentemperatur
4
Cu-Leiterbahn
5
Keramik-Substrat
6
Kühlplatte
7
Lotschicht
8
Montagestelle
9
Oberfläche
10
Temperaturdifferenz
11
Cu-Metallisierung
12
Lotschicht

Claims (5)

1. Verfahren zur Erzielung einer gleichmäßigen Temperatur­ verteilung bei auf einen Träger aufgelöteten Halbleiter- Elementen, insbesondere in Aufbauten mit hochwirksamer Kühleinrichtung, dadurch gekennzeichnet, daß die Lotschicht (7)in der Mitte der Montagestelle (8) des Halbleiter-Elementes (1) dünner als an den Rändern ausgeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberfläche (9) einer Leiterbahn (4) an der Montagestelle (8) des Halbleiter- Elementes (1) konvex ausgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberfläche (9) einer Leiterbahn (4) an der Montagestelle (8) des Halbleiter- Elementes (1) stufenförmig ausgeführt wird.
4. Verfahren nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß die Oberfläche (9) einer Leiterbahn (4) an der Montagestelle (8) des Halbleiter- Elements (1) durch Abtragen von Leiterbahnwerkstoff gestaltet wird.
5. Verfahren nach den Ansprüchen 1 und 4, dadurch gekennzeichnet, daß die Oberfläche (9) einer Leiterbahn (4) in der Mitte der Montagestelle (8) des Halbleiter-Elements (1) ein plan-paralleles Gebiet zur Oberfläche des Halbleiter-Elements (1) aufweist.
DE1999108749 1999-02-20 1999-02-20 Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiter-Elementen Ceased DE19908749A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999108749 DE19908749A1 (de) 1999-02-20 1999-02-20 Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiter-Elementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999108749 DE19908749A1 (de) 1999-02-20 1999-02-20 Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiter-Elementen

Publications (1)

Publication Number Publication Date
DE19908749A1 true DE19908749A1 (de) 2000-08-31

Family

ID=7899222

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999108749 Ceased DE19908749A1 (de) 1999-02-20 1999-02-20 Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiter-Elementen

Country Status (1)

Country Link
DE (1) DE19908749A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10315663A1 (de) * 2003-04-04 2004-10-28 Schleifring Und Apparatebau Gmbh Schleifring mit Kohlebahn
US6914321B2 (en) 2001-02-20 2005-07-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
WO2006008315A2 (en) * 2004-07-23 2006-01-26 Johnson Electric Moncalieri S.R.L. A heat-sink structure for electronic devices and the like

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 06-037122 A. In: Pat.Abstr. of JP *
JP 09-331150 A. In: Pat.Abstr. of JP *
JP 60-100440 A. In: Pat.Abstr. of JP *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914321B2 (en) 2001-02-20 2005-07-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE10149580B4 (de) * 2001-02-20 2009-07-16 Mitsubishi Denki K.K. Halbleitervorrichtung
DE10315663A1 (de) * 2003-04-04 2004-10-28 Schleifring Und Apparatebau Gmbh Schleifring mit Kohlebahn
WO2006008315A2 (en) * 2004-07-23 2006-01-26 Johnson Electric Moncalieri S.R.L. A heat-sink structure for electronic devices and the like
WO2006008315A3 (en) * 2004-07-23 2006-08-10 Johnson Electric Moncalieri S A heat-sink structure for electronic devices and the like

Similar Documents

Publication Publication Date Title
DE19700963C2 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
DE112011105178B4 (de) Halbleitervorrichtung
EP2478556B1 (de) Elektronische vorrichtung zum schalten von strömen
DE102018124171A1 (de) Halbleitervorrichtung
DE102017200256A1 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
EP1378008A2 (de) Leistungsmodul
DE102016206233A1 (de) Leistungsmodul mit einem Ga-Halbleiterschalter sowie Verfahren zu dessen Herstellung, Wechselrichter und Fahrzeugantriebsystem
DE112018008167T5 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung
EP1470743B1 (de) Leistungsmodul
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung
DE102005030247A1 (de) Leistungshalbleitermodul mit Verbindungselementen hoher Stromtragfähigkeit
DE112018008233T5 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und leistungswandler
DE60028717T2 (de) Elektronisches Modul mit Leistungsbauteilen und Verfahren zur Herstellung
DE102009000882A1 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
DE102013204889A1 (de) Leistungsmodul mit mindestens einem Leistungsbauelement
DE19908749A1 (de) Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiter-Elementen
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE19609929B4 (de) Leistungshalbleitermodul
DE102006014145B4 (de) Druck kontaktierte Anordnung mit einem Leistungsbauelement, einem Metallformkörper und einer Verbindungseinrichtung
WO2021069324A1 (de) Elektronische baugruppe, insbesondere für elektrofahrzeuge oder hybridfahrzeuge
DE102004019568B4 (de) Leistungshalbleitermodul mit einem Substrat
DE102015115140B4 (de) Stromrichteranordnung mit verbesserter Befestigung
DE10125697B4 (de) Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls
DE102012222012A1 (de) Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102011006445B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection