JP2020107654A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020107654A
JP2020107654A JP2018242742A JP2018242742A JP2020107654A JP 2020107654 A JP2020107654 A JP 2020107654A JP 2018242742 A JP2018242742 A JP 2018242742A JP 2018242742 A JP2018242742 A JP 2018242742A JP 2020107654 A JP2020107654 A JP 2020107654A
Authority
JP
Japan
Prior art keywords
wire
semiconductor device
wiring board
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018242742A
Other languages
English (en)
Inventor
西村 孝司
Koji Nishimura
孝司 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018242742A priority Critical patent/JP2020107654A/ja
Publication of JP2020107654A publication Critical patent/JP2020107654A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ワイヤの破断を防止することができる。【解決手段】半導体装置1は、緩和板6が電極3aから延伸するワイヤ4の側部に設けられている。この緩和板6により、半導体チップ3の発熱に応じた封止部材7の膨張及び収縮による導電パターン2bの主面に対して水平方向のワイヤ4への影響を抑制することができる。このため、半導体装置1は、半導体チップ3が発熱しても半導体チップ3並びに導電パターン2cからのワイヤ4の破断が防止されて、信頼性の低下を抑制することができる。【選択図】図1

Description

本発明は、半導体装置に関する。
半導体装置は、例えば、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。
半導体装置は上記の半導体素子を含む半導体チップを備えている。半導体装置は、このような半導体チップが導電パターン上に配置されて、半導体チップ間、また、半導体チップと導電パターンとの間がワイヤにより電気的に接続されている。また、導電パターンに電気的に配線板の一端が接続されており、当該配線板の他端がケースの蓋部から露出されている。このような他端には外部から入出力電流や制御信号等が入力される。さらに、半導体チップとワイヤと配線板とはシリコーンゲル等の封止部材により封止される。
特開2015−198227号公報
上記の半導体装置では外部からの制御信号等の入力に応じて半導体チップは駆動するに伴い発熱してしまう。この発熱に起因して半導体チップを封止する封止部材は膨張及び収縮を繰り返す。この際、配線板がワイヤの上部に配置されている場合、ワイヤ周囲の封止部材の膨張及び収縮が導電パターンに対して垂直方向ではなく、水平方向に生じ易くなってしまう。このような封止部材の膨張及び収縮に伴って、ワイヤが水平方向に揺動してしまい、ワイヤの導電パターンに対するボンディング箇所が破断してしまう恐れがある。
本発明は、このような点に鑑みてなされたものであり、ワイヤの破断を防止することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、電極を主面に備える半導体チップと、前記電極に一端が接合され、前記一端から所定方向に他端が延伸するワイヤと、前記半導体チップの主面に対向し、前記ワイヤを挟んで設けられた配線板と、前記電極から延伸する前記ワイヤの側部に設けられた緩和板と、前記半導体チップの主面及び前記ワイヤを封止し、前記配線板及び前記緩和板のそれぞれの少なくとも一部を封止する封止部材と、を有する半導体装置が提供される。
開示の技術によれば、ワイヤの導電パターンからの破断を防止でき、半導体装置の信頼性の低下を抑制することができる。
第1の実施の形態の半導体装置を説明するための図である。 参考例の半導体装置を説明するための図である。 第2の実施の形態の半導体装置の側断面図である。 第2の実施の形態の半導体装置に含まれる絶縁基板の平面図である。 第2の実施の形態の半導体装置に含まれる配線板及び配線保持部の図である。 第2の実施の形態の半導体装置に含まれる配線板が接続された絶縁基板の平面図である。 第2の実施の形態の半導体装置で実現される回路構成を示す図である。 第2の実施の形態の半導体装置に含まれる配線板に設置された緩和板を説明するための図である。
以下、図面を参照して、実施の形態について説明する。
[第1の実施の形態]
第1の実施の形態の半導体装置について、図1を用いて説明する。図1は、第1の実施の形態の半導体装置を説明するための図である。なお、図1(A)は、半導体装置1に含まれるワイヤ4の近傍の平面図、図1(B)は、図1(A)の一点鎖線X−Xにおける断面図をそれぞれ表している。
なお、以下の説明において、「おもて面」及び「上面」とは、図1(B)の半導体装置1において上側を向いた面を表す。「裏面」及び「底面」とは、図1(B)の半導体装置1において、下側を向いた面を表す。「側面」及び「側部」とは、図1(A)の紙面に垂直な面及び垂直な場所を表す。図1(A),(B)以外の図面でも「おもて面」、「裏面」、「側面」、「側部」は同様の方向性を意味する。「おもて面」、「裏面」、「側面」、「側部」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。
また、以下の説明において、「上」とは、図1(B)の半導体装置1における上側を表す。「下」とは、図1(B)の半導体装置1における下側を表す。図1(B)以外の図面でも「上」及び「下」は同様の方向性を意味する。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。また、以下の説明において、「平行」及び「垂直」を用いて、2つの相対的な角度関係を表現する場合がある。「平行」とは、必ずしも2つの角度が0°の時だけに限定するものではない。「平行」とは、2つの角度が、−15°以上、+15°以下であればよい。また、「垂直」とは、必ずしも2つの角度が90°の時だけに限定するものではない。「垂直」とは、2つの角度が、75°以上、105°以下であればよい。
半導体装置1は、基板2と、半導体チップ3と、半導体チップ3及び基板2を電気的に接続するワイヤ4と、配線板5と、緩和板6と、を有しており、これらが封止部材7により封止されている。
基板2は、例えば、板状を成している。基板2は、絶縁板2aと、絶縁板2a上に形成された所定の回路を構成する導電パターン2b,2cと、を有している。また、基板2は、絶縁板2aと、絶縁板2aのおもて面に形成された導電パターン2b,2cと、絶縁板2aの裏面に形成された金属板(図示せず)と、を有している。
半導体チップ3は、一方の主面であるおもて面に電極3aを備えている。半導体チップ3は、スイッチング素子であってよく、電極3aは、制御電極であってよい。半導体チップ3は、他方の主面である裏面が導電パターン2bのおもて面に設けられている。
ワイヤ4は、半導体チップ3の電極3aに一端が接合され、その一端から所定方向に他端が延伸している。ワイヤ4は、線状の導電体であり、半導体チップ3の電極3aと導電パターン2c、外部接続端子または他の半導体チップの電極等とを電気的に配線する。図1の場合では、ワイヤ4の他端は導電パターン2cに接合されている。ワイヤ4は、導電パターン2bの主面及び半導体チップ3の主面に対して垂直方向に凸を有するアーチ状を成している。
配線板5は、導電パターン2b,2cの主面及び半導体チップ3の主面に対向して、ワイヤ4を挟んで設けられている。このような配線板5は、図示を省略するものの、一端が基板2の導電パターン2bに電気的に接続され、他端が外部に導出され、当該他端に主電流が入出力される。また、図1では、配線板5は、半導体チップ3の電極3a及びワイヤ4を含んだ第1領域3b1の上方を覆っている。図1では、配線板5は、半導体チップ3の電極3aを含まない第2領域3b2の上方を覆っていない。半導体装置1は、配線板5で覆われた領域と、配線板5で覆われていない領域とを有する。配線板5で覆われた領域は、基板2と封止部材7の大気露出面との間に配線板5を有する。一方、配線板5で覆われていない領域は、基板2と封止部材7の大気露出面との間に配線板5がなく、封止部材7から見て基板2の上方が開放されている。図1では、配線板5で覆われていない領域は、配線板5で覆われた領域に対向する2辺の側部にあってよい。
緩和板6は、配線板5の下方で、基板2の上方に設けられている。また、緩和板6は、電極3aから延伸するワイヤ4の側部に設けられている。このような緩和板6は、例えば、板状を成している。緩和板6の主面は、導電パターン2b及び半導体チップ3の主面に垂直であって、ワイヤ4の延伸方向に沿って設けられている。さらに、緩和板6は、ワイヤ4の延伸方向と平行に設けられていてもよい。緩和板6の上部は、配線板5の下面と結合していてよい。緩和板6の下部は、基板2及び半導体チップ3と接触せず、緩和板6と、基板2及び半導体チップ3との間には間隙を有する。
そして、封止部材7は、基板2のおもて面、半導体チップ3及びワイヤ4を封止し、配線板5及び緩和板6のそれぞれの少なくとも一部を封止する。配線板5の一部とは、半導体チップ3の電極3a及びワイヤ4に対向する領域を含む。なお、図1(B)では、基板2と配線板5との間、及び配線板5の上方が封止部材7で封止されている場合が示されている。この場合に限られず、導電パターン2b,2cと配線板5との間が封止部材7で封止されていればよい。封止部材7は、絶縁性、密着性に優れ、低い弾性率を有し、耐熱耐寒性に優れた材料が好ましい。好ましくは、シリコーンゲルからなる。
ここで、参考例として、半導体装置1において緩和板6を備えていない場合について、図2を用いて説明する。図2は、参考例の半導体装置を説明するための図である。なお、図2(A)は、半導体装置1aのワイヤ4の近傍の平面図、図2(B)は、図2(A)の一点鎖線X−Xにおける断面図をそれぞれ表している。なお、図2の半導体装置1aが有する、半導体装置1と同様の構成については、同様の符号を付して、その詳細な説明は省略する。
半導体装置1aもまた、半導体装置1と同様に、基板2と、半導体チップ3と、半導体チップ3及び基板2を電気的に接続するワイヤ4と、配線板5と、を有しており、これらが封止部材7により封止されている。但し、半導体装置1aは、緩和板6を有していない。
このような半導体装置1aにおいて、半導体チップ3は駆動するに伴って発熱して、半導体チップ3の周囲の封止部材7の温度が変化する。この温度変化に伴って、封止部材7は膨張及び収縮を繰り返す。一般的に、封止部材7の膨張及び収縮は、半導体チップ3の主面、及びその周囲の導電パターン2bを起点として全方位に生じる。但し、半導体装置1aでは、導電パターン2b,2cの主面及び半導体チップ3の主面に対向して、ワイヤ4を挟んで配線板5が配置されている。このため、半導体装置1aのワイヤ4の近傍の封止部材7は、導電パターン2bの主面に対して垂直方向への膨張及び収縮が抑制されて、導電パターン2bの主面に対して水平方向への膨張及び収縮が助長される。これに伴って、ワイヤ4は封止部材7の膨張及び収縮により導電パターン2bの主面に対して水平方向に揺動する。ワイヤ4は、導電パターン2b,2cに対するワイヤ4の一端及び他端の接合箇所を支点として、封止部材7の膨張及び収縮により、例えば、図2(A)の実線の両矢印方向のようにワイヤ4の延伸方向に対して垂直に揺動する。なお、図2(A)の両矢印方向の揺動は一例であって、ワイヤ4は導電パターン2b,2cに対するワイヤ4の一端及び他端の接合箇所を支点として、当該両矢印方向以外の水平方向にも揺動する。すると、ワイヤ4は、導電パターン2b,2cに対するワイヤ4の一端及び他端の接合箇所が破断してしまう可能性が高まる。特に、図2(A)の実線の両矢印方向のようにワイヤ4の延伸方向に対して垂直に揺動すると、さらに一端及び他端の接合箇所が破断してしまう可能性が高まる。さらに、ワイヤ4はその曲率が大きく、細く、長いほど、封止部材7の膨張及び収縮による揺動が起きやすくなる。また、封止部材7として、高い弾性率を有するシリコーンゲルを用いた場合は、封止部材7の変位が顕著で、ワイヤ4の揺動により一端及び他端の接合箇所が破断してしまう可能性がより高くなる。
一方、図1に示す半導体装置1は、半導体装置1aにおいて、緩和板6が電極3aから延伸するワイヤ4の側部に設けられている。この緩和板6により、半導体チップ3の発熱に応じた封止部材7の膨張及び収縮が引き起こすワイヤ4の揺動を緩和させる。導電パターン2bの主面に対して水平方向のワイヤ4の揺動への影響を抑制することができる。また、緩和板6は、ワイヤ4の側部において、ワイヤ4に沿って設けられていてよい。さらに、ワイヤ4の延伸方向と平行に設けられていてもよい。そうすることで、ワイヤ4に及ぼす封止部材7の膨張及び収縮方向が限定され、図2(A)の実線の両矢印方向のようにワイヤの延伸方向に対して垂直な封止部材7の膨張及び収縮が、さらに抑制される。このため、半導体装置1は、半導体チップ3が発熱しても半導体チップ3並びに導電パターン2cからのワイヤ4の破断が防止されて、信頼性の低下を抑制することができる。
なお、第1の実施の形態では、導電パターン2b,2cと配線板5との間の空間に設けられたワイヤ4は、半導体チップ3の電極3aと導電パターン2cとを接続する場合を例に挙げて説明している。
[第2の実施の形態]
第2の実施の形態では、第1の実施の形態の場合についてより具体的に説明する。このような半導体装置について、図3〜図6を用いて説明する。図3は、第2の実施の形態の半導体装置の側断面図である。なお、図3は、図4の一点鎖線X−Xに対応する箇所の側断面図である。また、図4は、第2の実施の形態の半導体装置に含まれる絶縁基板の平面図であり、図5は、第2の実施の形態の半導体装置に含まれる配線板及び配線保持部の図である。なお、図5(A)は、配線保持部62に一体成形された配線板72,73の側面図、図5(B)は、配線保持部62に一体成形された配線板72,73の裏面図、図5(C)は、図5(A),(B)の一点鎖線Y−Yにおける断面図をそれぞれ表している。さらに、図6は、第2の実施の形態の半導体装置に含まれる配線板が接続された絶縁基板の平面図である。
半導体装置10は、図3に示されるように、絶縁基板20a,20bと、絶縁基板20a,20bが設けられた放熱板30と、を有している。絶縁基板20a,20bには、図4に示されるように、半導体チップ41a〜44a,41b〜44bが配置されている。なお、図3では、半導体チップ42a,44a,42b,44bは図示を省略している。このような絶縁基板20a,20b及び半導体チップ41a〜44a,41b〜44bに対して、ワイヤ51a〜54a,51b〜54b,55,56が配線されている。また、半導体装置10は、放熱板30の周縁部に設けられて、絶縁基板20a,20bを取り囲むケース部60と、ケース部60の開口上部に設けられた蓋部61と、を有している。また、ケース部60及び蓋部61には、配線板71,72,73が取り付けられている。配線板71の一端は絶縁基板20aに電気的に接続されて、他端はケース部60に端子71a(コレクタ兼エミッタ端子)として露出されている。配線板72の一端は絶縁基板20aに電気的に接続されて、他端は蓋部61に端子72a(エミッタ端子)として露出されている。配線板73の一端は絶縁基板20bに電気的に接続されて、他端はケース部60に端子73a(コレクタ端子)として露出されている。なお、配線板72,73は配線保持部62に一体成形されている。また、この際、配線板72,73は配線保持部62により絶縁性が保たれている。この配線保持部62には、緩和板63が結合されている。なお、図3では、緩和板63はその配置位置のみを破線で示している。そして、ケース部60内の半導体チップ41a〜44a,41b〜44b、ワイヤ51a〜54a,51b〜54b,55,56、緩和板63、配線板71,72,73、及び、絶縁基板20a,20bは、封止部材80により封止されている。
封止部材80は、絶縁性、密着性に優れ、低い弾性率を有し、耐熱耐寒性に優れた材料が好ましい。好ましくは、シリコーンゲルからなる。封止部材80は、図3に示されるように、ケース部60の開口上部に設けられた蓋部61との間に、空隙を有する。空隙を有することで、封止部材80が膨張及び収縮した時のケースの変形、破損を抑制することができる。また、封止部材80は、少なくとも、図3に示されている配線板73の上面まで充填されることが好ましい。そうすることで配線板73と配線板72との短絡を抑制することができる。
放熱板30は、熱伝導性に優れた、例えば、アルミニウム、銅、少なくともこれらの一種を含む合金、または、金属セラミック複合材により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板30の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。なお、この放熱板30の裏面側に冷却器(図示を省略)を取りつけて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、銅、少なくともこれらの一種を含む合金、または、金属セラミック複合材により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板30は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、銅、少なくともこれらの一種を含む合金、または、金属セラミック複合材により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板30の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
ケース部60及び蓋部61は、それぞれ、例えば、箱状及び平板状を成しており、熱可塑性樹脂により構成されている。このような樹脂として、PPS、PBT樹脂、PBS樹脂、PA樹脂、または、ABS樹脂等がある。また、ケース部60及び蓋部61は配線板71〜73の端子71a〜73aが挿入する開口孔(図示を省略)が形成されている。
絶縁基板20a,20bは、図3及び図4に示されるように、絶縁板21a,21bと、絶縁板21a,21bの裏面に形成された金属板22a,22bと、絶縁板21a,21bのおもて面に形成された導電パターン23a1〜23a3,23b1〜23b4と、を有している。なお、導電パターン23a1〜23a3,23b1〜23b4の形状、個数は一例である。絶縁板21a,21bは、絶縁性、熱伝導性を有する、酸化アルミニウム、窒化アルミニウム、窒化珪素等のセラミックスにより構成されている。または、絶縁性樹脂材で構成されてもよい。金属板22a,22bは、熱伝導性に優れたアルミニウム、銅により構成されている。導電パターン23a1〜23a3,23b1〜23b4は、導電性に優れたアルミニウム、銅により構成されている。このような構成を有する絶縁基板20a,20bとして、例えば、DCB(Direct Copper Bonding)基板、AMB(Active Metal Brazed)基板、MCB(Metal Casting Directly Bonding)基板等を用いることができる。絶縁基板20a,20bは、半導体チップ41a〜44a,41b〜44bで発生した熱を導電パターン23a2,23b3、絶縁板21a,21b及び金属板22a,22bを介して、図3中下側の放熱板30に伝導させて放熱することができる。なお、導電パターン23a1〜23a3,23b1〜23b4の厚さは、好ましくは、0.10mm以上、1.00mm以下であり、より好ましくは、0.20mm以上、0.50mm以下である。また、このような絶縁基板20aの導電パターン23a2には、配線板71がはんだ(図示を省略)を介して接続されている。あるいは、絶縁基板20aの導電パターン23a2には、配線板71が超音波接合やレーザ接合によって接続されていてもよい。導電パターン23a3には、配線板72がはんだ(図示を省略)を介して接続されている。あるいは、絶縁基板20aの導電パターン23a2には、配線板71が超音波接合やレーザ接合によって接続されていてもよい。絶縁基板20bの導電パターン23b3には、配線板73がはんだ(図示を省略)を介して接続されている。あるいは、絶縁基板20aの導電パターン23a2には、配線板71が超音波接合やレーザ接合によって接続されていてもよい。なお、導電パターン23a2,23a3,23b3に示されている四角は、配線板71,72,73の接合領域を表している。
半導体チップ41a,42a,41b,42bは、例えば、IGBT、パワーMOSFET等のスイッチング素子を含んでいる。このような半導体チップ41a,42a,41b,42bは、例えば、裏面に主電極として入力電極(ドレイン電極またはコレクタ電極)を、おもて面に、制御電極(ゲート電極)41a1,42a1,41b1,42b1及び主電極として出力電極(ソース電極またはエミッタ電極)をそれぞれ備えている。上記の半導体チップ41a,42a,41b,42bは、その裏面側が導電パターン23a2,23b3上にはんだや焼結型接合材(図示を省略)により接合されている。
半導体チップ43a,44a,43b,44bは、例えば、SBD(Schottky Barrier Diode)、PN接合等のダイオードを含んでいる。このような半導体チップ43a,44a,43b,44bは、裏面に主電極として出力電極(カソード電極)を、おもて面に主電極として入力電極(アノード電極)をそれぞれ備えている。上記の半導体チップ43a,44a,43b,44bは、その裏面側が導電パターン23a2,23b3上にはんだや焼結型接合材(図示を省略)により接合されている。
ワイヤ51a〜54a,51b〜54b,55,56のうち、ワイヤ51a,52a,51b,52bは制御用配線であり、ワイヤ53a,54a,53b,54b,55,56は主電流配線である。制御用配線であるワイヤ51a,52aは、導電パターン23a1と半導体チップ41a,42aの制御電極41a1,42a1とにそれぞれ電気的に接続している。制御用配線であるワイヤ51b,52bは、導電パターン23b4と半導体チップ41b,42bの制御電極41b1,42b1にそれぞれ電気的に接続している。なお、ワイヤ51a,52a,51b,52bは、半導体チップ41a,42a,41b,42bの制御電極41a1,42a1,41b1,42b1を有する主面に対して垂直方向側にアーチ状を成している。主電流配線であるワイヤ53a,54aは、導電パターン23a3と半導体チップ41a,42aの主電極と半導体チップ43a,44aの主電極とをそれぞれ電気的に接続している。主電流配線であるワイヤ53b,54bは、導電パターン23b2,23b1と半導体チップ41b,42bの主電極と半導体チップ43b,44bの主電極をそれぞれ電気的に接続している。そして、主電流配線であるワイヤ55,56は、絶縁基板20aの導電パターン23a2と絶縁基板20bの導電パターン23b2,23b1とをそれぞれ電気的に接続している。なお、ワイヤ51a〜54a,51b〜54b,55,56は、導電性に優れたアルミニウムや銅等の金属、または、少なくともこれらの一種を含む合金等により構成されている。また、これらの直径は、80μm以上、500μm以下であることが好ましい。また、制御用配線であるワイヤ51a,52a,51b,52bの直径は、主電流配線であるワイヤ53a,54a,53b,54b,55,56の直径と同じか、小さいことが好ましい。こうすることで、半導体チップの電極からはみ出すことなく、安定したアーチ形状で接合でき、短絡を防ぐことができる。制御用配線であるワイヤ51a,52a,51b,52bの長さは、好ましくは、1mm以上、100mm以下であり、さらに好ましくは、10mm以上、50mm以下である。こうすることで、安定したアーチ形状で接合でき、短絡や破断を防ぐことができる。
配線板71〜73は、導電性に優れたアルミニウム、銅、または、少なくともこれらの一種を含む合金により構成されている。より好ましくは、配線板71〜73は、銅、または、銅合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等をめっき処理等により配線板71,72,73の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。さらに、ニッケル−リン合金上に金を積層してもよい。
配線保持部62は、図5(並びに図3)に示されるように、板状の配線板72,73を内包した直方体状である。配線保持部62において、配線板72,73は、間隔をもってお互いの主面を向かい合わせて配置される。配線保持部62において、配線板72,73のお互いの主面の間には絶縁材が形成されており、配線板72,73同士は絶縁されている。さらに、配線保持部62において、配線板72,73の別の主面は、絶縁材で覆われている。配線保持部62は、金型内に配線板72,73を挿入した上で樹脂を注入するインサート成形で形成することができる。
緩和板63は、配線保持部62に結合されている。緩和板63は、配線保持部62と一体成形されていてもよい。図5(A),(B)のように、緩和板63は、配線板72,73の延伸方向に沿って板状に構成されている。また、図5(C)のように、緩和板63は、配線保持部62の裏面から配線板72,73の主面と垂直の方向に主面を有する。さらに、緩和板63は、配線保持部62の裏面の中央に結合されている。そのため、配線保持部62と緩和板63との断面は、T字形状であってよい。なお、緩和板63の寸法は適宜設定されるものであり、詳細については後述する(図8)。このような配線保持部62及び緩和板63は、例えば、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド(PPS)、ポリブチレンテレフタレート(PBT)樹脂、ポリブチレンサクシネート(PBS)樹脂、ポリアミド(PA)樹脂、エポキシ樹脂、または、アクリロニトリルブタジエンスチレン(ABS)樹脂等がある。
図6に、このようにして配線保持部62が形成された配線板72,73を絶縁基板20a,20bに配置した構成を示す。図6に示されるように、導電パターン23a3,23b3にそれぞれ電気的に接続される。なお、図6では、配線保持部62、緩和板63、配線板72,73を破線で示している。また、このように配線板72,73を配置すると、半導体チップ41b,42bの制御電極41b1,42b1(図4参照)を含む領域は、配線保持部62が形成された配線板72,73で覆われる。また、配線保持部62が形成された配線板72,73により、制御配線用のワイヤ51b,52bの少なくとも一部が覆われる。配線板72,73で覆われた領域の外側には、配線板72,73に覆われていない領域がある。半導体チップ41b,42bの主電極を含む領域は、配線板72,73に覆われていない部分を有する。緩和板63は、制御配線用のワイヤ51b,52bのアーチ形状の側部に位置する。さらに、緩和板63は、ワイヤ51b,52bの間に位置する。緩和板63が側部に形成された制御用配線であるワイヤ51b,52bは、直径80μm以上、500μm以下であり、長さ10mm以上、50mm以下である。このようなワイヤ51b,52bに対して、配線板72,73が上方を覆い、緩和板63が側部に設けられることで、ワイヤ51b,52bの水平方向の揺動を抑え、ワイヤ51b,52bの破断を抑制することができる。
なお、このような半導体装置10で実現される回路構成について、図7(並びに図4)を用いて説明する。図7は、第2の実施の形態の半導体装置で実現される回路構成を示す図である。半導体装置10では、半導体チップ41b,42bにより構成されるトランジスタT1のコレクタ電極と半導体チップ43b,44bにより構成されるダイオードD1のカソード電極とは、導電パターン23b3を介して配線板73の端子73a(コレクタ端子C1)に接続されている。トランジスタT1のゲート電極G1(半導体チップ41b,42bの制御電極41b1,42b1)は、(ワイヤ51b,52b及び導電パターン23b4を経由して)図示を省略する端子に接続されている。トランジスタT1のエミッタ電極とダイオードD1のアノード電極とはワイヤ53b,54bを介して電気的に接続されている。トランジスタT1のエミッタ電極は、さらに、ワイヤ53b,54b、導電パターン23a2,23b1、ワイヤ55,56及び導電パターン23a2を介して配線板71の端子71a(コレクタ兼エミッタ端子C2E1)に接続されている。
また、半導体チップ41a,42aにより構成されるトランジスタT2のコレクタ電極と半導体チップ43a,44aにより構成されるダイオードD2のカソード電極とは、導電パターン23a2を介して配線板71の端子71a(コレクタ兼エミッタ端子C2E1)に接続されている。トランジスタT2のゲート電極G2(半導体チップ41a,42aの制御電極41a1,42a1)は、(ワイヤ51a,52a及び導電パターン23a1を経由して)図示を省略する端子に接続されている。トランジスタT2のエミッタ電極とダイオードD2のアノード電極とはワイヤ53a,54aを介して電気的に接続されている。トランジスタT2のエミッタ電極は、さらに、ワイヤ53a,54a及び導電パターン23a3を介して配線板72の端子72a(エミッタ端子E2)に接続されている。なお、このような半導体装置10では、トランジスタT1,T2のコレクタ−エミッタ間に流れる電流をセンシングするセンス信号を出力する検査端子E1,E2Auxを構成してもよい。
したがって、上記の半導体装置10は、少なくとも、導電パターン23b1〜23b4と、導電パターン23b3上に設けられ、制御電極41b1,42b1を主面に備える半導体チップ41b,42bと、を有している。そして、制御電極41b1,42b1に一端が接合され、一端から所定方向に他端が延伸するワイヤ51b,52bと、ワイヤ51b,52bの上方に設けられた配線板73と、制御電極41b1,42b1から延伸するワイヤ51b,52bの側部に設けられた緩和板63と、を有している。さらに、封止部材80が、半導体チップ41b,42b及びワイヤ51b,52bを封止し、配線板73及び緩和板63のそれぞれの一部を封止する。また、この際、配線保持部62に一体成形された配線板72,73により、半導体チップ41b,42bの制御電極41b1,42b1を含む領域が覆われている。また、半導体チップ41b,42bの配線板72,73に覆われている領域以外の領域上には、ワイヤ53b,54bのみが設けられている。
このような半導体装置10では、緩和板63により、半導体チップ41b,42bの発熱に応じた封止部材80の膨張及び収縮による導電パターン23b1〜23b4の主面に対して水平方向のワイヤ51b,52bへの影響を抑制することができる。このため、半導体装置10は、半導体チップ41b,42bが発熱しても半導体チップ41b,42b並びに導電パターン23b4からのワイヤ51b,52bの破断が防止されて、信頼性の低下を抑制することができる。
次に、半導体装置10に備えられた緩和板63の詳細について、図8を用いて説明する。図8は、第2の実施の形態の半導体装置に含まれる配線板に設置された緩和板を説明するための図である。なお、図8は、いずれも、半導体装置10の緩和板63の近傍の拡大側面図である。図8(A)は、緩和板63の高さを、図8(B)は、緩和板63の幅をそれぞれ説明するための図である。
緩和板63は、既述の通り、半導体チップ41b,42bの発熱に応じた封止部材80の膨張及び収縮による導電パターン23b1〜23b4の主面に対して水平方向のワイヤ51b,52bへの影響を抑制するものである。このため、緩和板63の高さは、図8(A)に示されるように、緩和板63の底面がワイヤ51bの頂点(H1)から、半導体チップ41b,43bのおもて面(H2)までの間にあればよい。さらには、緩和板63の高さは、できる限り、半導体チップ41b,43bのおもて面(H2)に近いことが好ましい。
同様に、緩和板63の幅は、図8(B)に示されるように、緩和板63の側面がワイヤ51bの一端(L1)から、他端(L2)までの間にあればよく、できる限り、ワイヤ51bの一端(L1)と他端(L2)に近いことが好ましい。また、ワイヤ51bの半導体チップ41b及び導電パターン23b4の接合箇所を覆うことが好ましい。または、封止部材80の膨張及び収縮によって、ワイヤ51b,52bの頂点近傍が最も影響を受けやすい。したがって、緩和板63の幅は、少なくとも、ワイヤ51b,52bの頂点近傍の側部に対応することが好ましい。
このような条件の緩和板63であれば、半導体チップ41b,42bの発熱に応じた封止部材80の膨張及び収縮による導電パターン23b1〜23b4の主面に対して水平方向のワイヤ51b,52bへの影響をより確実に抑制することができる。
1,10 半導体装置
2 基板
2a 絶縁板
2b,2c,23a1〜23a3,23b1〜23b4 導電パターン
3,41a〜44a,41b〜44b 半導体チップ
3a 電極
3b1 第1領域
3b2 第2領域
4,51a〜54a,51b〜54b,55,56 ワイヤ
5,71〜73 配線板
6,63 緩和板
7 封止部材
20a,20b 絶縁基板
21a,21b 絶縁板
22a,22b 金属板
30 放熱板
41a1,42a1,41b1,42b1 制御電極
60 ケース部
61 蓋部
62 配線保持部
71a〜73a 端子
80 封止部材

Claims (13)

  1. 電極を主面に備える半導体チップと、
    前記電極に一端が接合され、前記一端から所定方向に他端が延伸するワイヤと、
    前記半導体チップの主面に対向し、前記ワイヤを挟んで設けられた配線板と、
    前記電極から延伸する前記ワイヤの側部に設けられた緩和板と、
    前記半導体チップの主面及び前記ワイヤを封止し、前記配線板及び前記緩和板のそれぞれの少なくとも一部を封止する封止部材と、
    を有する半導体装置。
  2. 前記配線板は、さらに、前記半導体チップの前記電極を含んだ第1領域を覆って設けられている、
    請求項1に記載の半導体装置。
  3. 前記ワイヤは、前記半導体チップの主面に対して垂直方向にアーチ状を成して延伸しており、
    前記緩和板の前記半導体チップの主面に対向する端部は、前記ワイヤの頂点から前記半導体チップの主面までの間に位置する、
    請求項1または2に記載の半導体装置。
  4. 前記緩和板は、前記ワイヤの前記頂点の側部に位置する、
    請求項3に記載の半導体装置。
  5. 前記緩和板の幅は、前記ワイヤの前記一端から前記端部までである、
    請求項4に記載の半導体装置。
  6. 前記緩和板は、前記配線板に結合されている、
    請求項1乃至5のいずれかに記載の半導体装置。
  7. 前記配線板は、主電流配線である、
    請求項1乃至6のいずれかに記載の半導体装置。
  8. 前記電極は、制御電極であり、前記ワイヤは、制御用配線である、
    請求項1乃至7のいずれかに記載の半導体装置。
  9. 前記封止部材は、シリコーンゲルである、
    請求項1乃至8のいずれかに記載の半導体装置。
  10. さらに、前記半導体チップが配置される導電パターンを備える、
    請求項1乃至9のいずれかに記載の半導体装置。
  11. 前記ワイヤの直径は、80μm以上、500μm以下である、
    請求項1乃至10のいずれかに記載の半導体装置。
  12. 前記ワイヤの長さは、1mm以上、100mm以下である、
    請求項11に記載の半導体装置。
  13. 前記ワイヤの長さは、10mm以上、50mm以下である、
    請求項12に記載の半導体装置。
JP2018242742A 2018-12-26 2018-12-26 半導体装置 Pending JP2020107654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018242742A JP2020107654A (ja) 2018-12-26 2018-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018242742A JP2020107654A (ja) 2018-12-26 2018-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2020107654A true JP2020107654A (ja) 2020-07-09

Family

ID=71449438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018242742A Pending JP2020107654A (ja) 2018-12-26 2018-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2020107654A (ja)

Similar Documents

Publication Publication Date Title
US10070528B2 (en) Semiconductor device wiring pattern and connections
JP6885175B2 (ja) 半導体装置
US11133271B2 (en) Semiconductor device
JP5678884B2 (ja) 電力変換装置
JP2022179649A (ja) 半導体装置及びその製造方法
US11456244B2 (en) Semiconductor device
US12100631B2 (en) Semiconductor device
US20240186221A1 (en) Semiconductor device
JP3599057B2 (ja) 半導体装置
JP7338204B2 (ja) 半導体装置
JP7392319B2 (ja) 半導体装置
JP2020107654A (ja) 半導体装置
JP7413720B2 (ja) 半導体モジュール
JP2006294729A (ja) 半導体装置
JP7459465B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022144436A (ja) 半導体装置
JP2012238749A (ja) 半導体装置
JP2022053401A (ja) 半導体モジュール
JP6521754B2 (ja) 半導体装置
JP7448038B2 (ja) 半導体ユニット及び半導体装置
WO2024024372A1 (ja) 半導体装置、電力変換ユニットおよび半導体装置の製造方法
WO2023214500A1 (ja) 半導体装置
US20220148999A1 (en) Semiconductor device
WO2023017707A1 (ja) 半導体装置
US11996347B2 (en) Semiconductor device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212