JP2005167222A - 半導体チップパッケージ及び基板と半導体チップとの連結方法 - Google Patents

半導体チップパッケージ及び基板と半導体チップとの連結方法 Download PDF

Info

Publication number
JP2005167222A
JP2005167222A JP2004324261A JP2004324261A JP2005167222A JP 2005167222 A JP2005167222 A JP 2005167222A JP 2004324261 A JP2004324261 A JP 2004324261A JP 2004324261 A JP2004324261 A JP 2004324261A JP 2005167222 A JP2005167222 A JP 2005167222A
Authority
JP
Japan
Prior art keywords
bonding
row
semiconductor chip
pads
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004324261A
Other languages
English (en)
Inventor
Mee-Hyun Ahn
美賢 安
Jong-Joo Lee
鐘周 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005167222A publication Critical patent/JP2005167222A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体チップパッケージ及び基板と半導体チップとの連結方法。
【解決手段】半導体チップ１０の中央部領域の線上に配置される信号パッドである第１列のボンディングパッドは一本のボンディングワイヤ１２によってボンディングフィンガー１１中の一つと電気的に連結され、信号パッドより大きいサイズを有するパワーまたはグラウンドパッドである第２列のボンディングパッドは少なくとも二本のボンディングワイヤによって多数のボンディングフィンガー中の一つと電気的に連結される。または前記第１列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長く、前記第２列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長いか短い。
【選択図】図５

Description

本発明は、半導体チップパッケージ及び基板と半導体チップとの連結方法に係り、特に半導体チップパッケージのボンディングパッドレイアウト及びワイヤボンディングに関する。
最近、半導体メモリ回路などのような半導体装置は、ますます高速化、高容量化されている。このような半導体装置の性能にパッケージ構造が及ぼす影響もますます重要になっている。特に、パッドを効果的に配置してラウティングする技術は、半導体装置の性能に大きな影響を及ぼす。従来に中央部領域のパッド構造を有する半導体チップを高容量化するために、二つ以上のチップを一つのパッケージに積み上げるマルチチップパッケージング方式には二つがある。すなわち、その一つは、各々の中央部領域パッドをＰＣＢ(Printed Circuit Board)基板にあるボンディングフィンガーと一対一に長くワイヤボンディングする方式である。他の一つは、再配線して中央部領域パッドをチップ端に移動させ、再配線された各パッドをＰＣＢ基板にあるボンディングフィンガーと一対一に短くワイヤボンディングする方式である。このような従来の半導体チップパッケージについては、特許文献１によく記載されている。
図１は、中央部領域パッド１５を有する一般的な半導体チップパッケージの平面図である。図２は、図１の半導体チップパッケージの断面図である。図１及び図２を参照すれば、中央部領域パッド構造を有する半導体チップ１０を高容量化するため、二つ以上のチップ１０を一つのパッケージに積み上げてマルチチップパッケージングする場合に、ボンディングワイヤ１２のみを利用して中央部領域パッド１５とボンディングフィンガー１１とが電気的に相互連結された様子が示されている。このようなパッケージ構造では、中央部領域パッドは、信号パッド、パワー(電源)パッド、またはグラウンド(接地)パッドなどに対する区分なしにボンディングフィンガー１１までボンディングワイヤ１２のみでラウティングされる。しかし、このようなパッケージ構造で、パワーパッド及びグラウンドパッドとボンディングフィンガー１１とを連結する細長いワイヤ１２が無視できないインダクタンス成分を有するので、半導体装置の動作性能を低下させる問題点がある。さらに、中央部領域パッドの面積が限定されているので、パワーパッド及びグラウンドパッドでボンディングしうるワイヤ数が、チップ上にあるパワーパッド及びグラウンドパッド個数ほどに制限されるという問題点がある。
図３は、再配線されたパッド１６を有する一般的な半導体チップパッケージの平面図である。図４は、図３の半導体チップパッケージの断面図である。図３及び図４を参照すれば、再配線を利用して中央部領域パッドが全てチップ周辺部に移動された再配線パッド１６とボンディングフィンガー１１とが短く電気的に相互連結された様子が示されている。このようなパッケージ構造では、中央部領域パッドの中でパワーパッド及びグラウンドパッドは、再配線によってパッドサイズが大きくなり、ワイヤも短くなるので、そのインダクタンス成分を小さくしうる。しかし、ボンディングワイヤ１２間の空間が生じて、この空間にクロストークなどの防止策に使われるパワーボンディングワイヤやグラウンドボンディングワイヤを追加させられない。さらに、図３のように再配線する場合に、再配線が有する構造的な特性のため、特に信号線において再配線されたパッドと半導体下層との間の薄い絶縁層により、等しい寸法を有するボンディングワイヤに比べて寄生キャパシタンスを増加させる要因になる。このように増加されたキャパシタンスを減らすために単純に再配線パッドの幅を縮めれば、そのインダクタンス成分が大きくなる。従って、図３の構造で、パワー線及びグラウンド線の電気的特性は図１の構造に比べて有利であるが、信号線の電気的特性は図１の構造に比べてむしろ良くない。
米国特許第６,５３１,７８４号明細書
本発明が解決しようとする技術的課題は、信号線に対しては中央部領域パッドからワイヤボンディングする技術を適用して再配線が有するインダクタンス及びキャパシタンスの脆弱性を補い、パワー線及びグラウンド線に対しては再配線されたパッドからワイヤボンディングする技術を適用してパワー及びグラウンド線幅とパッド個数とを増大させてインダクタンス成分を低減することで、半導体装置の電気的特性を向上させる半導体チップパッケージを提供することにある。
前記の技術的課題を解決するための本発明の一実施例による半導体チップパッケージは、少なくとも一つの半導体チップと、第１領域に配置される第１列のボンディングパッドと、第２領域に配置される第２列のボンディングパッドと、前記少なくとも一つの半導体チップを固定させる基板上に配置される多数のボンディングフィンガーと、前記第１列及び前記第２列のボンディングパッドと前記ボンディングフィンガーとを電気的に連結させる多数のボンディングワイヤと、を具備し、前記第１列のボンディングパッドそれぞれは一本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結され、前記第２列のボンディングパッドそれぞれは少なくとも二本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結されることを特徴とする。
前記の技術的課題を解決するための本発明の他の一実施例による基板と半導体チップとの連結方法は、第１領域に第１列のボンディングパッドを配置し、第２領域に第２列のボンディングパッドを配置する段階と、基板上に多数のボンディングフィンガーを配置する段階と、前記第１列のボンディングパッドそれぞれを一本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結させ、前記第２列のボンディングパッドそれぞれを少なくとも二本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結させる段階と、を具備することを特徴とする。
ここで、前記第１列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長く、前記第２列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長いか短いことを特徴とする。
前記の技術的課題を解決するための本発明のさらに他の一実施例による半導体チップパッケージは、少なくとも一つの半導体チップと、第１領域に配置される第１列のボンディングパッドと、第２領域に配置される第２列のボンディングパッドと、前記少なくとも一つの半導体チップを固定させる基板上に配置される多数のボンディングフィンガーと、前記第１列及び前記第２列のボンディングパッドと前記ボンディングフィンガーとを電気的に連結させる多数のボンディングワイヤと、を具備し、前記第１列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長く、前記第２列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長いか短いことを特徴とする。
前記の技術的課題を解決するための本発明のさらに他の一実施例による基板と半導体チップとの連結方法は、第１領域に第１列のボンディングパッドを配置し、第２領域に第２列のボンディングパッドを配置する段階と、基板上に多数のボンディングフィンガーを配置する段階と、前記第１列のボンディングパッドそれぞれを長いボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結させ、前記第２列のボンディングパッドそれぞれを長いか短いボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結させる段階と、を具備することを特徴とする。
ここで、前記第１列のボンディングパッドそれぞれは一本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結され、前記第２列のボンディングパッドそれぞれは少なくとも二本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結されることを特徴とする。
前記第１列のボンディングパッドまたは前記第２列のボンディングパッドは、再配線パッドであるか、再配線パッドに連結されることを特徴とする。前記第２列のボンディングパッドは、前記第１列のボンディングパッドよりも大きいサイズを有することを特徴とする。
前記の技術的課題を解決するための本発明のさらに他の一実施例による多重チップの半導体チップパッケージは、前記のような半導体チップパッケージを少なくとも２個以上含むことを特徴とする。
本発明による半導体チップパッケージは、信号線に対しては、中央部領域パッドからワイヤボンディングする技術を適用して再配線が有するインダクタンス及びキャパシタンスの脆弱性を補う。さらに、パワー線及びグラウンド線に対しては、再配線されたパッドからワイヤボンディングする技術を適用してパワー及びグラウンド線幅とパッド個数とを増大させてインダクタンス成分を低減する。したがって、半導体装置の電気的特性を向上させうる効果がある。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を充分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載した内容を参照しなければならない。
以下、添付した図面を参照して本発明の望ましい実施例を詳しく説明する。各図面に提示された同じ参照符号は同じ部材を示す。
半導体装置に具備される半導体チップ上には、多くのボンディングパッドがある。命令入力信号、データリード及びデータライト動作のための信号のような電気的信号は、ボンディングパッドを通じて半導体チップに入力されるかまたは出力される。
図５は、本発明の一実施例による半導体チップパッケージの平面図である。図５を参照すれば、本発明の一実施例による半導体チップパッケージは、第１列のボンディングパッド(信号パッド)、第２列のボンディングパッド(パワーまたはグラウンドパッド)、多数のボンディングフィンガー１１、及び多数のボンディングワイヤ１２を具備する。
ＰＣＢ １４上に具備される前記ボンディングフィンガー１１は、中央部領域に配置される第１列のボンディングパッド(信号パッド)の周辺すなわち、左側、右側、上側または下側に配置される。前記ボンディングフィンガー１１及び前記第１列のボンディングパッド(信号パッド)の間に前記第２列のボンディングパッド(パワーまたはグラウンドパッド)が配置される。
前記第１列のボンディングパッド(信号パッド)は、半導体チップ１０の中央部領域で同じ線上に配置される前記半導体チップ１０パッドの中の他の一部パッドである。前記第２列のボンディングパッド(パワーまたはグラウンドパッド)は、前記第１列のボンディングパッド(信号パッド)が配置される線とは異なる線上に配置され、それぞれが前記第１列のボンディングパッド(信号パッド)の中で他よりも大きいサイズを有する前記半導体チップ１０パッドの中の他の一部パッドである。
特に、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)は、前記第１列のボンディングパッド(信号パッド)の中で一部パッドに電気的に接触させた導電物質で再配線したパッドであり、前記再配線によって前記第１列のボンディングパッド(信号パッド)と前記ボンディングフィンガー１１との間に配置される。
前記第１列のボンディングパッド(信号パッド)の中の一部パッドを選択して再配線する方法は、周知のように、先ず、半導体チップ１０の中央部領域に露出されているパッドの上に酸化膜またはポリマーのような所定の絶縁膜を塗布する。次に、絶縁膜が塗布された状態で１次フォトマスキング工程と絶縁膜食刻工程とを通じて中央部領域に露出されていたパッドを再び露出させる。前記中央部領域パッドが再び露出されれば、前記中央部領域パッドが露出されている前記半導体チップ１０上にメタルのような導電物質を塗布する。次に、前記塗布された導電物質に対する２次フォトマスキング工程とメタル食刻工程とを進行し、この時に食刻されていない導電物質は前記中央部領域パッドの中で一部パッドと電気的に接触されるようにする。この時、食刻されずに残っている導電物質が、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)にあたる。また、前記中央部領域パッドの中で前記第２列のボンディングパッド(パワーまたはグラウンドパッド)で再配線されない他の一部パッドは、２次フォトマスキング工程とメタル食刻工程とで再び露出され、このパッドは前記第１列のボンディングパッド(信号パッド)にあたる。このように再配線されてパッドサイズが大きくなった前記第２列のボンディングパッド(パワーまたはグラウンドパッド)を利用すれば、当該のボンディングフィンガー１１と連結されるボンディングワイヤ１２の長さを短縮でき、同じパッドに連結されるボンディングワイヤ１２の数も増加させうる。
一方、前記ボンディングフィンガー１１は前記半導体チップ１０を固定させるＰＣＢのような所定基板１４上の周辺部に配置され、前記ボンディングフィンガー１１のそれぞれはＰＣＢ内の導電物質によって外部ピン１３(例えば、ソルダボールまたはソルダバンプ)と電気的に連結される。前記ボンディングワイヤ１２は、前記第１列のボンディングパッド(信号パッド)及び前記第２列のボンディングパッド(パワーまたはグラウンドパッド)それぞれと前記ボンディングフィンガー１１とを電気的に連結させる。
図５に図示されたように、前記第１列のボンディングパッド(信号パッド)それぞれは、一本の長いボンディングワイヤによって当該ボンディングフィンガーと電気的に連結される。しかし、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)それぞれは、前記第１列のボンディングパッド(信号パッド)の中でいずれよりも大きいサイズを有するので、長いか短い二本以上のボンディングワイヤ１２それぞれにより、当該のボンディングフィンガーと電気的に何回も連結されうる。すなわち、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)それぞれを連結させる二本以上のボンディングワイヤ１２は、一本のボンディングフィンガーに連結されうる。
また、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)それぞれを連結させる二本以上のボンディングワイヤ１２は、相異なるボンディングフィンガーに連結されうる。このように、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)を二本以上のボンディングワイヤ１２によって並列にボンディングフィンガー１１と連結させれば、パワーまたはグラウンドを伝達するボンディングワイヤ１２のインダクタンス成分が減り、これによって安定的にパワーまたはグラウンドが伝達されうる。
また、図５のように、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)は、その中の２個以上のパッドが前記第１列のボンディングパッド(信号パッド)と前記ボンディングフィンガー１１との間に配置されることが望ましい。例えば、図５で、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)の中で、パワーパッドとグラウンドパッドとが一つずつ前記第１列のボンディングパッド(信号パッド)と前記ボンディングフィンガー１１との間に配置されれば、前記第１列のボンディングパッド(信号パッド)と連結されるボンディングワイヤ１２の間でパワー及びグラウンドパッドと連結されるボンディングワイヤ１２が全て存在するだけでなく、この時にボンディングワイヤ１２の下方にパワー及びグラウンド面が形成されるので、前記第１列のボンディングパッド(信号パッド)と連結されるボンディングワイヤ１２によって伝達される信号のクロストークのような電気的特性を改善しうる。
図５で、前記第２列のボンディングパッドのサイズは２次元的に前記第１列のボンディングパッドよりも大きいが、ただ１次元的にのみ大きいものでもありうる。例えば、前記第２列のボンディングパッドの横または縦の幅が、前記第１列のボンディングパッドとほぼ同じでありうる。
また、図５には図示されていないが、前記第１列のボンディングパッドまたは前記第２列のボンディングパッドの中でいずれか一列のパッドまたはすべての列に属するパッドが、再配線したパッドであるか、再配線したパッドに連結されうる。
本発明による半導体チップパッケージは、図６のように、２個の半導体チップ１０をパッケージングしたマルチチップパッケージに適用するのが望ましい。その他にも、３個以上の半導体チップをパッケージングしたマルチチップパッケージにも適用されうる。この時、パッド数が多くてさらに多いボンディングワイヤ１２が存在するので、信号パッドと連結されるボンディングワイヤ１２によって伝達される信号のクロストークと、パワーまたはグラウンドを伝達するボンディングワイヤ１２のインダクタンス成分とを画期的に減らせうるからである。
図６のように、２個の半導体チップ１０をパッケージングしたマルチチップパッケージ構造で、半導体チップ１０それぞれを第１及び第２半導体チップであるとし、半導体チップ１０それぞれのパッドを図５のように配置するとする。この時、上述したように、前記第１半導体チップは、そのパッドの中で同じ線上に配置される一部第１列のボンディングパッド(信号パッド)、及び前記第１列のボンディングパッド(信号パッド)が配置される線とは異なる線上に配置され、各々が前記第１列のボンディングパッド(信号パッド)の中のいずれよりも大きいサイズを有する他の一部第２列のボンディングパッド(パワーまたはグラウンドパッド)を具備する。同様に、前記第２半導体チップは、そのパッドの中で同じ線上に配置される一部第３列のボンディングパッド(信号パッド)、及び前記第３列のボンディングパッド(信号パッド)が配置される線とは異なる線上に配置され、各々が前記第３列のボンディングパッド(信号パッド)の中のいずれよりも大きいサイズを有する他の一部第４列のボンディングパッド(パワーまたはグラウンドパッド)を具備する。前記第１列及び前記第３列のボンディングパッド(信号パッド)は図５の第１列のボンディングパッド(信号パッド)と同じく信号パッドであり、前記第２列及び前記第４列のボンディングパッド(パワーまたはグラウンドパッド)は図５の第２列のボンディングパッド(パワーまたはグラウンドパッド)と同じくパワーまたはグラウンドパッドである。また、前記第２列及び前記第４列のボンディングパッド(パワーまたはグラウンドパッド)それぞれは、前記第１列及び前記第３列のボンディングパッド(信号パッド)の中で一部パッドに各々電気的に接触させた導電物質で再配線したパッドである。
すなわち、図６のように、上下に配置された第１及び第２半導体チップの各々のパッドが図５のように配置される時、ＰＣＢ１４上に具備される前記ボンディングフィンガー１１は前記第１列または前記第３列のボンディングパッド(信号パッド)の左側、右側、上側、及び下側に配置され、前記ボンディングフィンガー１１と前記第１列のボンディングパッド(信号パッド)との間、及び前記ボンディングフィンガー１１と前記第３列のボンディングパッド(信号パッド)との間それぞれに前記第２列及び第４列のボンディングパッド(パワーまたはグラウンドパッド)が配置される。特に、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)の中で２個以上のパッドが前記第１列のボンディングパッド(信号パッド)と前記ボンディングフィンガー１１との間に配置され、前記第４列のボンディングパッド(パワーまたはグラウンドパッド)の中で２個以上のパッドが前記第３列のボンディングパッド(信号パッド)と前記ボンディングフィンガー１１との間に配置されうる。前記第１列のボンディングパッド(信号パッド)それぞれは一本のボンディングワイヤによって当該のボンディングフィンガーと電気的に連結され、前記第２列のボンディングパッド(パワーまたはグラウンドパッド)それぞれは二本以上のボンディングワイヤ１２それぞれによって当該のボンディングフィンガーと電気的に連結されうる。同じく、前記第３列のボンディングパッド(信号パッド)それぞれは一本のボンディングワイヤによって当該のボンディングフィンガーと電気的に連結され、前記第４列のボンディングパッド(パワーまたはグラウンドパッド)それぞれは二本以上のボンディングワイヤ１２それぞれによって当該のボンディングフィンガーと電気的に連結されうる。この時、前記第２列及び前記第４列のボンディングパッド(パワーまたはグラウンドパッド)それぞれを連結させる二本以上のボンディングワイヤ１２は、一本のボンディングフィンガーに何回も連結されうる。または、前記第２列及び前記第４列のボンディングパッド(パワーまたはグラウンドパッド)それぞれを連結させる二本以上のボンディングワイヤ１２は、相異なるボンディングフィンガーに連結されうる。
上述したように、本発明による半導体チップパッケージで、信号パッドは、中央部領域のような線上に配置されてボンディングされるので、再配線の短所を補える。さらに、パワーまたはグラウンドパッドは、前記信号パッドよりも大きいサイズを有して前記信号パッドが配置される線とは異なる線上に配置されるように再配線された後にボンディングされるので、ワイヤボンディング数を増加でき、電気的特性を改善しうる。
以上のように図面と明細書とで最適実施例が開示された。ここで特定の用語が使われたが、これはただ本発明を説明するための目的で使われたものであり、意味限定や特許請求範囲に記載した本発明の範囲を制限するために使われたものではない。本技術分野の当業者ならこれから多様な変形及び均等な他の実施例が可能であることを理解するだろう。したがって、本発明の真の技術的保護範囲は特許請求範囲の技術的思想によって決まらなければならない。
本発明による半導体チップパッケージ及び基板と半導体チップとの連結方法は、メモリ集積回路などからなる半導体チップのパッケージングに利用できる。
中央部領域パッド構造を有する一般的な半導体チップパッケージの平面図である。 図１の半導体チップパッケージの断面図である。 再配線されたパッド構造を有する一般的な半導体チップパッケージの平面図である。 図３の半導体チップパッケージの断面図である。 本発明の一実施例による半導体チップパッケージの平面図である。 図５の半導体チップパッケージの断面図である。
符号の説明
１０ 半導体チップ
１１ ボンディングフィンガー
１２ ボンディングワイヤ
１４ ＰＣＢ

Claims (26)

  1. 少なくとも一つの半導体チップと、
    第１領域に配置される第１列のボンディングパッドと、
    第２領域に配置される第２列のボンディングパッドと、
    前記少なくとも一つの半導体チップを固定させる基板上に配置される多数のボンディングフィンガーと、
    前記第１列及び前記第２列のボンディングパッドと前記ボンディングフィンガーとを電気的に連結させる多数のボンディングワイヤと、を具備し、
    前記第１列のボンディングパッドそれぞれは一本のボンディングワイヤによって前記多数のボンディングフィンガーのうちの一つと電気的に連結され、前記第２列のボンディングパッドそれぞれは少なくとも二本のボンディングワイヤによって前記多数のボンディングフィンガーのうちの一つと電気的に連結されることを特徴とする半導体チップパッケージ。
  2. 前記第２列のボンディングパッドは、
    前記多数のボンディングフィンガーと前記第１列のボンディングパッドとの間に配置されることを特徴とする請求項１に記載の半導体チップパッケージ。
  3. 前記第１列のボンディングパッドは、
    信号パッドであることを特徴とする請求項１に記載の半導体チップパッケージ。
  4. 前記第２列のボンディングパッドは、
    パワーまたはグラウンドパッドであることを特徴とする請求項１に記載の半導体チップパッケージ。
  5. 前記第１列のボンディングパッドまたは前記第２列のボンディングパッドは、
    再配線パッドであるか、再配線パッドに連結されることを特徴とする請求項１に記載の半導体チップパッケージ。
  6. 前記第２列のボンディングパッドは、
    前記第１列のボンディングパッドよりも大きいサイズを有することを特徴とする請求項１に記載の半導体チップパッケージ。
  7. 前記第２列のボンディングパッドは、
    その中で２個以上のパッドが、前記第１列のボンディングパッドと前記多数のボンディングフィンガーとの間に配置されることを特徴とする請求項１に記載の半導体チップパッケージ。
  8. 前記第１列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長く、前記第２列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長いか短いことを特徴とする請求項１に記載の半導体チップパッケージ。
  9. 前記第２列のボンディングパッドそれぞれを連結させる二本以上のボンディングワイヤは、一本のボンディングフィンガーに全て連結されることを特徴とする請求項１に記載の半導体チップパッケージ。
  10. 前記第２列のボンディングパッドそれぞれを連結させる二本以上のボンディングワイヤは、相異なるボンディングフィンガーに分けられて連結されることを特徴とする請求項１に記載の半導体チップパッケージ。
  11. 少なくとも一つの半導体チップと、
    第１領域に配置される第１列のボンディングパッドと、
    第２領域に配置される第２列のボンディングパッドと、
    前記少なくとも一つの半導体チップを固定させる基板上に配置される多数のボンディングフィンガーと、
    前記第１列及び前記第２列のボンディングパッドと前記ボンディングフィンガーとを電気的に連結させる多数のボンディングワイヤと、を具備し、
    前記第１列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長く、前記第２列のボンディングパッドを電気的に連結させる前記多数のボンディングワイヤは長いか短いことを特徴とする半導体チップパッケージ。
  12. 前記第２列のボンディングパッドは、
    前記多数のボンディングフィンガーと前記第１列のボンディングパッドとの間に配置されることを特徴とする請求項１１に記載の半導体チップパッケージ。
  13. 前記第１列のボンディングパッドは、
    信号パッドであることを特徴とする請求項１１に記載の半導体チップパッケージ。
  14. 前記第２列のボンディングパッドは、
    パワーまたはグラウンドパッドであることを特徴とする請求項１１に記載の半導体チップパッケージ。
  15. 前記第１列のボンディングパッドまたは前記第２列のボンディングパッドは、
    再配線パッドであるか、再配線パッドに連結されることを特徴とする請求項１１に記載の半導体チップパッケージ。
  16. 前記第２列のボンディングパッドは、
    前記第１列のボンディングパッドよりも大きいサイズを有することを特徴とする請求項１１に記載の半導体チップパッケージ。
  17. 前記第２列のボンディングパッドは、
    その中で２個以上のパッドが、前記第１列のボンディングパッドと前記多数のボンディングフィンガーとの間に配置されることを特徴とする請求項１１に記載の半導体チップパッケージ。
  18. 前記第１列のボンディングパッドそれぞれは一本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結され、前記第２列のボンディングパッドそれぞれは少なくとも二本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結されることを特徴とする請求項１１に記載の半導体チップパッケージ。
  19. 前記第２列のボンディングパッドそれぞれを連結させる二本以上のボンディングワイヤは、一本のボンディングフィンガーに全て連結されることを特徴とする請求項１１に記載の半導体チップパッケージ。
  20. 前記第２列のボンディングパッドそれぞれを連結させる二本以上のボンディングワイヤは、相異なるボンディングフィンガーに分けられて連結されることを特徴とする請求項１１に記載の半導体チップパッケージ。
  21. 請求項１に記載の半導体チップパッケージを少なくとも２個以上含むことを特徴とする多重チップの半導体チップパッケージ。
  22. 請求項１１に記載の半導体チップパッケージを少なくとも２個以上含むことを特徴とする多重チップの半導体チップパッケージ。
  23. 第１領域に第１列のボンディングパッドを配置し、第２領域に第２列のボンディングパッドを配置する段階と、
    基板上に多数のボンディングフィンガーを配置する段階と、
    前記第１列のボンディングパッドそれぞれを一本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結させ、前記第２列のボンディングパッドそれぞれを少なくとも二本のボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結させる段階と、
    を具備することを特徴とする基板と半導体チップとの連結方法。
  24. 第１領域に第１列のボンディングパッドを配置し、第２領域に第２列のボンディングパッドを配置する段階と、
    基板上に多数のボンディングフィンガーを配置する段階と、
    前記第１列のボンディングパッドそれぞれを長いボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結させ、前記第２列のボンディングパッドそれぞれを長いか短いボンディングワイヤによって前記多数のボンディングフィンガーの中の一つと電気的に連結させる段階と、
    を具備することを特徴とする基板と半導体チップとの連結方法。
  25. 請求項２３に記載の方法によって製造される半導体チップパッケージ。
  26. 請求項２４に記載の方法によって製造される半導体チップパッケージ。
JP2004324261A 2003-11-15 2004-11-08 半導体チップパッケージ及び基板と半導体チップとの連結方法 Withdrawn JP2005167222A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030080826A KR100574954B1 (ko) 2003-11-15 2003-11-15 중앙부 패드와 재 배선된 패드에서 와이어 본딩된집적회로 칩패키지

Publications (1)

Publication Number Publication Date
JP2005167222A true JP2005167222A (ja) 2005-06-23

Family

ID=34567753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004324261A Withdrawn JP2005167222A (ja) 2003-11-15 2004-11-08 半導体チップパッケージ及び基板と半導体チップとの連結方法

Country Status (3)

Country Link
US (1) US20050104184A1 (ja)
JP (1) JP2005167222A (ja)
KR (1) KR100574954B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038142A (ja) * 2007-07-31 2009-02-19 Elpida Memory Inc 半導体積層パッケージ
WO2014088071A1 (ja) * 2012-12-06 2014-06-12 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
CN108257939A (zh) * 2016-12-28 2018-07-06 富士电机株式会社 半导体装置及半导体装置制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
SG130073A1 (en) * 2005-09-01 2007-03-20 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing microelectronic devices
KR100899664B1 (ko) * 2007-01-10 2009-05-27 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법
KR100951667B1 (ko) * 2008-08-19 2010-04-07 주식회사 하이닉스반도체 패드를 포함하는 반도체 메모리 장치
JP6128756B2 (ja) * 2012-05-30 2017-05-17 キヤノン株式会社 半導体パッケージ、積層型半導体パッケージ及びプリント回路板
US11085258B2 (en) 2016-05-31 2021-08-10 National Oilwell DHT, L.P. Systems, methods, and computer-readable media to monitor and control well site drill cuttings transport

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
US5946552A (en) * 1996-08-20 1999-08-31 International Business Machines Corporation Universal cost reduced substrate structure method and apparatus
JP3577913B2 (ja) * 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器
US5962926A (en) * 1997-09-30 1999-10-05 Motorola, Inc. Semiconductor device having multiple overlapping rows of bond pads with conductive interconnects and method of pad placement
TW357450B (en) * 1997-10-22 1999-05-01 Windbond Electronics Corp Pin structure for enhanced IC electro-static discharge protection
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
US6414386B1 (en) * 2000-03-20 2002-07-02 International Business Machines Corporation Method to reduce number of wire-bond loop heights versus the total quantity of power and signal rings
US6885097B2 (en) * 2000-04-25 2005-04-26 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6566981B2 (en) * 2000-07-28 2003-05-20 Kyocera Corporation Surface acoustic wave device having plural ground conductor films in the housing cavity
GB0018643D0 (en) * 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
FR2829661B1 (fr) * 2001-08-17 2004-12-03 Valeo Equip Electr Moteur Module de composants electroniques de puissance et procede d'assemblage d'un tel module
KR100426608B1 (ko) * 2001-11-20 2004-04-08 삼성전자주식회사 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038142A (ja) * 2007-07-31 2009-02-19 Elpida Memory Inc 半導体積層パッケージ
WO2014088071A1 (ja) * 2012-12-06 2014-06-12 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
CN108257939A (zh) * 2016-12-28 2018-07-06 富士电机株式会社 半导体装置及半导体装置制造方法
JP2018110169A (ja) * 2016-12-28 2018-07-12 富士電機株式会社 半導体装置および半導体装置製造方法

Also Published As

Publication number Publication date
US20050104184A1 (en) 2005-05-19
KR20050046968A (ko) 2005-05-19
KR100574954B1 (ko) 2006-04-28

Similar Documents

Publication Publication Date Title
US7595559B2 (en) Integrated circuit chip having pass-through vias therein that extend between multiple integrated circuits on the chip
JP5584512B2 (ja) パッケージされた集積回路装置及びその動作方法とこれを有するメモリ保存装置及び電子システム
CN108140636B (zh) 半导体封装、半导体堆叠封装及存储器模块
US9627354B1 (en) Semiconductor memory device
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
US10418353B2 (en) Stacked semiconductor package having mold vias and method for manufacturing the same
US10159144B2 (en) Semiconductor device
US20100052111A1 (en) Stacked-chip device
US11056414B2 (en) Semiconductor package
US10784244B2 (en) Semiconductor package including multiple semiconductor chips and method of manufacturing the semiconductor package
US20090020857A1 (en) System and method for routing supply voltages or other signals between side-by-side die and a lead frame for system in a package (sip) devices
US20140048947A1 (en) System package
US11569200B2 (en) Semiconductor package and method of manufacturing semiconductor package
US20200402959A1 (en) Stacked semiconductor package having an interposer
US11682627B2 (en) Semiconductor package including an interposer
US20120049361A1 (en) Semiconductor integrated circuit
TW201639100A (zh) 半導體封裝
JP2005167222A (ja) 半導体チップパッケージ及び基板と半導体チップとの連結方法
US8466558B2 (en) Semiconductor package and semiconductor system including the same
US9893037B1 (en) Multi-chip semiconductor package, vertically-stacked devices and manufacturing thereof
US20110309358A1 (en) Semiconductor chip with fine pitch leads for normal testing of same
KR20140028209A (ko) 반도체 칩, 이를 포함하는 반도체 패키지 및 반도체 패키지의 칩선택 방법
US7714450B2 (en) On-die bond wires system and method for enhancing routability of a redistribution layer
KR101672967B1 (ko) 에지에 사이드 패드를 포함하는 반도체 스택 패키지, 및 이를 포함하는 고밀도 메모리 모듈, 전자 회로 기기
US9224682B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090428