JP2010182873A - 半導体デバイス - Google Patents

Abstract

【課題】リードフレームを用いた半導体デバイスにおいて、インナーリードに対するワイヤボンディング性を低下させることなく、リードフレームの上下における樹脂厚差を低減する。
【解決手段】リードフレーム１は、インナーリード領域Ｙと重なるチップ搭載領域Ｘと、インナーリード領域Ｙの外側に配置されたアウターリード部３、４と、インナーリード領域内に配置されたインナーリード部２とを備える。リードフレーム１には半導体チップ５が搭載される。半導体チップ５の電極パッド６はインナーリード２Ａ、２Ｂと金属ワイヤ８を介して接続される。インナーリード２Ｂはインナーリード領域Ｙ内のチップ搭載領域Ｘを除く領域に位置する部分をデプレス加工した加工部１２を有する。
【選択図】図４

Description

本発明はリードフレームを用いた半導体デバイスに関する。

半導体チップには種々のパッド配列が適用されており、例えば半導体チップの１辺に電極パッドを集中させたパッド構造（以下、片側パッド構造と記す）が知られている。片側パッド構造の半導体チップはチップサイズを小さくできることに加えて、リードフレームのような回路基材との接続領域が１個所になるため、例えば階段状に積層することでワイヤボンディング性を維持しつつ多段に積層しやすい等の特徴を有する。

このような半導体チップをリードフレームに搭載してＴＳＯＰ等の半導体パッケージ（半導体デバイス）を構成する場合、半導体チップの電極パッドとリードフレームのインナーリードとの接続（ワイヤボンディング）は、半導体チップの１辺に沿った領域のみで実施されることになる。従って、インナーリードの一部を半導体チップの搭載領域を介して引き回したリードフレーム（特許文献１，２参照）が用いられる。

半導体チップはチップ搭載領域を引き回したインナーリードの上側（ＣＯＬ（Ｃｈｉｐ ｏｎ Ｌｅａｄ）構造）または下側（ＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈｉｐ）構造）に搭載される。言い換えると、リードフレームにおける半導体チップの搭載領域はインナーリードが配置される領域と重なるように設定される。チップ搭載領域を引き回すインナーリードは、その部分に搭載される半導体チップの外形に対応させた形状とすることが一般的である。この場合、半導体チップを封止する樹脂モールド部は半導体チップの外形に近い形状となる。言い換えると、樹脂モールド部に占める半導体チップの面積は大きくなる。

片側パッド構造の半導体チップは、チップ搭載領域を引き回すインナーリードの形状より小さい場合においても、半導体チップの電極パッドとインナーリードとをワイヤボンディングすることができる。チップサイズに合わせてリードフレームやパッケージのサイズを小さくすると、製造工程で使用する金型や治具等を個別に用意しなければならないため、インナーリードの形状より小さい半導体チップを搭載した半導体パッケージも必要とされている。ただし、この場合には樹脂モールド部の形状が半導体チップの外形より大きくなり、樹脂モールド部に占める半導体チップの面積が小さくなる。

リードフレームに搭載された半導体チップの樹脂モールドは、一般的に１８０℃程度の高温下で実施される。このため、モールド成形後の常温への冷却過程において、材料間の熱膨張係数の差に基づいて樹脂モールド部に反りが発生する場合がある。モールド樹脂の熱膨張係数はリードフレームや半導体チップより大きいため、１８０℃程度の高温から常温まで冷却する際の収縮量はモールド樹脂の方が大きくなる。リードフレームや半導体チップの上下でモールド樹脂の厚さが異なると、樹脂厚が厚い側の収縮量が薄い側より大きくなるため、樹脂厚が厚い側が凹状となるようにパッケージに反りが発生する。

インナーリードの一部がチップ搭載領域を引き回されるリードフレームを用いた半導体パッケージにおいて、インナーリードの形状を半導体チップの外形に対応させた場合にはリードフレームの上下で樹脂厚が異なる領域（半導体チップが搭載されていない領域）が小さいため、樹脂モールド部の反りはあまり問題とならない。これに対し、インナーリードの形状より小さい半導体チップを搭載した場合には、リードフレームの上下で樹脂厚が異なる領域が大きくなるため、樹脂モールド部に反りが生じやすく、また反り量も大きくなる。このようなことから、樹脂モールド部の反りを抑制することが求められている。

樹脂モールド部の反りを抑制する技術として、リードフレームのチップ搭載領域の周囲にデプレス加工を施すことが知られている。特許文献２にはチップ搭載領域を引き回すインナーリードにデプレス加工を施したリードフレームが記載されている。しかし、ここではインナーリードのチップ搭載領域の周囲に相当する部分にデプレス加工を施しているため、通常のベッド部の周囲にデプレス加工を施す場合と同様に、吊りピンに対しても加工が必要な４方向のデプレス加工となる。この場合にはインナーリードの先端部のバタツキが大きくなりやすいため、ワイヤボンディング性に悪影響を及ぼすおそれがある。さらに、インナーリードの先端部の高さに違いが生じるため、ワイヤボンディング工程が複雑となり、製造コストの増加や接続信頼性の低下等を招くおそれがある。

特開２００５−３４０７６６号公報 特開２００８−０８５０３２号公報

本発明の目的は、インナーリードの一部がチップ搭載領域を引き回されるリードフレームを用いて半導体デバイスを構成するにあたって、インナーリードに対するワイヤボンディング性を低下させることなく、リードフレームの上下における樹脂厚の差に基づく反りの発生を抑制することを可能にした半導体デバイスを提供することにある。

本発明の態様に係る半導体デバイスは、インナーリード領域と、少なくとも一部が前記インナーリード領域と重なるように設けられたチップ搭載領域と、前記インナーリード領域の外側に配置された複数のアウターリードを有するアウターリード部と、前記インナーリード領域内に配置された複数のインナーリードを有するインナーリード部とを備える回路基材と；前記回路基材の前記チップ搭載領域に搭載され、１つの外形辺に沿って配列された電極パッドを有する半導体チップと；前記半導体チップの前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する金属ワイヤと；前記半導体チップを前記金属ワイヤと共に封止する樹脂封止部と；を具備し、前記インナーリードは前記インナーリード領域内の前記チップ搭載領域を除く領域に位置する部分をデプレス加工した加工部を有することを特徴としている。

本発明の態様に係る半導体デバイスにおいては、インナーリードのチップ搭載領域を除く領域に位置する部分にデプレス加工を施しているため、インナーリードに対するワイヤボンディング性を低下させることなく、リードフレームの上下における樹脂厚の差を低減することができる。従って、反り量が小さく、また接続信頼性等に優れる半導体デバイスを安定して提供することが可能になる。

本発明の実施形態の半導体デバイスに用いられるリードフレームを示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 図１に示すリードフレームに半導体チップを搭載してワイヤボンディングした状態を示す平面図である。 図３のＡ−Ａ線に沿った断面図である。 図１に示すリードフレームに搭載された半導体チップを樹脂封止した状態を示す平面図である。 図５のＡ−Ａ線に沿った断面図である。 本発明の実施形態による半導体デバイスを示す平面図である。 図７に示す半導体デバイスの側面図である。 本発明の実施例による半導体デバイス（ＴＳＯＰ）の反り量の測定結果を従来の半導体デバイスと比較して示す図ある。 本発明の実施例による半導体デバイス（ＴＳＯＰ）の全高の測定結果を従来の半導体デバイスと比較して示す図ある。 本発明の実施例による半導体デバイス（ＴＳＯＰ）のスタンドオフの測定結果を従来の半導体デバイスと比較して示す図ある。

以下、本発明を実施するための形態について説明する。本発明の実施形態による半導体デバイスおよびその製造工程について、図１ないし図８を参照して説明する。図１および図２は本発明の実施形態の半導体デバイスに用いられリードフレームを示している。図３および図４は図１および図２に示すリードフレームに半導体チップを搭載した状態を示している。図５および図６は半導体チップを樹脂封止した状態を示している。図７および図８は半導体デバイスをリードフレームから切り離した状態を示している。

ここで、実施形態の半導体デバイスはリードフレーム上に半導体チップを搭載した構造（ＣＯＬ構造／半導体チップの研削面（回路面とは反対側の面（裏面））をリードフレームに接着した構造）を有している。図１ないし図４はリードフレーム上に半導体チップを搭載した状態を示している。ただし、リードフレームに搭載された半導体チップを樹脂封止する際にはリードフレームを反転させているため、図６ではリードフレームの下側に半導体チップが位置する状態を示している。図５、図７および図８では半導体チップの図示を省略しているが、半導体チップの搭載状態は図６と同様とされている。

図１および図２に示すリードフレーム１は、それに搭載される半導体チップとの接続部となるインナーリード部２と、外部接続端子となる第１および第２のアウターリード部３、４とを備えている。第１のアウターリード部３は、複数のアウターリード（第１のアウターリード）３Ａを有している。同様に、第２のアウターリード部４は複数のアウターリード（第２のアウターリード）４Ａを有している。インナーリード部２は、第１のアウターリード３Ａに接続された第１のインナーリード２Ａと、第２のアウターリード４Ａに接続された第２のインナーリード２Ｂとを有している。

リードフレーム１は、半導体チップが搭載される第１の面１ａと半導体デバイスを構成した場合に上側に位置することになる第２の面１ｂとを有している。リードフレーム１の第１の面１ａには、図３および図４に示すように、片側パッド構造を有する半導体チップ５が搭載される。リードフレーム１は半導体チップ５の搭載部分に対応するチップ搭載領域Ｘを有している。リードフレーム１は第１および第２のインナーリード２Ａ、２Ｂが配置されるインナーリード領域Ｙを有している。半導体チップ５は片側パッド構造を有するため、チップ搭載領域Ｘはインナーリード領域Ｙと少なくとも一部が重なっている。

第１のアウターリード部３はインナーリード領域Ｙの一方の短辺に沿って配置されている。第２のアウターリード部４はインナーリード領域Ｙの他方の短辺に沿って配置されている。第１のアウターリード部３と第２のアウターリード部４とはチップ搭載領域Ｘおよびインナーリード領域Ｙを介して対向配置されている。第１および第２のアウターリード部３、４は、リードフレーム１を用いて構成した半導体デバイス（ＴＳＯＰ等）の樹脂封止体の両短辺からそれぞれアウターリード３Ａ、４Ａが突出するように配置されている。

インナーリード部２の半導体チップ５との接続領域Ｗは、上述したように半導体チップ５が片側パッド構造を有するため、チップ搭載領域Ｘの１辺に沿って設定される。図１はインナーリード部２による半導体チップ５との接続領域Ｗを第１のアウターリード部３側に設定したリードフレーム１を示している。第１のインナーリード２Ａは第１のアウターリード部３側に配置されるため、一方の端部を第１のアウターリード３Ａと接続しつつ、他方の端部（先端部）を半導体チップ５との接続領域Ｗに配置することができる。

第２のインナーリード２Ｂは一方の端部を第２のアウターリード４Ａと接続しつつ、他方の端部（先端部）を第２のアウターリード部４とはチップ搭載領域Ｘを介して対向配置された第１のアウターリード部３側の接続領域Ｗに配置する必要がある。このため、第２のインナーリード２Ｂは第２のアウターリード４Ａに接続された一方の端部から第１のアウターリード部３側に設定された接続領域Ｗに配置される他方の端部（先端部）まで延伸させている。言い換えると、第２のインナーリード２Ｂは第２のアウターリード部４からチップ搭載領域Ｘを介して第１のアウターリード部３側まで引き回されている。

リードフレーム１の第１の面１ａには、上述したように片側パッド構造を有する半導体チップ５が搭載されている。半導体チップ５は矩形状の外形を有し、１つの外形辺に沿って配列された電極パッド６を有している。半導体チップ５の電極パッド６とインナーリード部２（具体的には第１および第２のインナーリード２Ａ、２Ｂの先端部）とをワイヤボンディングすることが可能なように、半導体チップ５は電極パッド６が配列された外形辺（パッド配列辺）が接続領域Ｗの近傍に位置するように配置されている。

半導体チップ５の具体例としては、ＮＡＮＤ型フラッシュメモリのような半導体メモリチップ（メモリデバイス）が挙げられる。図３および図４ではリードフレーム１に１個の半導体チップ５を搭載した状態を示しているが、リードフレーム１には複数の半導体チップを積層して搭載することが可能である。この場合、片側パッド構造を有する半導体チップを階段状に積層することで、各半導体チップに対して良好にワイヤボンディングを実施することができる。半導体チップ９の積層数は特に限定されるものではなく、また半導体チップを積層する場合には半導体メモリチップとそのコントローラチップ等であってよい。半導体チップ５は半導体メモリチップに限られるものではない。

半導体チップ５は電極パッド６が形成された電極形成面（回路面）を上方に向けて、リードフレーム１の第１の面１ａに接着されている。リードフレーム１は半導体チップ５を接着するための接着フィルム７を有している。半導体チップ５は接着フィルム７を介してリードフレーム１に接着されている。接着フィルムにはポリイミド樹脂を主成分とするダイアタッチフィルム等が用いられる。接着フィルム７は半導体チップ５の接着に加えて、第２のインナーリード２ｂを保持する機能を有している。第２のインナーリード２ｂは接着フィルム７に保持されており、これにより変形や取扱い性の低下等が抑制される。さらに、第２のインナーリード２Ｂに対するワイヤボンディング性も向上する。

半導体チップ５の電極パッド６は、図３および図４に示すように、インナーリード部２の第１および第２のインナーリード２Ａ、２Ｂの先端部と金属ワイヤ８を介して電気的に接続されている。すなわち、電極パッド６の一部は第１のアウターリード３Ａから延伸した第１のインナーリード２Ａの先端部と電気的に接続されている。電極パッド６の他の一部は第２のアウターリード４Ａからチップ搭載領域Ｘを介して接続領域Ｗまで引き回された第２のインナーリード２Ｂの先端部と電気的に接続されている。

リードフレーム１の第１の面１ａに搭載された半導体チップ５は、図５および図６に示すようにモールド成形された樹脂封止部９で封止されている。すなわち、リードフレーム１に搭載された半導体チップ５は、インナーリード部２や金属ワイヤ８と共に樹脂封止部９で一体的に封止されている。樹脂封止部９には一般的なエポキシ樹脂が用いられる。樹脂封止部９はリードフレーム１の第１および第２の面１ａ、１ｂを覆うように設けられる。リードフレーム１の第１の面１ａには半導体チップ５が搭載されているため、樹脂封止部９の第１の面１ａ側の厚さ（第１の樹脂厚Ｔ１）は第２の面１ｂ側の厚さ（第２の樹脂厚Ｔ２）より厚くなる。第１および第２の樹脂厚Ｔ１、Ｔ２は、樹脂封止部９から突出するアウターリード部３、４の上下面に相当する位置を基準とした厚さである。

そして、図７および図８に示すように、第１および第２のアウターリード部３、４や吊りピン１０等をリードフレーム１から切り離すと共に、第１および第２のアウターリード３Ａ、４Ａをガルウィング状に加工することによって、リードフレーム１を用いた半導体デバイス１１が構成される。半導体デバイス１１において、最終的に切断されたリードフレーム１は回路基材（リード部材）を構成する。回路基材はインナーリード部２、アウターリード部３、４、チップ搭載領域Ｘ、およびインナーリード領域Ｙを備える。

ところで、この実施形態のリードフレーム１は、大型の半導体チップ（この実施形態で搭載する半導体チップ５より外形形状が大きい半導体チップ／以下、大型チップと記す）に対応させた形状、具体的には半導体チップの搭載部となる第２のインナーリード２Ｂが大型チップに対応した形状を有するものである。このようなリードフレーム２の第２のインナーリード２Ｂに対して、この実施形態では大型チップとパッド配列辺の長さが等しく、かつパッド配列辺と直交する外形辺の長さが短い半導体チップ５を搭載している。

半導体チップ５はパッド配列辺が接続領域Ｗの近傍に位置するように配置する必要があるため、この実施形態ではチップ搭載領域Ｘをインナーリード領域Ｙ内の第１のアウターリード部３側に偏った位置に設定している。このため、インナーリード領域Ｙに占めるチップ搭載領域Ｘの面積が小さくなる。言い換えると、インナーリード領域Ｙ内におけるチップ搭載領域Ｘを除く領域、具体的には第２のアウターリード部４とチップ搭載領域Ｘとの間の領域Ｚが大きくなる。従って、第２のインナーリード２Ｂはチップ搭載領域Ｘを除く領域Ｚに位置する部分が長くなる。このようなインナーリードを有するリードフレームを、そのままの状態で樹脂モールドすると、リードフレームの上下で樹脂厚が異なる領域（図６における樹脂厚Ｔ１が樹脂厚Ｔ２より厚い領域）が大きくなる。

前述したように、リードフレームの上下で樹脂厚が異なる領域が大きくなると、モールド樹脂とリードフレームや半導体チップとの熱膨張係数の違いに基づいて、モールド成形後の冷却過程で樹脂厚が厚い側の収縮量が薄い側より大きくなるため、樹脂厚が厚い側が凹状となるような反りが発生する。図８に示す半導体デバイス１１では、樹脂封止部９が上方に向けて凸状に湾曲するような反りが発生する。このような反りが発生すると半導体パッケージの全高（アウターリードの先端部底面から樹脂封止部の最上部までの高さ）が規格外となるおそれがある。半導体パッケージの全高を低くするためにアウターリードの形状を調整すると、逆にスタンドオフ（アウターリードの先端部底面から樹脂封止部の最下部までの高さ）が小さくなることで、スタンドオフが規格外となるおそれがある。

そこで、この実施形態の半導体デバイス１１においては、図１ないし図４に示すように、第２のインナーリード２Ｂのインナーリード領域Ｙ内におけるチップ搭載領域Ｘを除く領域、具体的には第２のアウターリード部４とチップ搭載領域Ｘとの間の領域Ｚに位置する部分（第２のアウターリード部４との接続部分とチップ搭載領域Ｘとの間の部分）にデプレス加工を施している。すなわち、第２のインナーリード２Ｂは領域Ｚに位置する部分をデプレス加工した加工部１２を有している。第２のインナーリード２Ｂは第２のアウターリード部４から接続領域Ｗに位置する先端部まで延伸させているため、領域Ｚのデプレス加工は第２のインナーリード２Ｂの途中部分のみに施されることになる。

デプレス加工は上述した樹脂厚Ｔ１が樹脂厚Ｔ２より厚い領域を減少させるように、第２のインナーリード２Ｂが下側に向けて凸状（図２および図４では上側に向けて凸状）となるように施される。デプレス加工部１２は、例えば第２のインナーリード２Ｂの領域Ｚに位置する部分の上下における樹脂厚Ｔ１と樹脂厚Ｔ２とがほぼ等しくなるように形成される。さらに、第２のインナーリード２Ｂにおけるデプレス加工部１２と第２のアウターリード部４との間の部分、第１のインナーリード２Ａの部分、接続領域Ｗ等も樹脂厚Ｔ１が樹脂厚Ｔ２より厚くなるため、これらの部分も反りに影響するおそれがある。そのような場合には、それら部分の樹脂厚差も補うように深くデプレス加工する、すなわち加工部１２における樹脂厚Ｔ２が厚くなるようにデプレス加工することが好ましい。

このように、第２のインナーリード２Ｂはインナーリード領域Ｙ内のチップ搭載領域Ｘを除く領域Ｚに位置する部分をデプレス加工した加工部１２を有するため、第２のインナーリード２Ｂに対してチップ搭載領域Ｘが小さく、チップ搭載領域Ｘと第２のアウターリード部４との間の領域が広くなるような場合においても、リードフレーム２の上下における樹脂厚差が大きい領域（樹脂厚Ｔ１と樹脂厚Ｔ２とが異なる領域）を低減することができる。従って、樹脂厚差が大きい領域に基づく樹脂封止部９の反りを抑制することが可能となる。すなわち、反り量の小さい半導体デバイス１１を提供することができる。

さらに、加工部１２は第２のインナーリード２Ｂの中間部分に形成されているため、従来のデプレス加工が４方向加工であるのに対して、２方向のデプレス加工とすることができる。２方向のデプレス加工は４方向加工に比べて加工自体が容易であり、デプレス加工に基づくインナーリード２Ｂのバタツキを抑制することができる。デプレス加工を第２のインナーリード２Ｂの中間部分のみに施しているため、第２のインナーリード２Ｂの先端部は第１のインナーリード２Ａの先端部と同じ高さとなる。これらによって、インナーリード２Ａ、２Ｂに対するワイヤボンディング性を維持することができる。すなわち、反り量が小さく、接続信頼性等に優れる半導体デバイス１１を提供することが可能になる。

図９、図１０および図１１に本発明の実施例による半導体デバイス（ＴＳＯＰ）の反り量、全高、スタンドオフを測定した結果を従来の半導体デバイス（ＴＳＯＰ）の測定結果と比較して示す図である。図９はＴＳＯＰの反り量、図１０はＴＳＯＰの全高、図１１はＴＳＯＰのスタンドオフを示している。ここで、図９に示す反り量はパッケージの樹脂封止部９の平面度を測定した値である。全高およびスタンドオフは前述した通りである。

図９ないし図１１において、実施例は上述した実施形態に基づく半導体パッケージであり、樹脂封止部９の全幅（図６のＬ１）が１８．４ｍｍ、半導体チップ５の幅（図６のＬ２）が８．２ｍｍ、デプレス加工部１２の幅（図６のＬ３）が５．１ｍｍの場合である。比較例１はデプレス加工を施していない以外は実施例と同一のリードフレームを用いた半導体パッケージ、比較例２は実施例のリードフレームに対して４方向のデプレス（チップ搭載領域の周囲にデプレス加工）を施した半導体パッケージである。

図９、図１０および図１１から明らかなように、実施例による半導体パッケージ（半導体デバイス１１）は反り量が小さく、従って全高も比較例１に比べて低い（スペック内）ことが分かる。また、スタンドオフも適正な値となっている。これらの測定結果からも明らかなように、反り量が小さく、形状信頼性や接続信頼性等に優れる半導体デバイス１１を提供することが可能になる。この実施形態の半導体デバイス１１は大型チップ用のリードフレーム１を小型の半導体チップ５に適用したものであるため、１つのパッケージ形状で各種形状の半導体チップを搭載した半導体パッケージ（半導体デバイス）を提供することが可能となる。これは半導体パッケージの製造コストの低減等に寄与する。

なお、本発明は上記した実施形態に限定されるものではなく、チップ搭載領域Ｘの少なくとも一部がインナーリード領域Ｙと重なるリードフレームを用いた各種構造の半導体デバイスに適用することができる。そのような半導体デバイスも本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。

１…リードフレーム、２…インナーリード部、２Ａ…第１のインナーリード、２Ｂ…第２のインナーリード、３…第１のアウターリード部、３Ａ…第１のアウターリード、４…第２のアウターリード部、４Ａ…第２のアウターリード、５…半導体チップ、６…電極パッド、７…接着フィルム、８…金属ワイヤ、９…樹脂封止部、１０…吊りピン、１１…半導体パッケージ、１２…デプレス加工部。

Claims (5)

1. インナーリード領域と、少なくとも一部が前記インナーリード領域と重なるように設けられたチップ搭載領域と、前記インナーリード領域の外側に配置された複数のアウターリードを有するアウターリード部と、前記インナーリード領域内に配置された複数のインナーリードを有するインナーリード部とを備える回路基材と；
   前記回路基材の前記チップ搭載領域に搭載され、１つの外形辺に沿って配列された電極パッドを有する半導体チップと；
   前記半導体チップの前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する金属ワイヤと；
   前記半導体チップを前記金属ワイヤと共に封止する樹脂封止部とを具備し、
   前記インナーリードは前記インナーリード領域内の前記チップ搭載領域を除く領域に位置する部分をデプレス加工した加工部を有することを特徴とする半導体デバイス。
2. 請求項１記載の半導体デバイスにおいて、
   前記インナーリードの加工部は前記半導体チップの搭載面側が凸状となるようにデプレス加工されていることを特徴とする半導体デバイス。
3. 請求項１または請求項２記載の半導体デバイスにおいて、
   前記アウターリード部は、第１のアウターリードを有する第１のアウターリード部と、前記第１のアウターリードと前記インナーリード領域を介して対向配置された第２のアウターリードを有する第２のアウターリード部とを備え、かつ前記インナーリード部は前記第１のアウターリードに接続された第１のインナーリードと、前記第２のアウターリードに接続された第２のインナーリードとを有し、前記第１および第２のインナーリードの少なくとも一方が前記チップ搭載領域内を引き回されていると共に、前記チップ搭載領域内を引き回されている前記インナーリードの前記チップ搭載領域外に位置する部分に前記加工部が設けられていることを特徴とする半導体デバイス。
4. 請求項３記載の半導体デバイスにおいて、
   前記第１のインナーリードは前記第１のアウターリード部側に配置され、前記第２のインナーリードは前記第２のアウターリード部から前記チップ搭載領域を介して前記第１のアウターリード部に向けて引き回されていると共に、前記第２のアウターリード部との接続部分と前記チップ搭載領域との間の部分に設けられた前記加工部を有することを特徴とする半導体デバイス。
5. 請求項４記載の半導体デバイスにおいて、
   前記半導体チップは前記電極パッドが配列された前記外形辺が前記第１のインナーリードの先端部および前記第２のインナーリードの先端部が配置された接続領域の近傍に位置するように配置されていることを特徴とする半導体デバイス。

Images