JP2002100719A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2002100719A JP2002100719A JP2000291170A JP2000291170A JP2002100719A JP 2002100719 A JP2002100719 A JP 2002100719A JP 2000291170 A JP2000291170 A JP 2000291170A JP 2000291170 A JP2000291170 A JP 2000291170A JP 2002100719 A JP2002100719 A JP 2002100719A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- bed
- package
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】縮小化された半導体チップを使用してＬＯＣ構
造の半導体装置と同じ外観形状を持つように構成する場
合に、パッケージ内部でリード上下の樹脂層の厚さを略
等しくできることを特徴とする。 【解決手段】ベッド１、ベッド１上にマウントされた半
導体チップ２と、それぞれの先端部がベッド１の近傍に
配置された複数のインナーリード４ａと、ベッド１、半
導体チップ２及びインナーリード４ａを封止し、対向す
る２つのリード導出面を有する外観形状に成型されたパ
ッケージ６と、インナーリード４ａと一体的に形成さ
れ、リード導出面のパッケージ６の厚さ方向における中
心部から上側にずれた位置からそれぞれパッケージ６の
外部に導出された複数のアウターリード４ｂとを具備
し、インナーリード４ａがパッケージ６の厚さ方向の略
中心に位置するように、インナーリード４ａが屈曲成型
されていることを特徴としている。
造の半導体装置と同じ外観形状を持つように構成する場
合に、パッケージ内部でリード上下の樹脂層の厚さを略
等しくできることを特徴とする。 【解決手段】ベッド１、ベッド１上にマウントされた半
導体チップ２と、それぞれの先端部がベッド１の近傍に
配置された複数のインナーリード４ａと、ベッド１、半
導体チップ２及びインナーリード４ａを封止し、対向す
る２つのリード導出面を有する外観形状に成型されたパ
ッケージ６と、インナーリード４ａと一体的に形成さ
れ、リード導出面のパッケージ６の厚さ方向における中
心部から上側にずれた位置からそれぞれパッケージ６の
外部に導出された複数のアウターリード４ｂとを具備
し、インナーリード４ａがパッケージ６の厚さ方向の略
中心に位置するように、インナーリード４ａが屈曲成型
されていることを特徴としている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップを
樹脂封止してなる樹脂封止型半導体装置に係り、特にパ
ッケージ側面の上部からアウターリードが導出された樹
脂封止型半導体装置に関する。
樹脂封止してなる樹脂封止型半導体装置に係り、特にパ
ッケージ側面の上部からアウターリードが導出された樹
脂封止型半導体装置に関する。
【０００２】
【従来の技術】図５は、従来の半導体装置の一例を示す
断面図である。ベッド１上には半導体チップ２がマウン
トされている。また、ベッド１の周囲には複数のリード
４が配置されており、各リード４の先端部と半導体チッ
プ２上のボンディングパッド（図示せず）とがボンディ
ングワイヤ５によって電気的に接続されている。さら
に、上記ベッド１、半導体チップ２及び複数のリード４
のインナーリード４ａが樹脂材料によって封止されるこ
とによってパッケージ６が形成されている。
断面図である。ベッド１上には半導体チップ２がマウン
トされている。また、ベッド１の周囲には複数のリード
４が配置されており、各リード４の先端部と半導体チッ
プ２上のボンディングパッド（図示せず）とがボンディ
ングワイヤ５によって電気的に接続されている。さら
に、上記ベッド１、半導体チップ２及び複数のリード４
のインナーリード４ａが樹脂材料によって封止されるこ
とによってパッケージ６が形成されている。
【０００３】ここで、複数のリード４のアウターリード
４ｂは、パッケージ６側面の略中央からパッケージ６の
外部に導出されている。
４ｂは、パッケージ６側面の略中央からパッケージ６の
外部に導出されている。
【０００４】このような断面構造を有する半導体装置で
は、パッケージ６内部でリード４がパッケージ６の厚さ
方向の略中心に位置しているので、リード４の上部と下
部における樹脂層の厚さＴ１、Ｔ２はほぼ等しくなる。
は、パッケージ６内部でリード４がパッケージ６の厚さ
方向の略中心に位置しているので、リード４の上部と下
部における樹脂層の厚さＴ１、Ｔ２はほぼ等しくなる。
【０００５】また、図６は、半導体チップが大型化した
ような場合でもパッケージの規格を変更せずに半導体チ
ップを収容することができる、従来の半導体装置の一例
を示す断面図である。なお、これ以降、図５と対応する
箇所には同じ符号を付してその説明は省略する。
ような場合でもパッケージの規格を変更せずに半導体チ
ップを収容することができる、従来の半導体装置の一例
を示す断面図である。なお、これ以降、図５と対応する
箇所には同じ符号を付してその説明は省略する。
【０００６】この半導体装置は、半導体チップ２がテー
プ７を用いてリード４のインナーリード４ａに貼着され
たリード・オン・チップ（Lead On Chip）構造（以下、
ＬＯＣ構造と称する）と呼ばれるものであり、半導体チ
ップ２上のボンディングパッドは半導体チップ２の中央
部に設けられている。このような半導体チップはセンタ
ーパッド構造と称されている。
プ７を用いてリード４のインナーリード４ａに貼着され
たリード・オン・チップ（Lead On Chip）構造（以下、
ＬＯＣ構造と称する）と呼ばれるものであり、半導体チ
ップ２上のボンディングパッドは半導体チップ２の中央
部に設けられている。このような半導体チップはセンタ
ーパッド構造と称されている。
【０００７】また、複数のリード４のアウターリード４
ｂは、パッケージ６側面の上部からパッケージ６の外部
に導出されているが、その構造上、半導体チップ２はパ
ッケージ６の厚さ方向の略中心に位置しているので、こ
の場合にも半導体チップ２の上部と下部における樹脂層
の厚さＴ１、Ｔ２はほぼ等しくなる。
ｂは、パッケージ６側面の上部からパッケージ６の外部
に導出されているが、その構造上、半導体チップ２はパ
ッケージ６の厚さ方向の略中心に位置しているので、こ
の場合にも半導体チップ２の上部と下部における樹脂層
の厚さＴ１、Ｔ２はほぼ等しくなる。
【０００８】ところで、半導体チップ自体は年々、サイ
ズが縮小化されていく傾向にあるが、ＤＲＡＭ（ダイナ
ミック・ランダム・アクセス・メモリ）などの半導体メ
モリ回路が集積されている半導体チップにおいて、ＤＲ
ＡＭが多ビット化されると、センターパッド構造ではパ
ッド数が増加することによってチップサイズが大きくな
ってしまい、縮小化することが困難になる。
ズが縮小化されていく傾向にあるが、ＤＲＡＭ（ダイナ
ミック・ランダム・アクセス・メモリ）などの半導体メ
モリ回路が集積されている半導体チップにおいて、ＤＲ
ＡＭが多ビット化されると、センターパッド構造ではパ
ッド数が増加することによってチップサイズが大きくな
ってしまい、縮小化することが困難になる。
【０００９】チップサイズの縮小化の点を考えると、パ
ッドをチップの周辺に配置する周辺パッド構造を採用せ
ざるを得ない。しかし、パッド相互の間隔が狭くなり、
インナーリードをパッド間に通すことができなくなる。
従って、パッド数が増加した場合にはＬＯＣ構造で樹脂
封止することができなくなってしまう。
ッドをチップの周辺に配置する周辺パッド構造を採用せ
ざるを得ない。しかし、パッド相互の間隔が狭くなり、
インナーリードをパッド間に通すことができなくなる。
従って、パッド数が増加した場合にはＬＯＣ構造で樹脂
封止することができなくなってしまう。
【００１０】このため、顧客のニーズに合わせて、図７
の断面図に示すように、ＬＯＣ構造の半導体装置として
の外観形状は変えずに、パッケージ内部の構造を図５に
示すものと同様の構造を採用する場合を考える。この場
合、半導体チップ２のサイズが縮小化されており、半導
体チップ２上のパッドの数が比較的多く、それに伴って
リード４の本数も多くなり、パッケージ６内においてイ
ンナーリード４ａが占める面積が広くなる。
の断面図に示すように、ＬＯＣ構造の半導体装置として
の外観形状は変えずに、パッケージ内部の構造を図５に
示すものと同様の構造を採用する場合を考える。この場
合、半導体チップ２のサイズが縮小化されており、半導
体チップ２上のパッドの数が比較的多く、それに伴って
リード４の本数も多くなり、パッケージ６内においてイ
ンナーリード４ａが占める面積が広くなる。
【００１１】インナーリード４ａは、パッケージ６内部
でパッケージ６の厚さ方向の中心よりも上部に位置して
いるので、インナーリード４ａの上部における樹脂層の
厚さＴ１と下部における樹脂層の厚さＴ２とが異なり、
Ｔ１＜Ｔ２の関係となる。このようにインナーリード４
ａの上下で樹脂層の厚さが異なると、パッケージ６に反
りが発生する。例えば、Ｔ１＜Ｔ２の場合には上向きに
凸となる山型の反りが発生する。パッケージ６に反りが
発生すると、印刷配線板などの実装面に対してアウター
リードの高さずれ（コプラナリティー）が生じる。この
コプラナリティーが大きくなると、実装する際にアウタ
ーリードが印刷配線板上の電極にきちんと接触しなくな
るなどの問題が発生する。
でパッケージ６の厚さ方向の中心よりも上部に位置して
いるので、インナーリード４ａの上部における樹脂層の
厚さＴ１と下部における樹脂層の厚さＴ２とが異なり、
Ｔ１＜Ｔ２の関係となる。このようにインナーリード４
ａの上下で樹脂層の厚さが異なると、パッケージ６に反
りが発生する。例えば、Ｔ１＜Ｔ２の場合には上向きに
凸となる山型の反りが発生する。パッケージ６に反りが
発生すると、印刷配線板などの実装面に対してアウター
リードの高さずれ（コプラナリティー）が生じる。この
コプラナリティーが大きくなると、実装する際にアウタ
ーリードが印刷配線板上の電極にきちんと接触しなくな
るなどの問題が発生する。
【００１２】そこで、現在、主流になっているＬＯＣ構
造の半導体装置ではなく、図５に示すような従来構造の
外観形状にしてしまうと、新規にチップの組立工程設備
及び半導体装置のテスト工程設備を作成する必要が出て
くるため、コストが大幅に高くなってしまう。
造の半導体装置ではなく、図５に示すような従来構造の
外観形状にしてしまうと、新規にチップの組立工程設備
及び半導体装置のテスト工程設備を作成する必要が出て
くるため、コストが大幅に高くなってしまう。
【００１３】
【発明が解決しようとする課題】このように従来では、
縮小化された半導体チップを使用してＬＯＣ構造の半導
体装置と同じ外観形状を持つように構成しようとする
と、パッケージ内部でリード上下の樹脂層の厚さが異な
ってしまい、パッケージに反りが発生するという問題が
あった。
縮小化された半導体チップを使用してＬＯＣ構造の半導
体装置と同じ外観形状を持つように構成しようとする
と、パッケージ内部でリード上下の樹脂層の厚さが異な
ってしまい、パッケージに反りが発生するという問題が
あった。
【００１４】この発明は上記のような事情を考慮してな
されたものであり、その目的は、縮小化された半導体チ
ップを使用してＬＯＣ構造の半導体装置と同じ外観形状
を持つように構成する場合でも、パッケージ内部でリー
ド上下の樹脂層の厚さを略等しくすることができ、これ
によりパッケージの反りの発生を抑制することができる
樹脂封止型半導体装置を提供することである。
されたものであり、その目的は、縮小化された半導体チ
ップを使用してＬＯＣ構造の半導体装置と同じ外観形状
を持つように構成する場合でも、パッケージ内部でリー
ド上下の樹脂層の厚さを略等しくすることができ、これ
によりパッケージの反りの発生を抑制することができる
樹脂封止型半導体装置を提供することである。
【００１５】
【課題を解決するための手段】この発明の樹脂封止型半
導体装置は、ベッドと、上記ベッド上にマウントされた
半導体チップと、それぞれの先端部が上記ベッドの近傍
に配置された複数のインナーリードと、上記ベッド、半
導体チップ及び複数のインナーリードを封止し、対向す
る２つのリード導出面を有する外観形状に成型された樹
脂封止部と、上記複数のインナーリードと一体的に形成
され、上記２つのリード導出面の上記樹脂封止部の厚さ
方向における中心部から上側にずれた位置からそれぞれ
樹脂封止部の外部に導出された複数のアウターリードと
を具備し、上記複数のインナーリードの少なくとも上記
ベッドの近傍に位置する部分が上記樹脂封止部の厚さ方
向の略中心に位置するように、上記複数のインナーリー
ドが屈曲成型されていることを特徴とする。
導体装置は、ベッドと、上記ベッド上にマウントされた
半導体チップと、それぞれの先端部が上記ベッドの近傍
に配置された複数のインナーリードと、上記ベッド、半
導体チップ及び複数のインナーリードを封止し、対向す
る２つのリード導出面を有する外観形状に成型された樹
脂封止部と、上記複数のインナーリードと一体的に形成
され、上記２つのリード導出面の上記樹脂封止部の厚さ
方向における中心部から上側にずれた位置からそれぞれ
樹脂封止部の外部に導出された複数のアウターリードと
を具備し、上記複数のインナーリードの少なくとも上記
ベッドの近傍に位置する部分が上記樹脂封止部の厚さ方
向の略中心に位置するように、上記複数のインナーリー
ドが屈曲成型されていることを特徴とする。
【００１６】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００１７】図１はこの発明の樹脂封止型半導体装置の
一実施の形態による構造を示す断面図であり、図２は樹
脂封止を行う前の状態を示す平面図である。
一実施の形態による構造を示す断面図であり、図２は樹
脂封止を行う前の状態を示す平面図である。
【００１８】ベッド１上には半導体チップ２がマウント
されている。この半導体チップ２は図２に示すように、
例えば、長辺及び短辺を有する長方形の平面形状を有し
ており、上面の周囲には多数のボンディングパッド３が
配置形成されている。従って、上記ベッド１も半導体チ
ップ２に対応して長方形の平面形状を有している。な
お、ベッド１は、通常は、吊りリードと称されるリード
によって保持されるが、図２では図示を省略している。
されている。この半導体チップ２は図２に示すように、
例えば、長辺及び短辺を有する長方形の平面形状を有し
ており、上面の周囲には多数のボンディングパッド３が
配置形成されている。従って、上記ベッド１も半導体チ
ップ２に対応して長方形の平面形状を有している。な
お、ベッド１は、通常は、吊りリードと称されるリード
によって保持されるが、図２では図示を省略している。
【００１９】上記ベッド１の周囲には複数のリード４の
インナーリード４ａが配置されており、各インナーリー
ド４ａの先端部と半導体チップ２上のボンディングパッ
ド（図２中の３）とがボンディングワイヤ５によって電
気的に接続されている。さらに、上記ベッド１、半導体
チップ２及び複数のリード４のインナーリード４ａが樹
脂材料によって封止されることによってパッケージ６が
形成されている。
インナーリード４ａが配置されており、各インナーリー
ド４ａの先端部と半導体チップ２上のボンディングパッ
ド（図２中の３）とがボンディングワイヤ５によって電
気的に接続されている。さらに、上記ベッド１、半導体
チップ２及び複数のリード４のインナーリード４ａが樹
脂材料によって封止されることによってパッケージ６が
形成されている。
【００２０】ここで、パッケージ６の対向する２つの側
面（リード導出面）において、パッケージ６の厚さ方向
の中心部から上側にずれた位置から複数のリード４のア
ウターリード４ｂがパッケージ６の外部にそれぞれ並列
的に導出され、かつベッド１の近傍において、複数のリ
ード４のインナーリード４ａがパッケージ６の厚さ方向
で略中心に位置するように、パッケージ６内部において
複数のリード４のインナーリード４ａが屈曲成型されて
いる。なお、上記アウターリード４ｂはインナーリード
４ａと一体的に形成されている。
面（リード導出面）において、パッケージ６の厚さ方向
の中心部から上側にずれた位置から複数のリード４のア
ウターリード４ｂがパッケージ６の外部にそれぞれ並列
的に導出され、かつベッド１の近傍において、複数のリ
ード４のインナーリード４ａがパッケージ６の厚さ方向
で略中心に位置するように、パッケージ６内部において
複数のリード４のインナーリード４ａが屈曲成型されて
いる。なお、上記アウターリード４ｂはインナーリード
４ａと一体的に形成されている。
【００２１】先に述べたように、樹脂封止型半導体装置
に反りが発生する原因は、チップサイズが縮小し、パッ
ケージ内部のインナーリードの占有率が増加し、インナ
ーリードの上下に存在する樹脂層の厚さが異なることで
ある。
に反りが発生する原因は、チップサイズが縮小し、パッ
ケージ内部のインナーリードの占有率が増加し、インナ
ーリードの上下に存在する樹脂層の厚さが異なることで
ある。
【００２２】そこで、上記実施の形態による半導体装置
では、チップサイズが縮小し、パッケージ６内部のイン
ナーリード４ａの占有率が増加しても、パッケージ６内
部でインナーリード４ａを屈曲成型することにより、イ
ンナーリード４ａがパッケージ６の厚さ方向で略中心に
位置するようにしたので、インナーリード４ａの上部に
おける樹脂層の厚さＴ１と下部における樹脂層の厚さＴ
２をほぼ等しくすることができる。
では、チップサイズが縮小し、パッケージ６内部のイン
ナーリード４ａの占有率が増加しても、パッケージ６内
部でインナーリード４ａを屈曲成型することにより、イ
ンナーリード４ａがパッケージ６の厚さ方向で略中心に
位置するようにしたので、インナーリード４ａの上部に
おける樹脂層の厚さＴ１と下部における樹脂層の厚さＴ
２をほぼ等しくすることができる。
【００２３】この結果、パッケージに発生する反りの量
を抑制することができ、印刷配線板などの実装面に対し
てアウターリード４ｂの高さずれ（コプラナリティー）
を小さく抑えることができる。これにより、印刷配線板
などへの実装の際にアウターリード４ｂを印刷配線板上
の電極にきちんと接触させることが可能となり、半田な
どを用いた確実な接続を図ることができる。
を抑制することができ、印刷配線板などの実装面に対し
てアウターリード４ｂの高さずれ（コプラナリティー）
を小さく抑えることができる。これにより、印刷配線板
などへの実装の際にアウターリード４ｂを印刷配線板上
の電極にきちんと接触させることが可能となり、半田な
どを用いた確実な接続を図ることができる。
【００２４】また、半導体装置としての外観形状は、ア
ウターリード４ｂがパッケージ６側面の上部から導出さ
れるような、現在、主流になっているＬＯＣ構造の半導
体装置の外観形状と同じにすることができる。これによ
り、新規にチップの組立工程設備及び半導体装置のテス
ト工程設備を作成する必要がなく、従来の組立工程設備
及び半導体装置のテスト工程設備をそのまま流用できる
ので、製造コストの上昇を防ぐことができる。
ウターリード４ｂがパッケージ６側面の上部から導出さ
れるような、現在、主流になっているＬＯＣ構造の半導
体装置の外観形状と同じにすることができる。これによ
り、新規にチップの組立工程設備及び半導体装置のテス
ト工程設備を作成する必要がなく、従来の組立工程設備
及び半導体装置のテスト工程設備をそのまま流用できる
ので、製造コストの上昇を防ぐことができる。
【００２５】なお、リード長が短いなどの理由により、
全てのインナーリード４ａを屈曲成型することが困難な
場合には、半導体チップ２の長辺に対応したベッド１の
辺の近傍にその先端部が配置された一部のインナーリー
ド４ａのみを、図２中に破線を付して示す位置でそれぞ
れ屈曲成型してもほぼ同様の効果が得られる。
全てのインナーリード４ａを屈曲成型することが困難な
場合には、半導体チップ２の長辺に対応したベッド１の
辺の近傍にその先端部が配置された一部のインナーリー
ド４ａのみを、図２中に破線を付して示す位置でそれぞ
れ屈曲成型してもほぼ同様の効果が得られる。
【００２６】図１及び図２に示した半導体装置はアウタ
ーリードの形状については特に説明しなかったが、図３
の断面図に示すように、それぞれが略Ｊの字状に屈曲さ
れているいわゆるＳＯＪ（Small Outline J-leaded pac
kage）型としてもよい。
ーリードの形状については特に説明しなかったが、図３
の断面図に示すように、それぞれが略Ｊの字状に屈曲さ
れているいわゆるＳＯＪ（Small Outline J-leaded pac
kage）型としてもよい。
【００２７】図３に示すように、典型的なＳＯＪ型半導
体装置において、パッケージ側面のアウターリード導出
位置におけるアウターリードの上面とパッケージ上面と
の間の距離Ｔ11を0．735ｍｍ、パッケージ側面のアウタ
ーリード導出位置におけるアウターリードの下面とパッ
ケージ下面との間の距離Ｔ12を1.565ｍｍ、リード自体
の厚さＴ13を0.2ｍｍ、パッケージ全体の厚さＴ14を2.5
ｍｍとすると、インナーリードをパッケージの厚さ方向
の中心に位置させるためには、図３中に示す屈曲位置に
おけるリードの折り下げ距離Ｔ15を0.415ｍｍ（415μ
ｍ）にすればよい。
体装置において、パッケージ側面のアウターリード導出
位置におけるアウターリードの上面とパッケージ上面と
の間の距離Ｔ11を0．735ｍｍ、パッケージ側面のアウタ
ーリード導出位置におけるアウターリードの下面とパッ
ケージ下面との間の距離Ｔ12を1.565ｍｍ、リード自体
の厚さＴ13を0.2ｍｍ、パッケージ全体の厚さＴ14を2.5
ｍｍとすると、インナーリードをパッケージの厚さ方向
の中心に位置させるためには、図３中に示す屈曲位置に
おけるリードの折り下げ距離Ｔ15を0.415ｍｍ（415μ
ｍ）にすればよい。
【００２８】図４は、図３に示すような構造のＳＯＪ型
半導体装置において、上記折り下げ距離Ｔ15を種々に変
えて製造を行い、パッケージに発生する反りの量を実際
に測定した結果をまとめて示す図である。なお、製造サ
ンプル数はそれぞれ３０個とした。
半導体装置において、上記折り下げ距離Ｔ15を種々に変
えて製造を行い、パッケージに発生する反りの量を実際
に測定した結果をまとめて示す図である。なお、製造サ
ンプル数はそれぞれ３０個とした。
【００２９】上記折り下げ距離Ｔ15を215μｍとした場
合に発生する反りの量の最大値（Ｍａｘ）は0.078ｍ
ｍ、最小値（Ｍｉｎ）は0.067ｍｍ、平均値（Ａｖｅ）
は0.072ｍｍとなり、反りのばらつき量（σ（ｎ−
１））は0.003ｍｍとなった。
合に発生する反りの量の最大値（Ｍａｘ）は0.078ｍ
ｍ、最小値（Ｍｉｎ）は0.067ｍｍ、平均値（Ａｖｅ）
は0.072ｍｍとなり、反りのばらつき量（σ（ｎ−
１））は0.003ｍｍとなった。
【００３０】また、上記折り下げ距離Ｔ15を415μｍと
した場合に発生する反りの量の最大値（Ｍａｘ）は0.05
9ｍｍ、最小値（Ｍｉｎ）は0.049ｍｍ、平均値（Ａｖ
ｅ）は0.055ｍｍとなり、反りのばらつき量（σ（ｎ−
１））は0.002ｍｍとなった。
した場合に発生する反りの量の最大値（Ｍａｘ）は0.05
9ｍｍ、最小値（Ｍｉｎ）は0.049ｍｍ、平均値（Ａｖ
ｅ）は0.055ｍｍとなり、反りのばらつき量（σ（ｎ−
１））は0.002ｍｍとなった。
【００３１】さらに、上記折り下げ距離Ｔ15を500μｍ
とした場合に発生する反りの量の最大値（Ｍａｘ）は0.
059ｍｍ、最小値（Ｍｉｎ）は0.046ｍｍ、平均値（Ａｖ
ｅ）は0.053ｍｍとなり、反りのばらつき量（σ（ｎ−
１））は0.003ｍｍとなった。
とした場合に発生する反りの量の最大値（Ｍａｘ）は0.
059ｍｍ、最小値（Ｍｉｎ）は0.046ｍｍ、平均値（Ａｖ
ｅ）は0.053ｍｍとなり、反りのばらつき量（σ（ｎ−
１））は0.003ｍｍとなった。
【００３２】この結果から明らかなように、折り下げ距
離Ｔ15を415μｍ程度にすれば、パッケージに発生する
反りの量を小さくすることができる。
離Ｔ15を415μｍ程度にすれば、パッケージに発生する
反りの量を小さくすることができる。
【００３３】なお、この発明は上記実施の形態に限定さ
れるものではなく、実施段階ではその要旨を逸脱しない
範囲で種々に変形することが可能である。
れるものではなく、実施段階ではその要旨を逸脱しない
範囲で種々に変形することが可能である。
【００３４】例えば、上記実施の形態ではこの発明をＳ
ＯＪ型半導体装置に実施した場合について説明したが、
その他の構造の半導体装置に実施できることはもちろん
である。
ＯＪ型半導体装置に実施した場合について説明したが、
その他の構造の半導体装置に実施できることはもちろん
である。
【００３５】
【発明の効果】以上説明したようにこの発明によれば、
縮小化された半導体チップを使用してＬＯＣ構造の半導
体装置と同じ外観形状を持つように構成する場合でも、
パッケージ内部でリード上下の樹脂層の厚さを略等しく
することができ、これによりパッケージの反りの発生を
抑制することができる樹脂封止型半導体装置を提供する
ことができる。
縮小化された半導体チップを使用してＬＯＣ構造の半導
体装置と同じ外観形状を持つように構成する場合でも、
パッケージ内部でリード上下の樹脂層の厚さを略等しく
することができ、これによりパッケージの反りの発生を
抑制することができる樹脂封止型半導体装置を提供する
ことができる。
【図１】この発明の樹脂封止型半導体装置の一実施の形
態による構造を示す断面図。
態による構造を示す断面図。
【図２】図１の樹脂封止型半導体装置において樹脂封止
を行う前の状態を示す平面図。
を行う前の状態を示す平面図。
【図３】図１及び図２に示した半導体装置のアウターリ
ードの形状を含む構造を示す断面図。
ードの形状を含む構造を示す断面図。
【図４】図３に示す半導体装置における折り下げ距離と
反りの量の関係をまとめて示す図。
反りの量の関係をまとめて示す図。
【図５】従来の半導体装置の一例を示す断面図。
【図６】図５とは異なる従来の半導体装置の一例を示す
断面図。
断面図。
【図７】従来、考えられていた半導体装置の断面図。
１…ベッド、 ２…半導体チップ、 ３…ボンディングパッド、 ４…リード、 ４ａ…インナーリード、 ４ｂ…アウターリード、 ５…ボンディングワイヤ、 ６…パッケージ。
Claims (4)
- 【請求項１】 ベッドと、 上記ベッド上にマウントされた半導体チップと、 それぞれの先端部が上記ベッドの近傍に配置された複数
のインナーリードと、上記ベッド、半導体チップ及び複
数のインナーリードを封止し、対向する２つのリード導
出面を有する外観形状に成型された樹脂封止部と、 上記複数のインナーリードと一体的に形成され、上記２
つのリード導出面の上記樹脂封止部の厚さ方向における
中心部から上側にずれた位置からそれぞれ樹脂封止部の
外部に導出された複数のアウターリードとを具備し、 上記複数のインナーリードの少なくとも上記ベッドの近
傍に位置する部分が上記樹脂封止部の厚さ方向の略中心
に位置するように、上記複数のインナーリードが屈曲成
型されていることを特徴とする樹脂封止型半導体装置。 - 【請求項２】 上記半導体チップ上には複数のパッド電
極が形成され、これら複数のパッド電極と前記複数のイ
ンナーリードとを電気的に接続するボンディングワイヤ
をさらに具備したことを特徴とする請求項１記載の樹脂
封止型半導体装置。 - 【請求項３】 前記半導体チップは長辺及び短辺を有す
る長方形の平面形状を有し、この半導体チップの長辺に
対応した前記ベッドの辺の近傍にその先端部が配置され
た一部の前記インナーリードが屈曲成型されていること
を特徴とする請求項２記載の樹脂封止型半導体装置。 - 【請求項４】 前記複数のアウターリードのそれぞれが
略Ｊの字状に屈曲されていることを特徴とする請求項１
記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000291170A JP2002100719A (ja) | 2000-09-25 | 2000-09-25 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000291170A JP2002100719A (ja) | 2000-09-25 | 2000-09-25 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002100719A true JP2002100719A (ja) | 2002-04-05 |
Family
ID=18774293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000291170A Pending JP2002100719A (ja) | 2000-09-25 | 2000-09-25 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002100719A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100312A (ja) * | 2004-09-28 | 2006-04-13 | Fuji Electric Device Technology Co Ltd | 光半導体装置および測距モジュール |
| JP2009135406A (ja) * | 2007-11-02 | 2009-06-18 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられるエッチング部材、樹脂封止型半導体装置の製造方法、および積層型樹脂封止型半導体装置 |
| JP2010182873A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体デバイス |
-
2000
- 2000-09-25 JP JP2000291170A patent/JP2002100719A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100312A (ja) * | 2004-09-28 | 2006-04-13 | Fuji Electric Device Technology Co Ltd | 光半導体装置および測距モジュール |
| JP2009135406A (ja) * | 2007-11-02 | 2009-06-18 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられるエッチング部材、樹脂封止型半導体装置の製造方法、および積層型樹脂封止型半導体装置 |
| JP2010182873A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744121B2 (en) | Multi-chip package | |
| US6724074B2 (en) | Stack semiconductor chip package and lead frame | |
| US20020105091A1 (en) | Dual package semiconductor device | |
| JPH11220082A (ja) | 半導体装置 | |
| KR20060120365A (ko) | 반도체 칩 적층 패키지 | |
| US6483181B2 (en) | Multi-chip package | |
| KR100604198B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20060131706A1 (en) | Methods of making and using a floating lead finger on a lead frame | |
| JP2004363458A (ja) | 半導体装置 | |
| JP2007180077A (ja) | 半導体装置 | |
| JP2002100719A (ja) | 樹脂封止型半導体装置 | |
| US20020153600A1 (en) | Double sided chip package | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| KR100635386B1 (ko) | 고속 신호 처리가 가능한 반도체 칩 패키지 | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR100191855B1 (ko) | 센터 패드형 반도체 패키지와 그의 리드 프레임 구조 | |
| JPH03163858A (ja) | 樹脂封止型半導体装置 | |
| JP4206177B2 (ja) | 半導体装置 | |
| KR20060133800A (ko) | 칩 스택 패키지 | |
| TWI435421B (zh) | 半導體封裝結構 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| JP3052633B2 (ja) | 半導体装置 | |
| JP2583405B2 (ja) | 半導体装置用リードフレーム | |
| KR20000050381A (ko) | 리드 온 칩 패키지 | |
| JPH04287356A (ja) | 半導体集積回路装置 |