JP2000196002A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000196002A
JP2000196002A JP23984899A JP23984899A JP2000196002A JP 2000196002 A JP2000196002 A JP 2000196002A JP 23984899 A JP23984899 A JP 23984899A JP 23984899 A JP23984899 A JP 23984899A JP 2000196002 A JP2000196002 A JP 2000196002A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
semiconductor device
main surface
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23984899A
Other languages
English (en)
Other versions
JP4206177B2 (ja
Inventor
Akihiko Iwatani
昭彦 岩谷
Tamaki Wada
環 和田
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP23984899A priority Critical patent/JP4206177B2/ja
Publication of JP2000196002A publication Critical patent/JP2000196002A/ja
Application granted granted Critical
Publication of JP4206177B2 publication Critical patent/JP4206177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Abstract

(57)【要約】 【課題】 半導体チップ上に配置されないリードを有す
るＬＯＣにおいてパッケージ反りを防止するとともに、
性能および信頼度を向上させる。 【解決手段】 ボンディングパッド１ａが形成された主
面１ｂを備えた半導体チップ１と、インナ部２ｃおよび
アウタ部２ｄを備え、かつ半導体チップ１の主面１ｂ上
に延びる複数の第１リードとワイヤ３が接合されるボン
ディング部２ｆが半導体チップ１の近傍で終端している
複数の第２リード２ｂとからなる複数のリード２ｅと、
ボンディングパッド１ａと前記第１リードおよび第２リ
ード２ｂのインナ部２ｃのボンディング部２ｆとをそれ
ぞれ電気的に接続するワイヤ３と、半導体チップ１を封
じている封止体６とからなり、第２リード２ｂのインナ
部２ｃに第１折り曲げ部２ｋが形成されたことにより、
上側樹脂部６ｆと下側樹脂部６ｇとのレジンバランスを
良くしてパッケージ反りを防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、半導体チップの主面上にリードのインナ部
が配置されるＬＯＣ（Lead On Chip) の封止体の反り防
止に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】ＬＳＩ（Large Scale Integrated Circui
t）チップなどの半導体チップを搭載した半導体装置に
おいて、パッケージサイズを小さくした半導体デバイス
として、ＬＯＣと呼ばれる半導体装置が知られている。
【０００４】前記ＬＯＣでは、半導体チップの主面（回
路形成面）上にリードのインナ部の端部が配置され、こ
れにより、半導体チップのボンディングパッドとこれに
対応するインナ部の端部のボンディング部とがボンディ
ング用のワイヤによって電気的に接続されている。
【０００５】また、半導体チップは、絶縁性テープなど
によってインナ部の端部に接合され、これにより、この
絶縁性テープを介してリードのインナ部の端部によって
支持されている。
【０００６】さらに、半導体チップとリードのインナ部
とワイヤとが封止用樹脂によって樹脂封止され、これに
より、封止体（パッケージともいう）が形成される。
【０００７】最近では、コスト低減のためにチップシュ
リンク化が行われ、封止体の内部に比較的広い面積のチ
ップ外側領域が形成される構造のＬＯＣがあり、このよ
うなＬＯＣでは、チップサイズが小さくなったため、半
導体チップの主面上に配置されるリード（第１リード）
以外に、半導体チップの主面上には配置されずに、イン
ナ部が半導体チップの近傍で終端しているリード（第２
リード）を有しているものも検討されている。
【０００８】このように半導体チップの主面上に配置さ
れないリードを有したＬＯＣでは、このリード（第２リ
ード）のインナ部がモールド時のレジンバランス（イン
ナ部の上側と下側のレジンバランス）に悪影響を及ぼ
し、その結果、パッケージ反りを発生させることがあ
る。
【０００９】さらに、チップシュリンク化が進むと、封
止体のチップ外側領域が広くなるため、レジンバランス
が悪くなる領域がより増加する。
【００１０】なお、封止体形成時のレジン流れの均一化
を図ってパッケージ反りを防止するＬＯＣとして、例え
ば、特開平９−１１６０７４号公報にその記載があり、
このＬＯＣでは、リードから枝分かれした分岐リードに
屈曲したレジンバランス部が設けられている。
【００１１】
【発明が解決しようとする課題】ところが、前記した特
開平９−１１６０７４号公報に記載されたＬＯＣにおい
ては、レジンバランス部が、リードから枝分かれした分
岐リードにしか設けられておらず、かつ、半導体チップ
の長手方向のチップ外側領域（チップ長手方向外側部）
の中央付近にしか設けられていない。
【００１２】したがって、チップシュリンク化がさらに
進んだ場合、封止体におけるチップ外側領域（チップ長
手方向外側部とチップ幅方向外側部）が増えるため、レ
ジンバランス部の設置領域が半導体チップの長手方向の
チップ外側領域だけでは不充分となり、パッケージ反り
が発生することが問題となる。
【００１３】また、半導体チップの主面上に配置されな
いリードと、これに対応するボンディングパッドとをワ
イヤボンディングする際、ワイヤの距離が長くなり、そ
の結果、モールド時にワイヤ流れが発生して、半導体装
置の性能および信頼度が低減するという問題が起こる。
【００１４】さらに、半導体チップの主面上に配置され
ないリード（第２リード）は、主面上に配置されるリー
ド（第１リード）より高い位置（半導体チップより離れ
る位置）に配置されるため、このリード（第２リード）
上の封止体の厚さが薄くなり、したがって、ワイヤが封
止体の外部に露出したり、また、リード（第２リード）
およびワイヤが封止体の外部から透けて見えるという問
題が発生する。
【００１５】本発明の目的は、半導体チップ上に配置さ
れないリードを有するＬＯＣにおいてパッケージ反りを
防止するとともに、性能および信頼度を向上させる半導
体装置およびその製造方法を提供することにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１８】すなわち、本発明による半導体装置は、半
導体素子および複数のボンディングパッドが形成された
主面と前記主面に対向する裏面とを備えた半導体チップ
と、それぞれにインナ部およびアウタ部を備え、前記半
導体チップの主面上に延びる複数の第１リードと、ワイ
ヤが接合されるボンディング部が前記半導体チップの近
傍で終端している複数の第２リードとからなる複数のリ
ードと、前記ボンディングパッドと前記第１および前記
第２リードの前記インナ部とをそれぞれ電気的に接続す
る前記ワイヤと、前記半導体チップ、前記リードの前記
インナ部および前記ワイヤを封じている封止体とを有
し、前記第２リードの前記封止体内に配置される前記イ
ンナ部は、前記半導体チップの前記主面から前記裏面に
向かう方向に折り曲げられているものである。
【００１９】これにより、封止体のチップ長手方向外側
部においてモールド時の第２リードの上側と下側とのレ
ジンバランスを良好にでき、これにより、チップシュリ
ンク化を図ったＬＯＣにおけるパッケージ反りを防止で
きる。
【００２０】さらに、本発明による半導体装置は、半導
体素子および複数のボンディングパッドが主面に形成さ
れた半導体チップと、それぞれにインナ部およびアウタ
部を備え、前記半導体チップの主面上に延びる複数の第
１リードと、ワイヤが接合されるボンディング部が前記
半導体チップの近傍で終端している複数の第２リードと
からなる複数のリードと、前記ボンディングパッドと前
記第１および前記第２リードの前記インナ部とをそれぞ
れ電気的に接続する前記ワイヤと、前記半導体チップ、
前記リードの前記インナ部および前記ワイヤを封じてい
る封止体とを有し、前記第２リードの前記封止体内に配
置される前記インナ部は、前記半導体チップの前記主面
より高い箇所と低い箇所とを有しており、前記半導体チ
ップの前記主面より低い箇所の総面積は、前記半導体チ
ップの前記主面より高い箇所の総面積よりも大きいこと
である。
【００２１】また、本発明の半導体装置は、半導体素子
および複数のボンディングパッドが形成された主面と前
記主面に対向する裏面とを備えた半導体チップと、それ
ぞれにインナ部およびアウタ部を備え、前記半導体チッ
プの主面上に延びる複数の第１リードと、ワイヤが接合
されるボンディング部が前記半導体チップの近傍で終端
している複数の第２リードとからなる複数のリードと、
前記ボンディングパッドと前記第１および前記第２リー
ドの前記インナ部とをそれぞれ電気的に接続する前記ワ
イヤと、前記半導体チップ、前記リードの前記インナ部
および前記ワイヤを封じている封止体とを有し、一部の
前記第１リードおよび第２リードには、前記半導体チッ
プの前記主面から前記裏面に向かう方向に折り曲げられ
た第１折り曲げ部が形成され、前記一部の第１リードに
は、前記第１折り曲げ部よりも前記半導体チップに近い
箇所において前記半導体チップの前記裏面から前記主面
に向かう方向に折り曲げられた第２折り曲げ部が形成さ
れているものである。
【００２２】なお、本発明の半導体装置の製造方法は、
半導体チップの主面上に配置される複数の第１リードと
前記半導体チップの近傍で終端している複数の第２リー
ドとからなる複数のリードを備え、封止体の内部に配置
される前記第２リードのインナ部に前記半導体チップの
前記主面から裏面に向かう方向に折り曲げられた折り曲
げ部が形成されたリードフレームを準備する工程と、前
記第１リードの前記インナ部と前記半導体チップの主面
とを接合する工程と、前記半導体チップのボンディング
パッドとこれに対応する前記インナ部とをボンディング
用のワイヤによって電気的に接続する工程と、前記半導
体チップ、前記リードの前記インナ部および前記ワイヤ
を樹脂封止して、前記インナ部の前記折り曲げ部の上側
に形成される上側樹脂部と、前記折り曲げ部の下側に形
成される下側樹脂部とのレジンバランスをほぼ等しくし
て封止体を形成する工程と、前記リードフレームの枠部
から前記封止体が形成された前記リードのアウタ部を切
断して分離する工程とを有するものである。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２４】（実施の形態１）図１は本発明の実施の形
態１の半導体装置の構造の一例を封止体を透過してその
内部構成を示す部分平面図、図２は図１のＡ−Ａ線に沿
う断面の構造を示す拡大部分断面図、図３は本発明の実
施の形態１の半導体装置の製造方法においてダイボンデ
ィング終了時点でのリードフレームと半導体チップの構
造の一例を示す拡大部分平面図、図４は図３のＡ−Ａ線
に沿う断面の構造を示す拡大部分断面図、図５は本発明
の実施の形態１の半導体装置の製造方法においてワイヤ
ボンディング終了時点でのボンディング状態の一例を示
す拡大部分平面図、図６は図５のＡ−Ａ線に沿う断面の
構造を示す拡大部分断面図、図７は本発明の実施の形態
１の半導体装置の製造方法において樹脂封止終了時点で
のパッケージ内部の構造を透過して示す拡大部分平面
図、図８は図７のＡ−Ａ線に沿う断面の構造を示す拡大
部分断面図である。
【００２５】図１および図２に示すように、本実施の形
態１の半導体装置は、パッケージサイズを小さくした半
導体デバイスとして、ＬＯＣ（Lead On Chip) 構造の半
導体装置であるとともに、チップシュリンク化を図った
ものである。
【００２６】この場合、半導体チップ１は、メモリ系と
してのＤＲＡＭ（Dynamic Random Access Memory) を構
成している半導体素子が形成されているものであり、そ
の半導体チップ１の表面にボンディングパッド（外部電
極）１ａが５４個（複数個）形成されている。なお、本
実施の形態１の半導体チップ１の他の態様としては、Ｓ
ＲＡＭ(Static Random Access Memory) などのメモリ系
またはロジック系の半導体素子を構成要素として備えて
いるものであって、複数個のボンディングパッド１ａな
どの外部電極を備えている半導体チップ１を適用するこ
とができる。
【００２７】また、半導体チップ１の表面に、リードフ
レーム２に形成されている第１リード２ａが接着体を介
在して固定されている。第１リード２ａは、例えば、５
０個あり、そのうち２５個が半導体チップ１の長手方向
の中心を境に一方の側に固定されており、他の２５個が
半導体チップ１の他方の側に固定されている。
【００２８】また、半導体チップ１の外部電極としての
ボンディングパッド１ａと第１リード２ａとが、例えば
金線またはアルミニウム線などからなるボンディング用
のワイヤ３によって電気的に接続されている。
【００２９】一方、半導体チップ１の外側に配置されて
いる第２リード２ｂには、本実施の形態１の半導体装置
の特徴である折り曲げ部２ｂ1 が形成されており、折り
曲げ部２ｂ1 を備えている第２リード２ｂが、半導体チ
ップ１の外側に、例えば、４個（複数個）配置されてい
る。この場合、第２リード２ｂにおける折り曲げ部２ｂ
1 は、封止体４（パッケージともいう）の内部に配置さ
れている第２リード２ｂに形成されているものである。
封止体４には、封止用樹脂８（図１８参照）などからな
る実装用絶縁体が適用されている。
【００３０】また、半導体チップ１の外部電極としての
ボンディングパッド１ａと第２リード２ｂとが、例えば
金線またはアルミニウム線などからなるワイヤ３によっ
て電気的に接続されている。本実施の形態１の第２リー
ド２ｂにおいてワイヤ３が電気的に接続されている領域
は、折り曲げ部２ｂ1 が形成されたことにより、折り曲
げ部２ｂ1 の上部の第２リード２ｂの表面より下部に配
置されていることを特徴としている。
【００３１】前述した本実施の形態１の半導体装置によ
れば、封止体４によって封止されている半導体チップ１
の表面に固定されている第１リード２ａ以外の半導体チ
ップ１の外側に配置されている第２リード２ｂには、折
り曲げ部２ｂ1 が複数個形成されており、さらに、本実
施の形態１の第２リード２ｂにおけるワイヤ３が電気的
に接続されている領域は、折り曲げ部２ｂ1 が形成され
たことにより、折り曲げ部２ｂ1 の上部の第２リード２
ｂの表面より下部に配置されていることとなり、その結
果、ワイヤ３が電気的に接続されている領域近傍の第２
リード２ｂの上の封止体４の樹脂厚を増加することがで
きる。
【００３２】したがって、本実施の形態１の半導体装置
によれば、ワイヤ３が電気的に接続されている領域近傍
の第２リード２ｂの上の封止体４（封止用樹脂）の厚さ
を増加することができ、したがって、ワイヤ３が電気的
に接続されている領域近傍の第２リード２ｂの上の封止
体４の厚さを、ワイヤ３が電気的に接続されている領域
近傍の第２リード２ｂの下の封止体４の厚さと近似の値
とすることができる。
【００３３】これにより、封止体４の反り（パッケージ
反り）を低減化することができ、その結果、高性能でし
かも高信頼度の半導体装置とすることができる。
【００３４】また、本実施の形態１の半導体装置によれ
ば、ワイヤ３が電気的に接続されている領域近傍の第２
リード２ｂの上の封止体４の厚さを増加することができ
るため、第２リード２ｂが変形しても、封止体４の外側
から第２リード２ｂが透けて見えるという現象を防止す
ることができる。
【００３５】さらに、本実施の形態１の半導体装置によ
れば、半導体チップ１の外側に配置されている第２リー
ド２ｂには、折り曲げ部２ｂ1 が複数個形成されてお
り、本実施の形態１の第２リード２ｂにおけるワイヤ３
が電気的に接続されている領域は、折り曲げ部２ｂ1 が
形成されたことによって、折り曲げ部２ｂ1 の上部の第
２リード２ｂの表面より下部に配置されたこととなり、
その結果、第２リード２ｂにおけるワイヤ３が電気的に
接続されている領域と半導体チップ１におけるボンディ
ングパッド１ａ（外部電極）１ａとの距離を短くするこ
とができる。
【００３６】これにより、ワイヤ３の長さを短くするこ
とができ、したがって、ワイヤ３の樹脂封止時のワイヤ
流れなどの変形現象を低減化することができ、その結
果、高性能で、かつ高信頼度の半導体装置を実現するこ
とができる。
【００３７】次に、本実施の形態１の半導体装置の製造
方法を説明する。
【００３８】まず、リードフレーム２における第１リー
ド２ａを半導体チップ１の表面に配置し、さらに、半導
体チップ１の表面に第１リード２ａを接着体を介在して
固定する（図３、図４）。
【００３９】この場合、本実施の形態１のリードフレー
ム２は、半導体チップ１の表面に固定される第１リード
２ａ以外の第２リード２ｂにおいて、封止体４の内部に
配置される箇所に折り曲げ部２ｂ1 が形成されているこ
とを特徴としている。
【００４０】また、本実施の形態１の第２リード２ｂに
おいてワイヤ３が電気的に接続される領域は、折り曲げ
部２ｂ1 が形成されたことにより、折り曲げ部２ｂ1 の
上部の第２リード２ｂの表面より下部に配置されている
ことを特徴としている。
【００４１】その後、ワイヤボンディング装置を使用し
て、半導体チップ１の外部電極としてのボンディングパ
ッド１ａと第１リード２ａとを、およびボンディングパ
ッド１ａと第２リード２ｂとを、例えば金線またはアル
ミニウム線などからなるボンディング用のワイヤ３によ
って電気的に接続する工程を行う（図５、図６）。
【００４２】次に、樹脂封止装置（モールド装置ともい
う）を使用して、半導体チップ１、第１リード２ａ、第
２リード２ｂおよびワイヤ３を封止用樹脂８（図１８参
照）によって封止して封止体４を形成する（図７、図
８）。なお、本実施の形態１の封止体４の他の態様とし
て、封止用樹脂以外の材料からなる実装用絶縁体を適用
することができる。
【００４３】その後、リード加工機を使用して、封止体
４の外部の第１リード２ａおよび第２リード２ｂを曲げ
加工した後、リードフレーム２におけるフレーム枠を切
断して、本実施の形態１の半導体装置の実装レベルの製
造工程を終了する（図１、図２）。
【００４４】本実施の形態１の半導体装置の製造方法に
よれば、封止体４の内部の半導体チップ１の外側に配置
される第２リード２ｂに折り曲げ部２ｂ1 が形成されて
いるリードフレーム２であって、第２リード２ｂにおけ
るワイヤ３が電気的に接続される領域は、折り曲げ部２
ｂ1 が形成されたことにより、折り曲げ部２ｂ1 の上部
の第２リード２ｂの表面より下部に配置されたこととな
り、このようなリードフレーム２を用いていることを特
徴としている。
【００４５】したがって、本実施の形態１の半導体装置
の製造方法によれば、ワイヤボンディング工程におい
て、第２リード２ｂにおけるワイヤ３が電気的に接続さ
れている領域と半導体チップ１におけるボンディングパ
ッド１ａとの距離を短くすることができ、これにより、
ワイヤ３の長さを短くすることができ、したがって、ワ
イヤ３の流れなどの変形現象を低減化することができ
る。
【００４６】その結果、高性能で、かつ高信頼度の半導
体装置を実現できるとともに製造歩留りを高くすること
ができる。
【００４７】また、本実施の形態１の半導体装置の製造
方法によれば、封止体４を形成する工程において、ワイ
ヤ３が電気的に接続されている領域近傍の第２リード２
ｂの上の封止体４の厚さを増加することができるため、
ワイヤ３が電気的に接続されている領域近傍の第２リー
ド２ｂの上の封止体４の厚さを、ワイヤ３が電気的に接
続されている領域近傍の第２リード２ｂの下の封止体４
の厚さと近似の値とすることができる。
【００４８】これにより、封止体４における第２リード
２ｂの上側と下側のレジンバランスを良くすることがで
き、その結果、封止体４の反り（パッケージ反り）を低
減化することができる。
【００４９】したがって、高性能で、かつ高信頼度の半
導体装置を実現することができるとともに製造歩留りを
高くすることができる。
【００５０】さらに、本実施の形態１の半導体装置の製
造方法によれば、封止体４を形成する工程において、ワ
イヤ３が電気的に接続されている領域近傍の第２リード
２ｂの上の封止体４の厚さを増やすことが可能になるた
め、ワイヤ３が電気的に接続されている領域近傍の第２
リード２ｂの上の封止体４の厚さを厚くすることがで
き、その結果、第２リード２ｂが変形した際にも、封止
体４の外側から第２リード２ｂが透けて見えるという現
象を防止することができる。
【００５１】（実施の形態２）図９は本発明の実施の形
態２の半導体装置の基本構造の一例を示す拡大部分断面
図、図１０は本発明の実施の形態２の半導体装置の構造
の一例を示す図であり、（ａ）は封止体の各領域を示し
た平面図、（ｂ）は断面図、図１１は本発明の実施の形
態２の半導体装置の製造方法に用いられるリードフレー
ムの構造の一例を示す拡大部分平面図、図１２は本発明
の実施の形態２の半導体装置の製造方法においてダイボ
ンディング終了時点でのリードフレームと半導体チップ
の構造の一例を示す拡大部分平面図、図１３は図１２の
Ａ−Ａ線に沿う断面の構造を示す拡大部分断面図、図１
４は図１２のＡ−Ｂ線に沿う断面の構造を示す拡大部分
断面図、図１５は図１２のＣ−Ｃ線に沿う断面の構造を
示す拡大部分断面図、図１６は図１２のＤ−Ｄ線に沿う
断面の構造を示す拡大部分断面図、図１７は本発明の実
施の形態２の半導体装置の製造方法においてワイヤボン
ディング終了時点でのボンディング状態の一例を示す拡
大部分平面図、図１８は本発明の実施の形態２の半導体
装置の製造方法の樹脂封止工程における封止用樹脂注入
方法の一例を示す図であり、図１２のＥ−Ｅ線に沿った
箇所の拡大部分断面図、図１９は本発明の実施の形態２
の半導体装置の製造方法における組み立て手順の一例を
示すプロセスフロー図、図２０は本発明の実施の形態２
の半導体装置における実装形態の一例を示す部分正面図
である。
【００５２】本実施の形態２の半導体装置は、実施の形
態１で説明した半導体装置と同様に、チップシュリンク
化を図ったＬＯＣ構造のものであり、したがって、半導
体チップ１の主面１ｂ上に端部が配置されてこの主面１
ｂと接合して半導体チップ１を支持する第１リード２ａ
と、半導体チップ１の主面１ｂ上には配置されずに半導
体チップ１の外側近傍で終端している第２リード２ｂと
を混在して有しているものである。
【００５３】まず、図９を用いて本実施の形態２におけ
るＬＯＣ型半導体装置５の基本構成について説明する。
【００５４】なお、図９は、完成品のＬＯＣ５におい
て、図１２のＡ−Ａ線と同じ箇所で切断した断面を表し
た図である。
【００５５】前記ＬＯＣ５は、半導体素子および複数の
ボンディングパッド１ａが形成された主面１ｂと主面１
ｂに対向する裏面１ｃとを備えた半導体チップ１と、そ
れぞれにインナ部２ｃおよびアウタ部２ｄを備え、かつ
半導体チップ１の主面１ｂ上に延びる複数の第１リード
２ａとワイヤ３が接合されるボンディング部２ｆが半導
体チップ１の近傍で終端している複数の第２リード２ｂ
とからなる複数のリード２ｅと、ボンディングパッド１
ａと第１リード２ａおよび第２リード２ｂのインナ部２
ｃのボンディング部２ｆとをそれぞれ電気的に接続する
ワイヤ３と、半導体チップ１、リード２ｅのインナ部２
ｃおよびワイヤ３を封じている封止体６（パッケージと
もいう）とを有しており、第２リード２ｂの封止体６内
に配置されるインナ部２ｃは、半導体チップ１の主面１
ｂから裏面１ｃに向かう方向に折り曲げられているもの
である。
【００５６】なお、一般的にＬＯＣ構造の半導体装置で
は、複数の第２リード２ｂが半導体チップ１の主面１ｂ
に接合されるため、第２リード２ｂと第１リード２ａと
からなるリード２ｅは、封止体６の側面６ａにおいてそ
の上面６ｂ寄りの箇所から外部に突出し、さらに、実装
用として突出箇所から封止体６の下面６ｃ方向に向かっ
て折り曲げられている。
【００５７】すなわち、図９に示すように、封止体６の
側面６ａにおいてリード２ｅの突出箇所と封止体６の上
面６ｂとの距離をＨとし、さらに、リード２ｅの突出箇
所と封止体６の下面６ｃとの距離をＩとすると、Ｈ≪Ｉ
の関係となる。
【００５８】これにより、本実施の形態２のＬＯＣ５に
おいて、封止体６の側面６ａの突出箇所から下方に向か
って折り曲げられたリード２ｅのアウタ部２ｄの長さを
Ｌとすると、Ｌを非常に長くすることができ、その結
果、実装基板１１（図２０参照）に半田実装してサイク
ル（信頼性）テストなどを行った際に、アウタ部２ｄの
長さである前記Ｌが長いことにより、半田に対する応力
を緩和することができる。
【００５９】したがって、半田実装における接続寿命を
伸ばすことができる。
【００６０】さらに、ＬＯＣ５では、第２リード２ｂの
インナ部２ｃに、半導体チップ１の主面１ｂから裏面１
ｃに向かう方向に折り曲げられた箇所が形成されている
ことにより、封止体６の厚さ方向においてその中央付近
にインナ部２ｃを配置でき、これにより、封止体６のう
ちインナ部２ｃの上側の厚さをＪとし、インナ部２ｃの
下側の厚さをＫとすると、Ｊ≒Ｋの関係を形成すること
ができる。
【００６１】すなわち、本実施の形態２のＬＯＣ５は、
チップシュリンク化を図ったＬＯＣ５であり、このＬＯ
Ｃ５の封止体６において、第２リード２ｂのインナ部２
ｃのボンディング部２ｆを有した同一高さ領域の上側
（上側樹脂部６ｆ）と下側（下側樹脂部６ｇ）のレジン
バランスを良好にしてパッケージ反りを防止するもので
ある。
【００６２】なお、本実施の形態２では、半導体チップ
１、封止体６およびリード２ｅ（アウタ部２ｄおよびイ
ンナ部２ｃを含む）に対して「上」、「上方」、「高
い」、「下」、「下方」、「低い」などの表現は、ＬＯ
Ｃ５のリード２ｅのアウタ部２ｄの被実装面２ｇを基準
として、この被実装面２ｇの封止体側において被実装面
２ｇから遠ざかる（離れる）方向を上または高い方向と
し、被実装面２ｇに近づく方向を下または低い方向とし
て説明する。
【００６３】次に、図１０〜図１７を用いて、本実施の
形態２のＬＯＣ５（半導体装置）の詳細構造を説明す
る。
【００６４】なお、図１３〜図１６は、図１２に示すダ
イボンディング終了時点でのリードフレームと半導体チ
ップの構造において、それぞれＡ−Ａ線、Ａ−Ｂ線、Ｃ
−Ｃ線およびＤ−Ｄ線に沿う断面の構造を示したもので
あるが、図１２〜図１６における一点鎖線で示した封止
体６の形状については、モールド後の封止体６の外形形
状を仮想線として表したものである。
【００６５】また、図１０（ｂ）に示すように、第１リ
ード２ａのインナ部２ｃの端部はポリイミドテープなど
の絶縁性テープ７によって半導体チップ１の主面１ｂに
固着されている。
【００６６】すなわち、半導体チップ１は、絶縁性テー
プ７を介して複数の第１リード２ａによって支持されて
いる。
【００６７】また、封止体６の側面６ａから突出する各
リード２ｅのアウタ部２ｄは、まず封止体６から遠ざか
る方向に突出し、次に封止体６の下面６ｃ方向に折れ曲
がり、さらに封止体６から遠ざかる方向に折れ曲げられ
ており、本実施の形態２のＬＯＣ５のリード２ｅのアウ
タ部２ｄは、ガルウィング状に曲げ成形されたものであ
る。
【００６８】その際、第１リード２ａおよび第２リード
２ｂのアウタ部２ｄは、封止体６の側面６ａにおいて半
導体チップ１の主面１ｂの高さよりも上方の箇所で封止
体６から外部に突出している。
【００６９】なお、封止体６は、図１０（ｂ）に示すよ
うに、半導体チップ１の主面１ｂ側に形成された上面６
ｂと、半導体チップ１の裏面１ｃ側に形成された下面６
ｃと、半導体チップ１の側部周囲に形成された４つの側
面６ａとからなり、封止体６の側面６ａのリード２ｅが
突出する突出箇所において、リード２ｅと封止体６の上
面６ｂとの距離（図９に示す距離Ｈ）が、リード２ｅと
封止体６の下面６ｃとの距離（図９に示す距離Ｉ）より
も遙に短い（Ｈ≪Ｉ）。
【００７０】これにより、図９に示すＬＯＣ５の基本構
造で説明したように、リード２ｅのアウタ部２ｄの高さ
方向の長さＬを非常に長く形成することができ、したが
って、実装基板１１（図２０参照）に半田実装してサイ
クルテストなどを行った際に、半田に対する応力を緩和
することができる。
【００７１】その結果、チップシュリンク化を行ったＬ
ＯＣ５の半田実装における接続寿命を伸ばすことができ
る。
【００７２】また、ＬＯＣ５に組み込まれた半導体チッ
プ１は、図１０（ａ）に示すように、その平面形状が長
方形であるとともに、図１７に示すように、複数のボン
ディングパッド１ａが、半導体チップ１の主面１ｂの長
辺にほぼ平行に主面１ｂの中央付近に一列に並んで配置
されている。
【００７３】ここで、本実施の形態のＬＯＣ５における
半導体チップ１の各ピン機能を図１２を用いて説明す
る。
【００７４】図１２は、各ピン機能をこれに対応するリ
ード２ｅに置き換えたものであり、Ｖｃｃは電源、Ｖｓ
ｓはグラウンド、Ａ1 〜Ａ13はアドレス入力、ＲＡＳは
ロウ・アドレス・ストローブ、ＣＡＳはカラム・アドレ
ス・ストローブ、ＤＱ0 〜ＤＱ15はデータ入出力、ＣＬ
Ｋはクロック入力、ＣＫＥはクロック・イネーブル入
力、ＷＥはライト・イネーブル入力、ＣＳはチップ・セ
レクト、およびＮＣは無接続である。
【００７５】また、ＬＯＣ５における封止体６の平面形
状は、図１０（ａ）に示すように、半導体チップ１に対
応した長方形である。その際、チップシュリンク化によ
って半導体チップ１の小形化が図られると、封止体６の
内部には比較的広い面積のチップ外側の領域であるチッ
プ外側部が形成される。
【００７６】ここでは、図１０（ａ）に示すように、封
止体６の前記チップ外側部をチップ長手方向外側部６ｄ
とチップ幅方向外側部６ｅとに区分けして説明する。す
なわち、チップ長手方向外側部６ｄは、封止体６におけ
る半導体チップ１の長手方向の外側領域であり、一方、
チップ幅方向外側部６ｅは、封止体６における半導体チ
ップ１の幅方向の外側領域である。
【００７７】したがって、封止体６のチップ長手方向外
側部６ｄおよびチップ幅方向外側部６ｅのうち、少なく
ともチップ長手方向外側部６ｄに配置されるリード２ｅ
のインナ部２ｃに折り曲げが形成されており、本実施の
形態のＬＯＣ５では、チップ長手方向外側部６ｄおよび
チップ幅方向外側部６ｅの両者に前記折り曲げが形成さ
れている。
【００７８】また、ＬＯＣ５では、半導体チップ１の短
辺と封止体６の短辺との間の領域、すなわち、封止体６
のチップ長手方向外側部６ｄに第１リード２ａよりも長
い第２リード２ｂが配置されている。
【００７９】すなわち、チップ長手方向外側部６ｄにお
いて第１リード２ａよりも長い第２リード２ｂを配置す
ることにより、封止体６における比較的面積の広いチッ
プ長手方向外側部６ｄの剛性を高くすることができ、そ
の結果、ＬＯＣ５におけるパッケージ反りを防止するこ
とができる。
【００８０】また、第１リード２ａは、図１７に示すよ
うに、半導体チップ１の長辺と直交する方向に延びると
ともに、前記長辺に沿って複数並んで配置されている。
【００８１】さらに、図１２に示すように、第２リード
２ｂの一部、ここでは、第２リード２ｂから枝分かれし
て設けられたリード２ｅとして、例えば、電源用もしく
はグランド用のバスバーリード２ｈが、半導体チップ１
の主面１ｂ上に延在しており、このバスバーリード２ｈ
が半導体チップ１の一方の短辺からこれに対向する他方
の短辺に跨がって設けられている。
【００８２】また、封止体６のチップ長手方向外側部６
ｄに配置されるリード２ｅのうち少なくとも第２リード
２ｂには、貫通孔２ｉまたは細長いスリット２ｊが設け
られている。
【００８３】ただし、貫通孔２ｉまたはスリット２ｊ
は、チップ長手方向外側部６ｄに配置される第１リード
２ａに設けられていてもよく、その際、貫通孔２ｉおよ
びスリット２ｊの両者が設けられていてもよく、あるい
は、何れか一方が設けられていてもよく、これらが、チ
ップ幅方向外側部６ｅに設けられていてもよい。
【００８４】なお、貫通孔２ｉまたはスリット２ｊが設
けられていることにより、レジン注入時に、封止用樹脂
（図１８参照、レジンともいう）８が貫通孔２ｉやスリ
ット２ｊに入り込むため、封止体６とリード２ｅの密着
性を向上でき、その結果、ＬＯＣ５におけるパッケージ
反りを低減できる。
【００８５】さらに、レジン注入時に、封止用樹脂８が
貫通孔２ｉやスリット２ｊを通過できるため、封止体６
におけるリード２ｅのインナ部２ｃの上側と下側とのレ
ジンバランスを良くすることができ、これによっても前
記同様パッケージ反りを低減できる。
【００８６】ここで、ＬＯＣ５の各インナ部２ｃにおけ
る折り曲げ量について説明する。
【００８７】図１３〜図１６に示すように、ＬＯＣ５の
インナ部２ｃの折り曲げには、２種類の曲げ量があり、
折り曲げＰは、例えば、０.2７ｍｍであり、さらに、差
分Ｑ（図１６では折り曲げＱ）は、例えば、０.1０ｍｍ
であるため、もう一方（チップ近傍）の折り曲げ量は、
０.2７ｍｍ−０.1０ｍｍ＝０.1７ｍｍである。
【００８８】なお、ＬＯＣ５には、封止体６の側面６ａ
の近傍内部において半導体チップ１の主面１ｂから裏面
１ｃに向かう方向に折り曲げられた第１折り曲げ部（折
り曲げ部）２ｋおよびそこからさらに延び、かつ半導体
チップ１の裏面１ｃから主面１ｂに向かう方向に折り曲
げられた第２折り曲げ部２ｌが形成された図１４および
図１５に示す複数の第１リード２ａと、封止体６の側面
６ａの近傍内部において半導体チップ１の主面１ｂから
裏面１ｃに向かう方向に折り曲げられた第１折り曲げ部
２ｋのみが形成された図１３に示す第２リード２ｂと、
半導体チップ１の主面１ｂから裏面１ｃに向かう方向に
折り曲げられた第１折り曲げ部２ｋのみが形成された図
１６に示す複数の第３リード２ｍとが設けられている。
【００８９】すなわち、図１４および図１５に示す第１
リード２ａは、チップ長手方向外側部６ｄにおいてその
インナ部２ｃに２つの折り曲げが形成されるとともに、
インナ部２ｃの先端が半導体チップ１の主面１ｂ上に配
置され、さらに、図１３に示す第２リード２ｂは、チッ
プ長手方向外側部６ｄにおいてそのインナ部２ｃに１つ
の折り曲げが形成されるとともに、インナ部２ｃの先端
が半導体チップ１の近傍で終端しており、また、図１６
に示す第３リード２ｍは、チップ幅方向外側部６ｅにお
いてそのインナ部２ｃに１つの折り曲げが形成されると
ともに、インナ部２ｃの先端が半導体チップ１の主面１
ｂ上に配置されている。
【００９０】その際、第１折り曲げ部２ｋおよび第２折
り曲げ部２ｌは、封止体６において半導体チップ１の外
側に配置されている。
【００９１】つまり、ＬＯＣ５では、第１折り曲げ部２
ｋおよび第２折り曲げ部２ｌの両者が形成された第１リ
ード２ａにおける第１折り曲げ部２ｋと第２折り曲げ部
２ｌとは、何れの曲げもチップ長手方向外側部６ｄに形
成されている。
【００９２】また、第１折り曲げ部２ｋは、第２折り曲
げ部２ｌよりも高い箇所に配置されている。
【００９３】さらに、第１折り曲げ部２ｋと第２折り曲
げ部２ｌとの間の領域は、第１リード２ａの半導体チッ
プ１上に配置される先端部よりも低い箇所に配置されて
いる。
【００９４】これらにより、チップ長手方向外側部６ｄ
においては第１折り曲げ部２ｋが封止体６の側面６ａの
近傍内部に形成されているため、インナ部２ｃの低い箇
所すなわち第１折り曲げ部２ｋから第２折り曲げ部２ｌ
までの距離を長くすることができ、その結果、封止体６
のチップ長手方向外側部６ｄにおけるリード２ｅの上側
と下側のレジンバランスを良くすることができる。
【００９５】したがって、ＬＯＣ５におけるパッケージ
反りを低減できる。
【００９６】なお、ＬＯＣ５では、図１４、図１５およ
び図１６に示すように、半導体チップ１上に配置される
第１リード２ａおよび第３リード２ｍから封止体６の上
面６ｂまでの距離Ｍと、半導体チップ１の裏面１ｃと封
止体６の下面６ｃとの距離Ｎとが、ほぼ等しくなるよう
に封止体６中に半導体チップ１が配置されており、した
がって、半導体チップ１の上下のレジンバランスを良く
することができる。
【００９７】次に、ＬＯＣ５の構造の特徴を、第１リー
ド２ａのインナ部２ｃを用いて説明する。
【００９８】すなわち、インナ部２ｃは、第１リード２
ａの半導体チップ１上に配置された先端部以外の箇所で
あり、封止体６の半導体チップ１の外側の領域におい
て、半導体チップ１の主面１ｂから裏面１ｃに向かう方
向に折り曲げられた折り曲げ部（第２折り曲げ部２ｌ）
が形成されてインナ部２ｃの前記先端部よりも低くなる
箇所を有している。
【００９９】さらに、インナ部２ｃは封止体６の内部で
あり、折り曲げ部（第２折り曲げ部２ｌ）よりもさらに
半導体チップ１から遠い領域において、半導体チップ１
の裏面１ｃから主面１ｂに向かう方向に折り曲げられた
折り曲げ部（第１折り曲げ部２ｋ）が形成されてインナ
部２ｃの低くなる箇所（ここでは、第１折り曲げ部２ｋ
と第２折り曲げ部２ｌとの間の領域）より高くなる箇所
（インナ部２ｃが封止体６から外部に突出する箇所）を
有している。
【０１００】すなわち、インナ部２ｃは、半導体チップ
１よりも高い箇所で封止体６から外部に向かって突出し
てアウタ部２ｄとなっている。
【０１０１】次に、ＬＯＣ５の構造の特徴を、封止体６
の体積を用いて説明する。
【０１０２】すなわち、ＬＯＣ５では、１つまたは２つ
の前記折り曲げ部と、封止体６の上面６ｂおよび前記折
り曲げられた箇所のインナ部２ｃの面積とによって規定
される体積（容積）は、前記１つまたは２つの折り曲げ
部と、封止体６の下面６ｃおよび前記折り曲げられた箇
所のインナ部２ｃの面積とによって規定される体積（容
積）とがほぼ等しくなっている。
【０１０３】これにより、封止体６におけるインナ部２
ｃの上下のレジンバランスを良くすることができる。
【０１０４】次に、ＬＯＣ５の構造の特徴を、封止体６
の半導体チップ１の外側の領域であるチップ外側部を区
分けした表現で説明する。
【０１０５】すなわち、ＬＯＣ５では、封止体６におけ
る前記チップ外側部に、リード２ｅのインナ部２ｃが半
導体チップ１の主面１ｂから裏面１ｃに向かう方向に折
り曲げられて形成された折り曲げ部（第１折り曲げ部２
ｋおよび第２折り曲げ部２ｌ）を有しており、その際、
前記チップ外側部に複数の折り曲げ量の前記折り曲げ部
が形成されている。
【０１０６】例えば、本実施の形態２のＬＯＣ５には、
図１３〜図１６に示すように、２種類の折り曲げ量（図
１３〜図１５に示すチップ長手方向外側部６ｄの第１折
り曲げ部２ｋは０.2７ｍｍ、第２折り曲げ部２ｌは０.1
７ｍｍ、ただし、図１６に示すチップ幅方向外側部６ｅ
の第１折り曲げ部２ｋは０.1７ｍｍ）の折り曲げ部が形
成されている。
【０１０７】なお、ＬＯＣ５におけるリード２ｅのイン
ナ部２ｃの折り曲げ量の種類は何種類であってもよい。
【０１０８】また、ＬＯＣ５では、図１６に示すよう
に、封止体６における半導体チップ１の幅方向の外側領
域であるチップ幅方向外側部６ｅに、インナ部２ｃの前
記折り曲げ部である第１折り曲げ部２ｋが形成されてお
り、したがって、チップ長手方向外側部６ｄとチップ幅
方向外側部６ｅとで異なった折り曲げ量の前記折り曲げ
部が両外側部に形成されていることになる。
【０１０９】さらに、ＬＯＣ５では、チップ長手方向外
側部６ｄに形成されたインナ部２ｃの前記折り曲げ部の
折り曲げ量が、チップ幅方向外側部６ｅに形成されたイ
ンナ部２ｃの前記折り曲げ部の折り曲げ量より大きい。
【０１１０】つまり、図１３〜図１６に示すように、Ｌ
ＯＣ５におけるチップ長手方向外側部６ｄに形成された
インナ部２ｃの第１折り曲げ部２ｋの折り曲げ量は０.2
７ｍｍであり、チップ幅方向外側部６ｅに形成されたイ
ンナ部２ｃの第１折り曲げ部２ｋの折り曲げ量は０.1７
ｍｍである。
【０１１１】これは、ＬＯＣ５の封止体６においては、
チップ長手方向外側部６ｄの方が、チップ幅方向外側部
６ｅよりも面積が広いため、封止体６の長手方向に反り
が発生し易く、これを防止するために、少なくともチッ
プ長手方向外側部６ｄに形成されたインナ部２ｃの第１
折り曲げ部２ｋの折り曲げ量を大きくしてチップ長手方
向外側部６ｄのインナ部２ｃの上側と下側のレジンバラ
ンスを良くするものである。
【０１１２】これにより、ＬＯＣ５において封止体６の
長手方向の反りを防止することができる。
【０１１３】また、ＬＯＣ５では、封止体６のチップ長
手方向外側部６ｄに配置された複数のリード２ｅのイン
ナ部２ｃが、ほぼ均一の間隔で、かつほぼ均一の幅に形
成されている。
【０１１４】すなわち、ＬＯＣ５では、図１１に示すよ
うに、チップ長手方向外側部６ｄ（図１０参照）に配置
された第２リード２ｂに細長いスリット２ｊや貫通孔２
ｉが形成され、これにより、このチップ長手方向外側部
６ｄに配置された第２リード２ｂや第１リード２ａのリ
ード幅をほぼ均一に形成し、かつ、第２リード２ｂや第
１リード２ａをほぼ均一の間隔で設けている。
【０１１５】これにより、広い面積のチップ長手方向外
側部６ｄにおいて、封止体６に応力が付与された際に
も、前記応力を分散させることができ、したがって、チ
ップ長手方向外側部６ｄにおける局所的応力集中を防止
できる。
【０１１６】その結果、ＬＯＣ５において封止体６の長
手方向の反りを防止することができる。
【０１１７】ここで、本実施の形態２のＬＯＣ５に用い
られる各部材の材質について説明すると、第１リード２
ａ、第２リード２ｂおよび第３リード２ｍを有するリー
ドフレーム２は、例えば、鉄、銅、または鉄とニッケル
の合金などである。
【０１１８】さらに、ボンディング用のワイヤ３は、金
属細線であり、例えば、金線などである。
【０１１９】また、封止体６を形成する封止用樹脂８
（レジン）は、例えば、エポキシ系の熱硬化性樹脂など
であり、さらに、半導体チップ１を第１リード２ａのイ
ンナ部２ｃの先端に取り付ける際に用いられる絶縁性テ
ープ７は、耐熱性の高いテープ材であり、例えば、ポリ
イミドテープなどである。
【０１２０】次に、本実施の形態２の半導体装置（ＬＯ
Ｃ５）の製造方法を図１９に示すプロセスフロー図にし
たがって説明する。
【０１２１】まず、図１９のステップＳ１に示すよう
に、半導体チップ１の主面１ｂ上に配置される複数の第
１リード２ａおよび第３リード２ｍと半導体チップ１の
近傍で終端している複数の第２リード２ｂとからなる複
数のリード２ｅを備え、かつ封止体６の内部に配置され
るリード２ｅのインナ部２ｃに半導体チップ１の主面１
ｂから裏面１ｃに向かう方向に折り曲げられた折り曲げ
部である第１折り曲げ部２ｋおよび第２折り曲げ部２ｌ
が形成された図１１に示すリードフレーム２を準備す
る。
【０１２２】なお、リードフレーム２には、半導体チッ
プ１を固定するための絶縁性テープ７が、第１リード２
ａおよび第３リード２ｍのインナ部２ｃの先端およびバ
スバーリード２ｈに取り付けられている。
【０１２３】さらに、図１２に示す第１リード２ａ、第
２リード２ｂおよびバスバーリード２ｈにおける×マー
クは、ワイヤボンディング時のボンディング部２ｆを示
している。
【０１２４】続いて、リード２ｅのインナ部２ｃと半導
体チップ１の主面１ｂとを接合するダイボンディング
（ステップＳ２）を行う。
【０１２５】ここでは、図１２に示すように、絶縁性テ
ープ７を介して熱圧着し、これによって、半導体チップ
１の主面１ｂを第１リード２ａおよび第３リード２ｍの
インナ部２ｃの先端およびバスバーリード２ｈに取り付
ける。
【０１２６】したがって、半導体チップ１は、絶縁性テ
ープ７を介して第１リード２ａおよび第３リード２ｍの
インナ部２ｃの先端およびバスバーリード２ｈによって
支持された状態となる。
【０１２７】さらに、ワイヤボンディング（ステップＳ
３）を行って、図１７に示すように、半導体チップ１の
ボンディングパッド１ａとこれに対応するインナ部２ｃ
の先端およびバスバーリード２ｈとをボンディング用の
ワイヤ３によって電気的に接続する。
【０１２８】その後、ステップＳ４に示す樹脂封止を行
う。
【０１２９】すなわち、半導体チップ１、各リード２ｅ
のインナ部２ｃおよびワイヤ３を樹脂封止する。
【０１３０】なお、本実施の形態２では、図１８に示す
モールド金型９を用いて、トランスファーモールド方式
によって樹脂封止を行う。
【０１３１】その際、ＬＯＣ５では、第２リード２ｂの
一部、すなわち、第２リード２ｂから枝分かれした分岐
リードが、電源用もしくはグランド用として用いられる
バスバーリード２ｈであり、モールド金型９において
は、図１８に示すように、バスバーリード２ｈ（図１１
参照）の吊りリード２ｔに対応した箇所にモールド用の
樹脂注入口であるゲート９ａが設けられている。
【０１３２】したがって、樹脂封止時に、モールド金型
９のゲート９ａからキャビティ９ｂに封止用樹脂８を注
入する。
【０１３３】なお、図１８に示すように、キャビティ９
ｂ内に配置される第２リード２ｂは、そのキャビティ９
ｂ内壁の近傍に第１折り曲げ部２ｋが形成されているた
め、吊りリード２ｔに沿って形成されたゲート９ａから
封止用樹脂８をキャビティ９ｂに注入した際に、封止用
樹脂８は第１折り曲げ部２ｋに衝突して乱流を形成す
る。
【０１３４】これにより、封止用樹脂８がインナ部２ｃ
の低い箇所２ｐの上下に分かれてキャビティ９ｂ内に流
れ込んでいく。
【０１３５】さらに、第２リード２ｂには、貫通孔２ｉ
およびスリット２ｊ（図１１参照）が形成されているた
め、貫通孔２ｉおよびスリット２ｊに封止用樹脂８を通
してキャビティ９ｂに封止用樹脂８を充填させることが
できる。
【０１３６】したがって、図１３、図１４に示す上側樹
脂部６ｆと下側樹脂部６ｇとのレジンバランスをほぼ等
しくして封止体６を形成することができる。
【０１３７】また、チップ長手方向外側部６ｄにおいて
は、第２リード２ｂに貫通孔２ｉおよびスリット２ｊが
形成されているため、貫通孔２ｉおよびスリット２ｊを
通して上側樹脂部６ｆと下側樹脂部６ｇとを繋ぐことが
できるため、リード２ｅのインナ部２ｃと封止体６との
密着性を向上できる。
【０１３８】これにより、封止体６における長手方向の
パッケージ反りを防止できる。
【０１３９】なお、図１８に示すゲートレジン溜り部９
ｃは、キャビティ９ｂに封止用樹脂８を注入する際に、
一旦封止用樹脂８を溜める箇所である。
【０１４０】樹脂封止終了後、ステップＳ５に示す切断
・成形を行う。
【０１４１】すなわち、リードフレーム２の枠部２ｕか
ら封止体６が形成されたリード２ｅのアウタ部２ｄを切
断してこれを分離し、これと同時にリード２ｅのアウタ
部２ｄを図１０（ｂ）に示すようにガルウィング状に曲
げ成形する。
【０１４２】これによって、ＬＯＣ５の組み立てを終了
する。
【０１４３】なお、種々のテストに合格して完成品とな
ったＬＯＣ５は、例えば、図２０に示すようなモジュー
ル品１０などに実装される。前記モジュール品１０は、
例えば、実装基板１１の表裏両面に複数のＬＯＣ５を、
半田によるリフロー実装などによって実装したメモリモ
ジュールなどであり、したがって、その際にＬＯＣ５に
組み込まれる半導体チップ１はメモリチップである。
【０１４４】ただし、モジュール品１０は、メモリモジ
ュールに限定されるものではなく、メモリ以外の他の機
能を備えた製品であってもよく、また、ＬＯＣ５はモジ
ュール品１０以外に、単品としてプリント配線基板など
に実装されるものであってもよい。
【０１４５】本実施の形態２の半導体装置（ＬＯＣ５）
およびその製造方法によれば、以下のような効果が得ら
れる。
【０１４６】すなわち、チップシュリンク化を図ったＬ
ＯＣ５において半導体チップ１の主面１ｂ上に配置され
ない第２リード２ｂのインナ部２ｃに、半導体チップ１
の主面１ｂから裏面１ｃに向かう方向に折り曲げ部（第
１折り曲げ部２ｋまたは第２折り曲げ部２ｌのうちの少
なくとも何れか一方）が形成されていることにより、封
止体６のチップ長手方向外側部６ｄにおいてモールド時
の第１リード２ａおよび第２リード２ｂの上側と下側と
のレジンバランスを良好にできる。
【０１４７】これにより、チップシュリンク化を図った
ＬＯＣ５におけるパッケージ反りを防止できる。
【０１４８】また、第２リード２ｂおよび第３リード２
ｍのインナ部２ｃに前記折り曲げ部が形成されたことに
より、第２リード２ｂおよび第３リード２ｍのインナ部
２ｃに対して比較的低い位置でワイヤ３が接合されるた
め、ワイヤ３の封止体６からの露出を防止することがで
きるとともに、ワイヤ３が封止体６の外部から透けて見
えることがなくなる。
【０１４９】さらに、第２リード２ｂおよび第３リード
２ｍのインナ部２ｃに前記折り曲げ部が形成されたこと
により、第２リード２ｂおよび第３リード２ｍのインナ
部２ｃに対して比較的低い位置でワイヤ３が接合される
ため、第２リード２ｂおよび第３リード２ｍに接合した
ワイヤ３のワイヤ流れを低減でき、これにより、ワイヤ
３の変形を低減できる。
【０１５０】したがって、ＬＯＣ５の性能および信頼度
を向上させることができる。
【０１５１】また、半導体チップ１の主面１ｂ上に配置
される第１リード２ａの一部に、半導体チップ１の主面
１ｂから裏面１ｃに向かう方向に折り曲げられた第１折
り曲げ部２ｋが形成され、かつこの第１リード２ａに
は、第１折り曲げ部２ｋよりも半導体チップ１に近い箇
所において半導体チップ１の裏面１ｃから主面１ｂに向
かう方向に折り曲げられた第２折り曲げ部２ｌが形成さ
れていることにより、封止体６におけるチップ長手方向
外側部６ｄとチップ幅方向外側部６ｅとで、レジンバラ
ンスを良好にできる。
【０１５２】したがって、チップシュリンク化をさらに
図ったＬＯＣ５においてさらにパッケージ反りを防止で
きる。
【０１５３】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１５４】例えば、前記実施の形態１，２で説明した
ＬＯＣ５のリード２ｅのインナ部２ｃの折り曲げについ
ては、その形成箇所や高さ方向の形成位置、あるいは形
成数などにおいて、様々な構造が考えられる。
【０１５５】そこで、図２１（ａ）に示す他の実施の形
態のＬＯＣ５は、第２リード２ｂのインナ部２ｃが、図
２１（ｂ）に示すように半導体チップ１の主面１ｂより
高い箇所２ｎと低い箇所２ｐとを有しており、半導体チ
ップ１の主面１ｂより低い箇所２ｐの総面積が、半導体
チップ１の主面１ｂより高い箇所２ｎの総面積よりも大
きくなるように形成されている。
【０１５６】これにより、低い箇所２ｐは、封止体６の
高さ方向においてほぼ中央付近に配置されるため、イン
ナ部２ｃにおいてこの低い箇所２ｐの面積が大きい方
が、封止体６のチップ長手方向外側部６ｄにおけるレジ
ンバランスを良くすることができ、その結果、封止体６
のパッケージ反りを防止できる。
【０１５７】さらに、第２リード２ｂの半導体チップ１
の主面１ｂより高い箇所２ｎは、図２１（ｃ）に示すよ
うに、半導体チップ１との間に第２リード２ｂの半導体
チップ１より低い箇所２ｐを介して設けられるととも
に、封止体６の内部の外周際に配置される第１の高い箇
所２ｑと、半導体チップ１の主面１ｂ上に延びる第２の
高い箇所２ｒとからなっていても良い。
【０１５８】これにより、チップ長手方向外側部６ｄに
おいて、高い箇所２ｎが封止体６の内部の外周際に配置
されているため、チップ長手方向外側部６ｄのレジンバ
ランスに悪影響を及ぼすことを防げる。
【０１５９】なお、第２リード２ｂの第２の高い箇所２
ｒは、第２リード２ｂの低い箇所２ｐより高い位置に配
置されており、さらに、第２リード２ｂの第１の高い箇
所２ｑは、半導体チップ１の主面１ｂを基準として第２
の高い箇所２ｒよりも高い位置に配置されている。
【０１６０】また、図２２（ａ),（ｂ）に示す他の実施
の形態のように、第１リード２ａに設けられる折り曲げ
部は、０〜３箇所のいずれの数設けられていてもよい。
【０１６１】すなわち、一部の第１リード２ａおよび第
２リード２ｂには、図２２（ｂ）に示すように、半導体
チップ１の主面１ｂから裏面１ｃに向かう方向に折り曲
げられた第１折り曲げ部２ｋが形成され、さらに、前記
一部の第１リード２ａには、第１折り曲げ部２ｋよりも
半導体チップ１に近い箇所において半導体チップ１の裏
面１ｃから主面１ｂに向かう方向に折り曲げられた第２
折り曲げ部２ｌが形成されている。
【０１６２】また、第１折り曲げ部２ｋは、封止体６の
側面６ａとリード２ｅとが直角に交わる箇所の近傍に形
成されていることが好ましい。
【０１６３】なお、第１リード２ａは、半導体チップ１
の主面１ｂから裏面に向かう方向に折り曲げられた折り
曲げ部を１箇所のみ有する他のリード２ｓ（図２２
（ａ）参照）を含んでいてもよい。
【０１６４】また、第２リード２ｂにおいて、この第２
リード２ｂがこれから枝分かれした分岐リードを有して
いる場合、この第２リード２ｂから枝分かれした分岐リ
ードが、半導体チップ１の主面１ｂに固定されていても
よい。
【０１６５】さらに、第１折り曲げ部２ｋおよび第２折
り曲げ部２ｌは、少なくとも半導体チップ１の短辺と封
止体６との間の領域、すなわちチップ長手方向外側部６
ｄに配置されていることが好ましく、また、少なくとも
第１リード２ａおよび第２リード２ｂの両者もしくは何
れか一方に、半導体チップ１の外側の領域において折り
曲げが形成されていればよい。
【０１６６】また、前記実施の形態１，２においては、
ＬＯＣ５のアウタ部２ｄがガルウィング状に曲げ成形さ
れている場合を説明したが、アウタ部２ｄの形状は、ガ
ルウィング状に限定されるものではなく、例えば、Ｊ形
状などであってもよい。
【０１６７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１６８】（１）．ＬＯＣにおいて半導体チップの主
面上に配置されない第２リードのインナ部が半導体チッ
プの主面から裏面に向かう方向に折り曲げられているこ
とにより、封止体のチップ長手方向外側部においてモー
ルド時の第２リードの上側と下側とのレジンバランスを
良好にできる。これにより、チップシュリンク化を図っ
たＬＯＣにおけるパッケージ反りを防止できる。
【０１６９】（２）．第２リードのインナ部に折り曲げ
部が形成されたことにより、第２リードのインナ部に対
して比較的低い位置でワイヤが接合されるため、ワイヤ
の封止体からの露出を防止することができるとともに、
ワイヤが封止体の外部から透けて見えることがなくな
る。さらに、第２リードに接合したワイヤのワイヤ流れ
を低減でき、これにより、ワイヤの変形を低減できる。
したがって、ＬＯＣの性能および信頼度を向上させるこ
とができる。
【０１７０】（３）．半導体チップの主面上に配置され
る第１リードのうち一部の第１リードおよび前記第２リ
ードに第１折り曲げ部が形成され、かつ前記第１リード
には、第１折り曲げ部よりも半導体チップに近い箇所に
おいて第２折り曲げ部が形成されていることにより、封
止体におけるチップ長手方向外側部とチップ幅方向外側
部とでレジンバランスを良好にできる。したがって、チ
ップシュリンク化を図ったＬＯＣにおいてもさらにパッ
ケージ反りを防止できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の構造の一
例を封止体を透過してその内部構成を示す部分平面図で
ある。
【図２】図１のＡ−Ａ線に沿う断面の構造を示す拡大部
分断面図である。
【図３】本発明の実施の形態１の半導体装置の製造方法
においてダイボンディング終了時点でのリードフレーム
と半導体チップの構造の一例を示す拡大部分平面図であ
る。
【図４】図３のＡ−Ａ線に沿う断面の構造を示す拡大部
分断面図である。
【図５】本発明の実施の形態１の半導体装置の製造方法
においてワイヤボンディング終了時点でのボンディング
状態の一例を示す拡大部分平面図である。
【図６】図５のＡ−Ａ線に沿う断面の構造を示す拡大部
分断面図である。
【図７】本発明の実施の形態１の半導体装置の製造方法
において樹脂封止終了時点でのパッケージ内部の構造を
透過して示す拡大部分平面図である。
【図８】図７のＡ−Ａ線に沿う断面の構造を示す拡大部
分断面図である。
【図９】本発明の実施の形態２の半導体装置の基本構造
の一例を示す拡大部分断面図である。
【図１０】（ａ),（ｂ）は本発明の実施の形態２の半導
体装置の構造の一例を示す図であり、（ａ）は封止体の
各領域を示した平面図、（ｂ）は断面図である。
【図１１】本発明の実施の形態２の半導体装置の製造方
法に用いられるリードフレームの構造の一例を示す拡大
部分平面図である。
【図１２】本発明の実施の形態２の半導体装置の製造方
法においてダイボンディング終了時点でのリードフレー
ムと半導体チップの構造の一例を示す拡大部分平面図で
ある。
【図１３】図１２のＡ−Ａ線に沿う断面の構造を示す拡
大部分断面図である。
【図１４】図１２のＡ−Ｂ線に沿う断面の構造を示す拡
大部分断面図である。
【図１５】図１２のＣ−Ｃ線に沿う断面の構造を示す拡
大部分断面図である。
【図１６】図１２のＤ−Ｄ線に沿う断面の構造を示す拡
大部分断面図である。
【図１７】本発明の実施の形態２の半導体装置の製造方
法においてワイヤボンディング終了時点でのボンディン
グ状態の一例を示す拡大部分平面図である。
【図１８】本発明の実施の形態２の半導体装置の製造方
法の樹脂封止工程における封止用樹脂注入方法の一例を
示す図であり、図１２のＥ−Ｅ線に沿った箇所の拡大部
分断面図である。
【図１９】本発明の実施の形態２の半導体装置の製造方
法における組み立て手順の一例を示すプロセスフロー図
である。
【図２０】本発明の実施の形態２の半導体装置における
実装形態の一例を示す部分正面図である。
【図２１】（ａ),（ｂ),（ｃ）は本発明の他の実施の形
態の半導体装置の構造を示す図であり、（ａ）は封止体
を透過して示す部分平面図、（ｂ）は（ａ）のＦ−Ｆ線
に沿う部分断面図、（ｃ）は（ｂ）の変形例を示す部分
断面図である。
【図２２】（ａ),（ｂ) は本発明の他の実施の形態の半
導体装置の構造を示す図であり、（ａ）は封止体を透過
して示す部分平面図、（ｂ）は（ａ）のＧ−Ｇ線に沿う
部分断面図である。
【符号の説明】
１ 半導体チップ １ａ ボンディングパッド（外部電極） １ｂ 主面 １ｃ 裏面 ２ リードフレーム ２ａ 第１リード ２ｂ 第２リード ２ｂ1 折り曲げ部 ２ｃ インナ部 ２ｄ アウタ部 ２ｅ リード ２ｆ ボンディング部 ２ｇ 被実装面 ２ｈ バスバーリード ２ｉ 貫通孔 ２ｊ スリット ２ｋ 第１折り曲げ部（折り曲げ部） ２ｌ 第２折り曲げ部（折り曲げ部） ２ｍ 第３リード ２ｎ 高い箇所 ２ｐ 低い箇所 ２ｑ 第１の高い箇所 ２ｒ 第２の高い箇所 ２ｓ 他のリード ２ｔ 吊りリード ２ｕ 枠部 ３ ワイヤ ４ 封止体 ５ ＬＯＣ（半導体装置） ６ 封止体 ６ａ 側面 ６ｂ 上面 ６ｃ 下面 ６ｄ チップ長手方向外側部（チップ外側部） ６ｅ チップ幅方向外側部（チップ外側部） ６ｆ 上側樹脂部 ６ｇ 下側樹脂部 ７ 絶縁性テープ ８ 封止用樹脂 ９ モールド金型 ９ａ ゲート ９ｂ キャビティ ９ｃ ゲートレジン溜り部 １０ モジュール品 １１ 実装基板
フロントページの続き (72)発明者 和田 環 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 増田 正親 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内

Claims (50)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子および複数のボンディングパ
    ッドが形成された主面と前記主面に対向する裏面とを備
    えた半導体チップと、 それぞれにインナ部およびアウタ部を備え、前記半導体
    チップの主面上に延びる複数の第１リードと、ワイヤが
    接合されるボンディング部が前記半導体チップの近傍で
    終端している複数の第２リードとからなる複数のリード
    と、 前記ボンディングパッドと前記第１および前記第２リー
    ドの前記インナ部とをそれぞれ電気的に接続する前記ワ
    イヤと、 前記半導体チップ、前記リードの前記インナ部および前
    記ワイヤを封じている封止体とを有し、 前記第２リードの前記封止体内に配置される前記インナ
    部は、前記半導体チップの前記主面から前記裏面に向か
    う方向に折り曲げられていることを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記第１リードの前記インナ部は前記半導体チップの前記
    主面に固着されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記第１リードおよび第２リードの前記アウタ部
    は、前記半導体チップの主面よりも上方の箇所で前記封
    止体から外部に突出していることを特徴とする半導体装
    置。
  4. 【請求項４】 請求項３記載の半導体装置であって、前
    記封止体は、前記半導体チップの主面側に形成された上
    面と裏面側に形成された下面とを有し、前記封止体の前
    記リードが突出する突出部において、前記リードと前記
    封止体の前記上面との距離が、前記リードと前記封止体
    の前記下面との距離よりも短いことを特徴とする半導体
    装置。
  5. 【請求項５】 請求項１，２，３または４記載の半導体
    装置であって、前記リードの前記アウタ部は、まず前記
    封止体から遠ざかる方向に突出し、次に前記封止体の下
    面方向に折れ曲がり、さらに前記封止体から遠ざかる方
    向に折れ曲げられていることを特徴とする半導体装置。
  6. 【請求項６】 請求項１，２，３，４または５記載の半
    導体装置であって、前記半導体チップは長方形であり、
    前記複数のボンディングパッドが、前記半導体チップの
    前記主面の長辺にほぼ平行に沿って前記主面の中央付近
    に一列に配置されていることを特徴とする半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置であって、前
    記封止体の平面形状は前記半導体チップと対応した長方
    形であり、前記半導体チップの短辺と前記封止体の短辺
    との間の領域に前記第１リードよりも長い前記第２リー
    ドが配置されていることを特徴とする半導体装置。
  8. 【請求項８】 請求項６または７記載の半導体装置であ
    って、前記第１リードは、前記半導体チップの長辺と直
    交する方向に延び、前記長辺に沿って複数並んで配置さ
    れていることを特徴とする半導体装置。
  9. 【請求項９】 請求項１，２，３，４，５，６，７また
    は８記載の半導体装置であって、前記第２リードの一部
    が、前記半導体チップの前記主面上に延在していること
    を特徴とする半導体装置。
  10. 【請求項１０】 請求項１，２，３，４，５，６，７，
    ８または９記載の半導体装置であって、前記第２リード
    は、電源用もしくはグランド用として用いられるバスバ
    ーリードであることを特徴とする半導体装置。
  11. 【請求項１１】 請求項１，２，３，４，５，６，７，
    ８，９または１０記載の半導体装置であって、前記第２
    リードは、少なくとも１つの貫通孔を有することを特徴
    とする半導体装置。
  12. 【請求項１２】 請求項１，２，３，４，５，６，７，
    ８，９または１０記載の半導体装置であって、前記第２
    リードは、少なくとも１つのスリットを有することを特
    徴とする半導体装置。
  13. 【請求項１３】 半導体素子および複数のボンディング
    パッドが主面に形成された半導体チップと、 それぞれにインナ部およびアウタ部を備え、前記半導体
    チップの主面上に延びる複数の第１リードと、ワイヤが
    接合されるボンディング部が前記半導体チップの近傍で
    終端している複数の第２リードとからなる複数のリード
    と、 前記ボンディングパッドと前記第１および前記第２リー
    ドの前記インナ部とをそれぞれ電気的に接続する前記ワ
    イヤと、 前記半導体チップ、前記リードの前記インナ部および前
    記ワイヤを封じている封止体とを有し、 前記第２リードの前記封止体内に配置される前記インナ
    部は、前記半導体チップの前記主面より高い箇所と低い
    箇所とを有しており、前記半導体チップの前記主面より
    低い箇所の総面積は、前記半導体チップの前記主面より
    高い箇所の総面積よりも大きいことを特徴とする半導体
    装置。
  14. 【請求項１４】 請求項１３記載の半導体装置であっ
    て、前記第１リードの前記インナ部は前記半導体チップ
    の前記主面に固着されていることを特徴とする半導体装
    置。
  15. 【請求項１５】 請求項１３記載の半導体装置であっ
    て、前記第２リードの前記半導体チップの主面より高い
    箇所は、前記半導体チップとの間に前記第２リードの前
    記半導体チップより低い箇所を介して設けられるととも
    に、前記封止体の内部の外周際に配置される第１の高い
    箇所と、前記半導体チップの主面上に延びる第２の高い
    箇所とからなることを特徴とする半導体装置。
  16. 【請求項１６】 請求項１５記載の半導体装置であっ
    て、前記第２リードの前記第２の高い箇所は、前記第２
    リードの低い箇所より高い位置に配置されていることを
    特徴とする半導体装置。
  17. 【請求項１７】 請求項１５または１６記載の半導体装
    置であって、前記第２リードの前記第１の高い箇所は、
    前記半導体チップの前記主面を基準として前記第２の高
    い箇所よりも高い位置に配置されていることを特徴とす
    る半導体装置。
  18. 【請求項１８】 請求項１３または１７記載の半導体装
    置であって、前記第２リードは、少なくとも１つの貫通
    孔を有することを特徴とする半導体装置。
  19. 【請求項１９】 請求項１３または１７記載の半導体装
    置であって、前記第２リードは、少なくとも１つのスリ
    ットを有することを特徴とする半導体装置。
  20. 【請求項２０】 半導体素子および複数のボンディング
    パッドが形成された主面と前記主面に対向する裏面とを
    備えた半導体チップと、 それぞれにインナ部およびアウタ部を備え、前記半導体
    チップの主面上に延びる複数の第１リードと、ワイヤが
    接合されるボンディング部が前記半導体チップの近傍で
    終端している複数の第２リードとからなる複数のリード
    と、 前記ボンディングパッドと前記第１および前記第２リー
    ドの前記インナ部とをそれぞれ電気的に接続する前記ワ
    イヤと、 前記半導体チップ、前記リードの前記インナ部および前
    記ワイヤを封じている封止体とを有し、 一部の前記第１リードおよび第２リードには、前記半導
    体チップの前記主面から前記裏面に向かう方向に折り曲
    げられた第１折り曲げ部が形成され、前記一部の第１リ
    ードには、前記第１折り曲げ部よりも前記半導体チップ
    に近い箇所において前記半導体チップの前記裏面から前
    記主面に向かう方向に折り曲げられた第２折り曲げ部が
    形成されていることを特徴とする半導体装置。
  21. 【請求項２１】 請求項２０記載の半導体装置であっ
    て、前記封止体の内部における前記第１折り曲げ部は、
    前記封止体の側面と前記リードとが直角に交わる箇所の
    近傍に形成されていることを特徴とする半導体装置。
  22. 【請求項２２】 請求項２０または２１記載の半導体装
    置であって、前記第１リードは、前記半導体チップの前
    記主面から前記裏面に向かう方向に折り曲げられた折り
    曲げ部を１箇所有する他のリードを含んでいることを特
    徴とする半導体装置。
  23. 【請求項２３】 請求項２０，２１または２２記載の半
    導体装置であって、前記第２リードの一部は、前記半導
    体チップの前記主面に固定されていることを特徴とする
    半導体装置。
  24. 【請求項２４】 請求項２０，２１，２２または２３記
    載の半導体装置であって、前記半導体チップは長方形で
    あり、前記第１および第２折り曲げ部は、前記半導体チ
    ップの短辺と前記封止体との間の領域に配置されること
    を特徴とする半導体装置。
  25. 【請求項２５】 請求項２０，２１，２２，２３または
    ２４記載の半導体装置であって、前記第１および第２リ
    ードは、前記半導体チップの外側の領域において折り曲
    げられていることを特徴とする半導体装置。
  26. 【請求項２６】 請求項２０，２１，２２，２３，２４
    または２５記載の半導体装置であって、前記第２リード
    は、少なくとも１つの貫通孔を有することを特徴とする
    半導体装置。
  27. 【請求項２７】 請求項２０，２１，２２，２３，２４
    または２５記載の半導体装置であって、前記第２リード
    は、少なくとも１つのスリットを有することを特徴とす
    る半導体装置。
  28. 【請求項２８】 半導体素子および複数のボンディング
    パッドが形成された主面と前記主面に対向する裏面とを
    備えた半導体チップと、 その先端が前記半導体チップの主面上に延びるインナ部
    およびアウタ部を備えた複数のリードと、 前記ボンディングパッドと前記リードの前記インナ部と
    をそれぞれ電気的に接続する複数のワイヤと、 前記半導体チップ、前記リードの前記インナ部および前
    記ワイヤを封じている封止体とを有し、 前記インナ部は、前記封止体の側面近傍において前記半
    導体チップの前記主面から前記裏面に向かう方向に折り
    曲げられた第１折り曲げ部およびそこからさらに延び、
    前記半導体チップの前記裏面から前記主面に向かう方向
    に折り曲げられた第２折り曲げ部が形成された複数の第
    １リードと、前記半導体チップの前記主面から前記裏面
    に向かう方向に折り曲げられた第１折り曲げ部のみが形
    成された複数の第３リードとからなることを特徴とする
    半導体装置。
  29. 【請求項２９】 請求項２８記載の半導体装置であっ
    て、前記第１および第２折り曲げ部は、前記半導体チッ
    プの外側に配置されていることを特徴とする半導体装
    置。
  30. 【請求項３０】 請求項２８または２９記載の半導体装
    置であって、前記第１折り曲げ部は、前記第２折り曲げ
    部よりも高い箇所に配置されていることを特徴とする半
    導体装置。
  31. 【請求項３１】 請求項２８または２９記載の半導体装
    置であって、前記リードの前記第１および第２折り曲げ
    部間は、前記リードの前記半導体チップ上に配置される
    先端部よりも低い箇所に配置されることを特徴とする半
    導体装置。
  32. 【請求項３２】 半導体素子および複数のボンディング
    パッドが形成された主面と前記主面に対向する裏面とを
    備えた半導体チップと、 その先端が前記半導体チップの主面上に延びるインナ部
    およびアウタ部を備えた複数のリードと、 前記ボンディングパッドと前記リードの前記インナ部と
    をそれぞれ電気的に接続する複数のワイヤと、 前記半導体チップ、前記リードの前記インナ部および前
    記ワイヤを封じている封止体とを有し、 前記インナ部は、前記リードの前記半導体チップ上に配
    置された先端部以外の箇所であり、前記半導体チップの
    外側の領域において、前記半導体チップの前記主面から
    前記裏面に向かう方向に折り曲げられた折り曲げ部が形
    成されて前記インナ部の先端部よりも低くなる箇所を有
    することを特徴とする半導体装置。
  33. 【請求項３３】 請求項３２記載の半導体装置であっ
    て、前記インナ部は、前記封止体の内部であり、前記折
    り曲げ部よりもさらに前記半導体チップから遠い領域に
    おいて、前記半導体チップの前記裏面から前記主面に向
    かう方向に折り曲げられた折り曲げ部が形成されて前記
    インナ部の低くなる箇所より高くなる箇所を有すること
    を特徴とする半導体装置。
  34. 【請求項３４】 請求項３２または３３記載の半導体装
    置であって、前記インナ部は、前記半導体チップよりも
    高い箇所で前記封止体から外部に向かって突出してアウ
    タ部となることを特徴とする半導体装置。
  35. 【請求項３５】 半導体素子および複数のボンディング
    パッドが形成された主面と前記主面に対向する裏面とを
    備えた半導体チップと、 前記半導体チップを封じており、前記主面上に位置する
    上面および前記裏面のの下に位置する下面を備えた封止
    体と、 前記封止体内に封じられたインナ部および前記封止体の
    外部に突出するアウタ部とからなり、前記インナ部に前
    記封止体の下面方向に折り曲げられた折り曲げ部が形成
    された複数のリードと、 前記封止体内に封じられ、前記ボンディングパッドと前
    記リードの前記インナ部とをそれぞれ電気的に接続する
    ワイヤとを有し、 前記折り曲げ部と、前記封止体の上面および前記折り曲
    げられた箇所のインナ部の面積とによって規定される体
    積は、前記折り曲げ部と、前記封止体の下面および前記
    折り曲げられた箇所の前記インナ部の面積とによって規
    定される体積とほぼ等しいことを特徴とする半導体装
    置。
  36. 【請求項３６】 請求項３５記載の半導体装置であっ
    て、前記アウタ部は、前記封止体の側面の高さ方向にお
    いてその中央よりも高い箇所で前記封止体から突出して
    いることを特徴とする半導体装置。
  37. 【請求項３７】 請求項３５または３６記載の半導体装
    置であって、前記リードは、前記半導体チップの前記主
    面上に延びてこの主面に固定されている接合部位と、前
    記半導体チップの近傍で終端しているチップ側の先端部
    位とを有していることを特徴とする半導体装置。
  38. 【請求項３８】 請求項３５，３６または３７記載の半
    導体装置であって、前記リードは、少なくとも１つの貫
    通孔を有することを特徴とする半導体装置。
  39. 【請求項３９】 請求項３５，３６，３７または３８記
    載の半導体装置であって、前記半導体チップの前記主面
    上に延びてこの主面に固定された前記インナ部を有する
    複数のリードが設けられていることを特徴とする半導体
    装置。
  40. 【請求項４０】 封止体によって封じられている半導体
    チップの表面に第１リードが固定されており、前記半導
    体チップの周辺に第２リードが配置されており、前記半
    導体チップの表面のボンディングパッドと前記第１リー
    ドおよび前記第２リードとがボンディング用のワイヤに
    よって電気的に接続されている構造の半導体装置であっ
    て、前記封止体の内部に配置されている前記第２リード
    の領域に、折り曲げ部が形成されていることを特徴とす
    る半導体装置。
  41. 【請求項４１】 半導体素子および複数のボンディング
    パッドが形成された主面と前記主面に対向する裏面とを
    備えた半導体チップと、 それぞれにインナ部およびアウタ部を備え、前記半導体
    チップの主面上に延びる複数の第１リードと、ワイヤが
    接合されるボンディング部が前記半導体チップの近傍で
    終端している複数の第２リードとからなる複数のリード
    と、 前記ボンディングパッドと前記第１および前記第２リー
    ドの前記インナ部とをそれぞれ電気的に接続する前記ワ
    イヤと、 前記半導体チップ、前記インナ部および前記ワイヤを封
    じている封止体とを有し、 前記封止体における前記半導体チップの外側の領域であ
    るチップ外側部に、前記リードの前記インナ部が前記半
    導体チップの前記主面から前記裏面に向かう方向に折り
    曲げられて形成された折り曲げ部を有し、前記チップ外
    側部に複数の折り曲げ量の前記折り曲げ部を有している
    ことを特徴とする半導体装置。
  42. 【請求項４２】 請求項４１記載の半導体装置であっ
    て、前記半導体チップの平面形状が長方形を成し、前記
    封止体における前記半導体チップの長手方向の外側領域
    であるチップ長手方向外側部に、前記インナ部の前記折
    り曲げ部が形成されていることを特徴とする半導体装
    置。
  43. 【請求項４３】 請求項４１記載の半導体装置であっ
    て、前記半導体チップの平面形状が長方形を成し、前記
    封止体における前記半導体チップの幅方向の外側領域で
    あるチップ幅方向外側部に、前記インナ部の前記折り曲
    げ部が形成されていることを特徴とする半導体装置。
  44. 【請求項４４】 請求項４１記載の半導体装置であっ
    て、前記半導体チップの平面形状が長方形を成し、前記
    封止体における前記チップ外側部が、前記半導体チップ
    の長手方向の外側領域であるチップ長手方向外側部と前
    記半導体チップの幅方向の外側領域であるチップ幅方向
    外側部とからなり、前記チップ長手方向外側部と前記チ
    ップ幅方向外側部とで異なった折り曲げ量の前記折り曲
    げ部が両外側部に形成されていることを特徴とする半導
    体装置。
  45. 【請求項４５】 請求項４１記載の半導体装置であっ
    て、前記半導体チップの平面形状が長方形を成し、前記
    封止体における前記チップ外側部が、前記半導体チップ
    の長手方向の外側領域であるチップ長手方向外側部と前
    記半導体チップの幅方向の外側領域であるチップ幅方向
    外側部とからなり、前記チップ長手方向外側部に形成さ
    れた前記インナ部の前記折り曲げ部の折り曲げ量が、前
    記チップ幅方向外側部に形成された前記インナ部の前記
    折り曲げ部の折り曲げ量より大きいことを特徴とする半
    導体装置。
  46. 【請求項４６】 請求項４１記載の半導体装置であっ
    て、前記半導体チップの平面形状が長方形を成し、前記
    封止体における前記半導体チップの長手方向の外側領域
    であるチップ長手方向外側部に配置された複数の前記リ
    ードの前記インナ部が、ほぼ均一の間隔で、かつほぼ均
    一の幅に形成されていることを特徴とする半導体装置。
  47. 【請求項４７】 樹脂封止形の半導体装置の製造方法で
    あって、 半導体チップの主面上に配置される複数の第１リードと
    前記半導体チップの近傍で終端している複数の第２リー
    ドとからなる複数のリードを備え、封止体の内部に配置
    される前記第２リードのインナ部に前記半導体チップの
    前記主面から裏面に向かう方向に折り曲げられた折り曲
    げ部が形成されたリードフレームを準備する工程と、 前記第１リードの前記インナ部と前記半導体チップの主
    面とを接合する工程と、 前記半導体チップのボンディングパッドとこれに対応す
    る前記インナ部とをボンディング用のワイヤによって電
    気的に接続する工程と、 前記半導体チップ、前記リードの前記インナ部および前
    記ワイヤを樹脂封止して、前記インナ部の前記折り曲げ
    部の上側に形成される上側樹脂部と、前記折り曲げ部の
    下側に形成される下側樹脂部とのレジンバランスをほぼ
    等しくして封止体を形成する工程と、 前記リードフレームの枠部から前記封止体が形成された
    前記リードのアウタ部を切断して分離する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  48. 【請求項４８】 請求項４７記載の半導体装置の製造方
    法であって、前記リードフレームにおける前記リードの
    前記第２リードは、電源用もしくはグランド用として用
    いられるバスバーリードであり、前記バスバーリードの
    吊りリードに対応した箇所にモールド用の樹脂注入口で
    あるゲートが設けられたモールド金型を用い、前記樹脂
    封止時に、前記モールド金型の前記ゲートからキャビテ
    ィに封止用樹脂を注入することを特徴とする半導体装置
    の製造方法。
  49. 【請求項４９】 請求項４８記載の半導体装置の製造方
    法であって、前記リードフレームにおける前記リードの
    前記第２リードに貫通孔またはスリットの少なくとも何
    れか一方が設けられ、前記樹脂封止において前記ゲート
    を介して前記キャビティに前記封止用樹脂を注入した際
    に、前記貫通孔または前記スリットの少なくとも何れか
    一方に前記封止用樹脂を通して前記キャビティに前記封
    止用樹脂を充填させて前記上側樹脂部と前記下側樹脂部
    とのレジンバランスをほぼ等しくして前記封止体を形成
    することを特徴とする半導体装置の製造方法。
  50. 【請求項５０】 請求項４７記載の半導体装置の製造方
    法であって、少なくとも前記第１リードのインナ部先端
    に絶縁性テープが接着されたリードフレームを準備し、
    前記絶縁性テープを介して前記第１リードのインナ部と
    前記半導体チップの主面とを接合することを特徴とする
    半導体装置の製造方法。
JP23984899A 1998-10-21 1999-08-26 半導体装置 Expired - Fee Related JP4206177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23984899A JP4206177B2 (ja) 1998-10-21 1999-08-26 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29993598 1998-10-21
JP10-299935 1998-10-21
JP23984899A JP4206177B2 (ja) 1998-10-21 1999-08-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2000196002A true JP2000196002A (ja) 2000-07-14
JP4206177B2 JP4206177B2 (ja) 2009-01-07

Family

ID=26534451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23984899A Expired - Fee Related JP4206177B2 (ja) 1998-10-21 1999-08-26 半導体装置

Country Status (1)

Country Link
JP (1) JP4206177B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200319A (ja) * 2008-02-22 2009-09-03 Powertech Technology Inc リードフレーム及びそれを用いる半導体装置
JP2010182873A (ja) * 2009-02-05 2010-08-19 Toshiba Corp 半導体デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200319A (ja) * 2008-02-22 2009-09-03 Powertech Technology Inc リードフレーム及びそれを用いる半導体装置
JP2010182873A (ja) * 2009-02-05 2010-08-19 Toshiba Corp 半導体デバイス
US8912636B2 (en) 2009-02-05 2014-12-16 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP4206177B2 (ja) 2009-01-07

Similar Documents

Publication Publication Date Title
KR100619208B1 (ko) 반도체장치및그제조방법
KR100604198B1 (ko) 반도체 장치 및 그 제조방법
US6724074B2 (en) Stack semiconductor chip package and lead frame
KR970006529B1 (ko) 반도체 장치
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
US6552437B1 (en) Semiconductor device and method of manufacture thereof
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
JP2981194B2 (ja) 半導体チップパッケージ
JP2000058578A (ja) 半導体装置
JP4206177B2 (ja) 半導体装置
JPH10275887A (ja) 半導体装置
JPH11297917A (ja) 半導体装置及びその製造方法
JP4162758B2 (ja) 半導体装置の製造方法
JP3957722B2 (ja) 半導体装置の製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2002100719A (ja) 樹脂封止型半導体装置
KR200235610Y1 (ko) 적층형반도체패키지
JPH1168015A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001168260A (ja) 半導体装置およびその製造方法
KR19980033976A (ko) 박형 반도체 칩 패키지 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041020

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees