CN115211241A - 电路模块和通信装置 - Google Patents

电路模块和通信装置 Download PDF

Info

Publication number
CN115211241A
CN115211241A CN202180017744.2A CN202180017744A CN115211241A CN 115211241 A CN115211241 A CN 115211241A CN 202180017744 A CN202180017744 A CN 202180017744A CN 115211241 A CN115211241 A CN 115211241A
Authority
CN
China
Prior art keywords
layer
conductor
multilayer substrate
holes
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180017744.2A
Other languages
English (en)
Inventor
须田规仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN115211241A publication Critical patent/CN115211241A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

电路模块具备：多层基板，具有贯通至少一层的多个第一贯通孔；多个高频部件，配置于所述多个第一贯通孔的每一个；以及多个屏蔽部，将所述多个高频部件单独地包围，所述多层基板具有至少贯通配置有所述高频部件的层的第二贯通孔，所述多个屏蔽部的每一个包括第一导体、第二导体以及第三导体，所述第一导体和所述第二导体在所述多层基板的层叠方向上夹着所述高频部件，所述第三导体配置于所述第二贯通孔。

Description

电路模块和通信装置
技术领域
本公开涉及电路模块和通信装置。本申请主张基于2020年5月7日提出申请的日本申请第2020－082040号的优先权，并援引记载于所述日本申请的全部内容。
背景技术
在安装有IC(Intergrated Circuit：集成电路)芯片的电路中，要求抑制IC芯片从其他电子设备等受到的电磁干扰，并且抑制从IC芯片给其他电子设备等带来的电磁影响。因此，通过作为导电体的金属板覆盖IC芯片来施加电磁屏蔽。
在专利文献1中公开了一种用合成树脂制的模制构件将多个IC芯片密封的表面安装型半导体封装件。在专利文献1所公开的半导体封装件中，用导电性薄膜来覆盖包括多个IC芯片的封装件主体，由此施加电磁屏蔽。
现有技术文献
专利文献
专利文献1：国际公开第2017/145331号
发明内容
本公开的一个方案的电路模块具备：多层基板，具有贯通至少一层的多个第一贯通孔；多个高频部件，配置于所述多个第一贯通孔的每一个；以及多个屏蔽部，将所述多个高频部件单独地包围，所述多层基板具有至少贯通配置有所述高频部件的层的第二贯通孔，所述多个屏蔽部的每一个包括第一导体、第二导体以及第三导体，所述第一导体和所述第二导体在所述多层基板的层叠方向上夹着所述高频部件，所述第三导体配置于所述第二贯通孔。
本公开的一个方案的通信装置具备：发送电路，输出高频的发送信号；以及电路模块，对由所述发送电路输出的所述发送信号进行放大，所述电路模块具备：多层基板，具有贯通至少一层的多个第一贯通孔；多个放大器，配置于所述多个第一贯通孔的每一个；以及多个屏蔽部，将所述多个放大器单独地包围，所述多层基板具有至少贯通配置有所述放大器的层的第二贯通孔，所述多个屏蔽部的每一个包括第一导体、第二导体以及第三导体，所述第一导体和所述第二导体在所述多层基板的层叠方向上夹着所述放大器，所述第三导体配置于所述第二贯通孔。
本公开不仅能实现为具备上述那样的特征性结构的电路模块，还能实现为包括电路模块的通信装置，或者实现为用于制造电路模块的方法。
附图说明
图1是表示第一实施方式的无线通信装置的构成的框图。
图2是表示第一实施方式的放大电路的构成的一个例子的平面剖视图。
图3是基于图2所示的A－A线的放大侧面剖视图。
图4是表示第一实施方式的功率放大器的冷却结构的一个例子的侧面剖视图。
图5是表示第二实施方式的放大电路的构成的一个例子的局部侧面剖视图。
具体实施方式
＜本公开所要解决的问题＞
专利文献1所公开的半导体封装件为表面安装型，安装于印刷线路板上。在印刷线路板上，除了半导体封装件以外还搭载有许多无源部件和有源部件，因此电路的面积变大。因此，期望电路的小型化。
＜本公开的效果＞
根据本公开，能抑制部件间的隔离的劣化，并且能实现电路模块的小型化。
＜本公开的实施方式的概要＞
以下，举例本公开的实施方式的概要来进行说明。
(1)本实施方式的电路模块具备：多层基板，具有贯通至少一层的多个第一贯通孔；多个高频部件，配置于所述多个第一贯通孔的每一个；以及多个屏蔽部，将所述多个高频部件单独地包围，所述多层基板具有至少贯通配置有所述高频部件的层的第二贯通孔，所述多个屏蔽部的每一个包括第一导体、第二导体以及第三导体，所述第一导体和所述第二导体在所述多层基板的层叠方向上夹着所述高频部件，所述第三导体配置于所述第二贯通孔。由此，对多个高频部件的每一个施加了电磁波屏蔽，因此能抑制部件间的隔离的劣化。而且，通过多层基板来三维地构成电路，由此能减小电路模块的面积(多层基板的面积)。
(2)在本实施方式的电路模块中，也可以是，在所述高频部件的周围设有多个所述第二贯通孔，在所述多个第二贯通孔的每一个配置有多个所述第三导体。由此，能提高高频部件的电磁波屏蔽的效果。
(3)在本实施方式的电路模块中，也可以是，所述多层基板包括在配置有所述高频部件的配置层中连接于所述高频部件的端子的导体的布线，隔着所述布线相邻的一对所述第二贯通孔的间隔比其他相邻的一对所述第二贯通孔的间隔宽。由此，能确保布线的区域，并且能构成效果好的电磁波屏蔽。
(4)在本实施方式的电路模块中，也可以是，所述多个高频部件包括第一放大器和放大率比所述第一放大器高的第二放大器，设于所述第二放大器的周围的多个所述第二贯通孔的间隔小于设于所述第一放大器的周围的多个所述第二贯通孔的间隔。从放大器辐射的电磁波的强度根据放大率而不同。根据上述构成，能获得与放大器的放大率相应的电磁波的屏蔽效果。
(5)在本实施方式的电路模块中，也可以是，所述第一贯通孔设于作为所述多层基板的一部分的层的配置层，所述第二贯通孔是设于所述配置层的过孔。由此，能在多层基板的一部分的层设置屏蔽部。因此，能在与设有屏蔽部的层不同的层中，以与高频部件重叠的方式设置电路。
(6)在本实施方式的电路模块中，也可以是，所述配置层包括所述多层基板的一端的层。由此，高频部件配置于多层基板的一端。因此，能提高高频部件的冷却效率。
(7)也可以是，本实施方式的电路模块还具备基底金属，该基底金属设于所述多层基板的所述第二方向上的端面，所述配置层包括所述多层基板的所述第二方向上的端部的层，所述高频部件装配于所述基底金属，所述第二导体是所述基底金属。由此，能通过基底金属的高导热系数来提高高频部件的冷却效率。
(8)在本实施方式的电路模块中，也可以是，所述多层基板包括布线层，该布线层是与所述配置层不同的层并且包括导体的布线，所述布线层包括连向所述配置层的过孔，所述布线层中所包括的所述布线通过所述过孔连接于所述高频部件的端子。由此，即使在使用需要厚铜布线的高输出的高频部件的情况下，也能通过布线层来减少布线的布局上的制约。
(9)本实施方式的通信装置具备：发送电路，输出高频的发送信号；以及电路模块，对由所述发送电路输出的所述发送信号进行放大，所述电路模块具备：多层基板，具有贯通至少一层的多个第一贯通孔；多个放大器，配置于所述多个第一贯通孔的每一个；以及多个屏蔽部，将所述多个放大器单独地包围，所述多层基板具有至少贯通配置有所述放大器的层的第二贯通孔，所述多个屏蔽部的每一个包括第一导体、第二导体以及第三导体，所述第一导体和所述第二导体在所述多层基板的层叠方向上夹着所述放大器，所述第三导体配置于所述第二贯通孔。由此，对多个放大器的每一个施加了电磁波屏蔽，因此能抑制放大器间的隔离的劣化。而且，通过多层基板来三维地构成电路，由此能减小电路模块的面积(多层基板的面积)。
＜本公开的实施方式的详情＞
以下，参照附图对本发明的实施方式的详情进行说明。需要说明的是，也可以将以下记载的实施方式的至少一部分任意地组合。
[1.第一实施方式]
[1－1.无线通信装置]
图1是表示本实施方式的无线通信装置的构成的框图。无线通信装置10例如是移动通信用的基站装置。无线通信装置10具备接口部21、信号处理电路22、发送电路31、接收电路32、放大电路100、双工器40以及天线50。在图例中，无线通信装置10具有多个通信系统，该通信系统包括接口部21、信号处理电路22、发送电路31、接收电路32、放大电路100、双工器40以及天线50，但不限定于此。也可以在无线通信装置10设置一个上述的通信系统。
发送电路31对从信号处理电路22被作为数字的基带信号提供的发送数据进行正交调制。在发送电路31连接有放大电路100。发送电路31将发送数据转换为模拟的无线信号，并将该无线信号向放大电路100输出。
放大电路100对无线信号(发送信号)进行放大。放大后的发送信号被输出至双工器40。双工器40将发送信号和接收信号分离，并将发送信号向天线50输出。从双工器40输出的发送信号从天线50被发送。
由天线50接收到的来自移动终端的无线信号(接收信号)被输入至双工器40。双工器40将发送信号和接收信号分离，并将接收信号向接收电路32输出。
接收电路32对所接受到的接收信号进行放大，并对放大后的接收信号进行AD(模拟－数字)转换。接收电路32对数字的接收信号(接收数据)进行正交解调，并将正交解调后的接收数据作为基带信号输出。
信号处理电路22经由接口部21与上层网络连接，在与上层网络之间授受IP分组。而且，信号处理电路22执行IP分组和基带信号的转换处理。
[1－2.放大电路]
接着，对放大电路100进行说明。放大电路100是电路模块的一个例子。
图2是表示本实施方式的放大电路的构成的一个例子的平面剖视图，图3是基于图2所示的A－A线的放大侧面剖视图。图2和图3所示的放大电路100包括多层印制电路板200、多个功率放大器300_1、300_2、300_3以及多个屏蔽部400。以下，将多个功率放大器300_1、300_2、300_3统称为功率放大器300。放大电路100是在多层印制电路板200的内部嵌入多个功率放大器300和多个屏蔽部400，并且通过用模制构件500将功率放大器300密封而被封装化的电路模块。
图2中示出了配置有功率放大器300_1、300_2、300_3的层级。图2中的双点划线表示设于其他层级的布线和电子部件。如图2所示，多个功率放大器300通过导体的布线相互连接。更具体而言，一个功率放大器300_1的输入端子(栅极端子)连接于导体的信号线251_1，其中，该信号线251_1连接于发送电路31。功率放大器300_1的输出端子(漏极端子)连接于信号线252_1。信号线252_1经由过孔(未图示)连接于设于上层的分配器253，分配器253连接于信号线254_2、254_3。
信号线254_2经由过孔连接于下层的信号线251_2，信号线251_2连接于功率放大器300_2的输入端子。功率放大器300_2的输出端子连接于信号线252_2。信号线252_2经由过孔连接于上层的信号线255_2，信号线255_2连接于合成器256的输入端子。
信号线254_3经由过孔连接于下层的信号线251_3，信号线251_3连接于功率放大器300_3的输入端子。功率放大器300_3的输出端子连接于信号线252_3。信号线252_3经由过孔连接于上层的信号线255_3，信号线255_3连接于合成器256的输入端子。
如上所述，一个功率放大器300_1的输出端子与两个功率放大器300_2、300_3的输入端子连接。功率放大器300_1对从发送电路31输出的发送信号进行放大。功率放大器300_2、300_3构成多赫蒂(Doherty)放大器。功率放大器300_2是主放大器，功率放大器300_3是峰值放大器。分配器253将从功率放大器300_1输出的信号分配至功率放大器300_2和功率放大器300_3。功率放大器300_2、300_3对由功率放大器300_1放大后的发送信号进一步放大。合成器256对从功率放大器300_2和300_3的每一个输出的信号进行合成，并将合成后的信号向双工器40输出。
[1－3.功率放大器的屏蔽结构]
图3中示出了放大电路100的包括一个功率放大器300的部分的一个例子。在图3所示的例子中，多层印制电路板200的层数为2。多层印制电路板200上下层叠。就是说，层叠方向是竖直方向。在多层印制电路板200设有空间(第一贯通孔)201。在该例中，空间201延及多层印制电路板200的层叠方向的整体地形成即延及两层地形成。即，空间201是贯通多层印制电路板200的两层的贯通孔。
在多层印制电路板200的下表面设有基底金属402。基底金属402是导热系数高的导体的金属板。基底金属402被配置为堵塞空间201的下部开口。而且，在多层印制电路板200的下表面设有作为导体的金属制的端子203。
功率放大器300配置于空间201的内部。功率放大器300通过粘接剂204粘接于基底金属402的上表面。多层印制电路板200是由上层211和下层212构成的两层结构，在上层211与下层212之间设有由铜箔形成的印制电路布线212a。印制电路布线212a是上述的信号线251_1、251_2、251_3、252_1、252_2、252_3。在空间201中，下层212比上层211突出，从而在空间201的内壁形成台阶部。在空间201内，印制电路布线212a在下层212的突出部分露出，印制电路布线212a的露出部分与功率放大器300的端子即输入端子(栅极端子)和输出端子(漏极端子)通过接合线212b连接。
在如上所述配置有功率放大器300和接合线212b的空间201内填充有合成树脂的模制构件500。由此，功率放大器300和接合线212b被密封。
在多层印制电路板200设有多个贯通孔(第二贯通孔)220。在图3的例子中，贯通孔220贯通多层印制电路板200的厚度方向整体。在贯通孔220配置有柱状或筒状的导体403。在具体的一个例子中，导体403是镀铜而成，通过贯通孔220和导体403构成过孔。多个贯通孔220被设为将配置有功率放大器300的空间201包围(参照图2)，在贯通孔220的每一个配置有导体403。
如图3所示，在上层211的上表面以覆盖空间201的整体的方式配置有薄的导体401。导体401例如也可以由印制电路布线用的铜箔形成。导体401在俯视观察下设于覆盖设于空间201的周围的多个贯通孔220的全部的范围。基底金属402也同样地，设于覆盖多个贯通孔220的全部的范围。
在多层印制电路板200的上表面，与导体401一起配置有印制电路布线202和表面安装部件205。表面安装部件205中包括分配器253和合成器256。导体401、印制电路布线202以及表面安装部件205被合成树脂的模制构件501覆盖。
屏蔽部400由导体401、基底金属402以及多个导体403构成。屏蔽部400将作为高频部件的功率放大器300三维地包围。因此，能提高模块内的各功率放大器300之间的隔离性。
再次参照图2。功率放大器300的周围的导体403相互隔开间隔地配置。而且，隔着接合线212b相邻的一对贯通孔220的间隔D1比其他相邻的一对贯通孔220的间隔D2宽。由此，能确保布线用的区域，并且能提高电磁波屏蔽的效果。
如图2所示，功率放大器300_1的周围的导体403(贯通孔220)的间隔D2和功率放大器300_2、300_3的周围的导体403(贯通孔220)的间隔D3不同。进一步具体而言，信号输出侧的功率放大器300_2、300_3中的导体403的间隔D3小于信号输入侧的功率放大器300_1中的导体403的间隔D2。导体403的间隔越小，导体403配置得越密集，因此电磁波屏蔽的效果越好。就是说，能使信号输出侧的功率放大器300_2、300_3的屏蔽效果比信号输入侧的功率放大器300_1的屏蔽效果好。例如，在功率放大器300_2、300_3的放大率比功率放大器300_1的放大率高的情况下，对于放大率高的功率放大器300_2、300_3而言，能获得高的电磁波屏蔽效果。
[1－4.功率放大器的冷却结构]
图4是表示本实施方式的功率放大器的冷却结构的一个例子的侧面剖视图。如上所述被模块化的放大电路100装配于印制电路板600的表面。在设于印制电路板600的上表面的布线601连接有设于放大电路100的下表面的端子203。
在印制电路板600的上表面，与布线601一起设有铜箔的导热部602。导热部602连接于基底金属402。导热部602的平面形状和大小与基底金属402的平面形状和大小相同，基底金属402的下表面整体和导热部602的上表面整体通过焊料粘接。
在印制电路板600的内部设有多个通孔(through hole)，在各通孔的内部配置有导热系数高的金属性的柱状构件603。这些通孔设于导热部602的下方，各柱状构件603的上端连接于导热部602的下表面。
在印制电路板600的下表面设有铜箔的导热部604。导热部604具有比导热部602大的面积，被配置为在俯视观察下与导热部602重叠。各柱状构件603的下端连接于导热部604的上表面。在导热部604的下表面装配有散热器610。散热器610由导热系数高的金属(铝、铜等)构成，设有多个冷却用的散热片(fin)。
如上所述，功率放大器300所产生的热被传递向基底金属402、导热部602、柱状构件603、导热部604以及散热器610。传至散热器610的热从散热片向外部辐射。如此，功率放大器300被冷却。
[2.第二实施方式]
图5是表示本实施方式的放大电路的构成的一个例子的局部侧面剖视图。如图5所示，本实施方式的多层印制电路板200在一部分的层中设有空间201。就是说，空间201是贯通多层印制电路板200的一部分的层的贯通孔。以下，将设有空间201的层称为配置层230。多层印制电路板200具有与配置层230不同的电介质层。将该电介质层称为布线层231。布线层231是多层印制电路板200的最上层，在表面(上表面)设有由导体箔形成的印制电路布线232。配置层230包括多层印制电路板200的最下层。功率放大器300装配于设在多层印制电路板200的下表面的基底金属402。由此，安装有放大电路100的印制电路板与功率放大器300之间的距离变短，从而能高效地冷却功率放大器300。需要说明的是，配置层230也可以包括多层印制电路板200的最上层。在该情况下，例如，使导体401的上表面露出，在该面直接装配散热器，由此能高效地冷却功率放大器300。
例如，印制电路布线232既可以包括用于对功率放大器300施加输入电压(栅极电压)的布线，也可以包括用于对功率放大器300施加输出电压(漏极电压)的布线。印制电路布线232通过设于布线层231的过孔233连接于功率放大器300的端子(栅极端子、漏极端子)。由此，能三维地构成电路，从而提高布线的自由度。就是说，例如，能抑制为了避免与其他布线的干扰而使栅极电压用的布线和漏极电压用的布线大幅迂回，从而抑制了电路的大型化。
本实施方式的屏蔽部400包括插入至贯通孔234的柱状构件431，该贯通孔234是贯通配置层230的贯通孔。贯通孔234仅贯通配置层230。即，贯通孔234不贯通布线层231。由此，导体的柱状构件431仅设于配置层230，因此布线层231的布线不会被柱状构件431阻碍。而且，柱状构件431根据功率放大器300的高度来配置，从而能通过包括柱状构件431的屏蔽部400来包围功率放大器300。因此，能确保功率放大器300之间的隔离。
[3.变形例]
放大电路的构成不限定于上述的实施方式。例如，高频部件不限于功率放大器300。高频部件只要是用于高频信号的处理的部件即可，既可以是IC(Integrated Circuit)芯片，也可以是半导体芯片，既可以是有源部件，也可以是无源部件。
而且，贯通孔不限于圆形的孔。只要是贯通多层印制电路板200的至少一层的孔即可，与平面形状无关。例如，贯通孔也可以是在俯视观察下与矩形的功率放大器300的一边平行的细长的狭缝。配置于贯通孔的内部的导体只要是与贯通孔的形状一致的形状即可。例如，也可以在狭缝状的贯通孔的内部配置细长的板状的导体。
而且，不限定于在多层印制电路板200的最下层配置功率放大器300的构成。例如，也可以是，在具有三层以上的多层印制电路板200的内层设置空间201，在空间201内配置功率放大器300(高频部件)。而且，作为其他构成，也可以是，在包括多层印制电路板200的上层的层设置空间201，在空间201内配置功率放大器300(高频部件)。
而且，可以将分配器253配置于与信号线252_1、251_2、251_3相同的层，也可以将合成器256配置于与信号线255_2、255_3相同的层。由此，能不夹存过孔地将分配器253与信号线252_1、251_2、251_3连接，将合成器256与信号线255_2、255_3连接。
[4.效果]
如上所述，放大电路100具备多层印制电路板200、功率放大器300以及屏蔽部400。多层印制电路板200在至少一层具有多个空间201。多个功率放大器300配置于多个空间201的每一个。多个屏蔽部400将多个功率放大器300单独地包围。多层印制电路板200具有至少贯通配置有功率放大器300的层的贯通孔220。多个屏蔽部400的每一个包括导体401、基底金属402以及导体403。导体401和基底金属402在多层印制电路板200的层叠方向上夹着功率放大器300。导体403配置于贯通孔220。由此，对多个功率放大器300的每一个施加了电磁波屏蔽，因此能抑制功率放大器300间的隔离的劣化。而且，通过多层印制电路板200来三维地构成电路，由此能减小放大电路100的面积(多层印制电路板200的平面的面积)。
也可以在功率放大器300的周围设置多个贯通孔220。也可以在多个贯通孔220的每一个配置多个导体403。由此，能提高功率放大器300的电磁波屏蔽的效果。
多层印制电路板200也可以包括在配置有功率放大器300的配置层230连接于功率放大器300的端子的导体的布线。也可以是，隔着布线相邻的一对贯通孔220的间隔比其他相邻的一对贯通孔220的间隔宽。由此，能确保布线的区域，并且能构成效果好的电磁波屏蔽。
多个功率放大器300也可以包括功率放大器300_1和放大率比功率放大器300_1高的功率放大器300_2、300_3。设于功率放大器300_2、300_3的周围的多个贯通孔220的间隔也可以小于设于功率放大器300_1的周围的多个贯通孔220的间隔。从功率放大器220辐射的电磁波的强度根据放大率而不同。根据上述构成，能获得与功率放大器220的放大率相应的电磁波的屏蔽效果。
空间201也可以设于作为多层印制电路板200的一部分的层的配置层230。贯通孔234也可以设于配置层230。由此，能在多层印制电路板200的一部分的层设置屏蔽部400。因此，能在与设有屏蔽部400的层不同的层中，以与功率放大器300重叠的方式设置电路。
配置层230也可以包括多层印制电路板200的上方或下方的端部的层。由此，功率放大器300配置于多层印制电路板的上端或下端。因此，能提高功率放大器300的冷却效率。
放大电路100也可以具备设于多层印制电路板200的下端面的基底金属402。配置层230也可以包括多层印制电路板200中的下端的层。功率放大器300也可以装配于基底金属402。屏蔽部40中所包括的导体也可以是基底金属402。由此，能通过基底金属402的高导热系数来提高功率放大器300的冷却效率。
多层印制电路板200也可以包括布线层231，该布线层231是与配置层230不同的层并且包括导体的布线。布线层231也可以包括连向配置层230的贯通孔。布线层231中所包括的布线也可以通过贯通孔连接于功率放大器300的端子。由此，即使在使用需要厚铜布线的高输出的功率放大器300的情况下，也能通过布线层230来减少布线的布局上的制约。
无线通信装置10具备发送电路31和放大电路100。发送电路31输出高频的发送信号。放大电路100对由发送电31路输出的发送信号进行放大。放大电路100具备多层印制电路板200、功率放大器300以及屏蔽部400。多层印制电路板200在至少一层具有多个空间201。多个功率放大器300配置于多个空间201的每一个。多个屏蔽部400将多个功率放大器300单独地包围。多层印制电路板200具有至少贯通配置有功率放大器300的层的贯通孔220。多个屏蔽部400的每一个包括导体401、基底金属402以及导体403。导体401和基底金属402在多层印制电路板200的层叠方向上夹着功率放大器300。导体403配置于贯通孔220。由此，对多个功率放大器300的每一个施加了电磁波屏蔽，因此能抑制功率放大器300间的隔离的劣化。而且，通过多层印制电路板200来三维地构成电路，由此能减小放大电路100的面积(多层印制电路板200的平面的面积)。
[11.补充]
本公开的实施方式在所有的点上均为示例，而不是限制性的。本发明的权利范围由权利要求书示出，而不是由上述的实施方式示出，包括与权利要求书等同的含义及其范围内的所有变更。
附图标记说明：
10：无线通信装置(通信装置)
21：接口部
22：信号处理电路
31：发送电路
32：接收电路
40：双工器
50：天线
100：放大电路(电路模块)
200：多层印制电路板(多层基板)
201：空间(第一贯通孔)
202：印制电路布线
203：端子
204：粘接剂
205：表面安装部件
211：上层
212：下层
212a：印制电路布线
212b：接合线
220、234：贯通孔(第二贯通孔)
230：配置层
231：布线层
232：印制电路布线
233：过孔
235：导体
251_1、251_2、251_3、252_1、252_2、252_3、254_2、254_3、255_2、255_3：信号线
253：分配器
256：合成器
300、300_1、300_2、300_3：功率放大器(高频部件)
400：屏蔽部
401：导体(第一导体)
402：基底金属
403：导体(第三导体)
431：柱状构件(第三导体)
500、501：模制构件
600：印制电路板
601：布线
602：导热部
603：柱状构件
604：导热部
610：散热器。

Claims (9)

1.一种电路模块，具备：
多层基板，具有贯通至少一层的多个第一贯通孔；
多个高频部件，配置于所述多个第一贯通孔的每一个；以及
多个屏蔽部，将所述多个高频部件单独地包围，
所述多层基板具有至少贯通配置有所述高频部件的层的第二贯通孔，
所述多个屏蔽部的每一个包括第一导体、第二导体以及第三导体，
所述第一导体和所述第二导体在所述多层基板的层叠方向上夹着所述高频部件，
所述第三导体配置于所述第二贯通孔。
2.根据权利要求1所述的电路模块，其中，
在所述高频部件的周围设有多个所述第二贯通孔，
在所述多个第二贯通孔的每一个配置有多个所述第三导体。
3.根据权利要求2所述的电路模块，其中，
所述多层基板包括在配置有所述高频部件的配置层中连接于所述高频部件的端子的导体的布线，
隔着所述布线相邻的一对所述第二贯通孔的间隔比其他相邻的一对所述第二贯通孔的间隔宽。
4.根据权利要求2或3所述的电路模块，其中，
所述多个高频部件包括第一放大器和放大率比所述第一放大器高的第二放大器，
设于所述第二放大器的周围的多个所述第二贯通孔的间隔小于设于所述第一放大器的周围的多个所述第二贯通孔的间隔。
5.根据权利要求1至4中任一项所述的电路模块，其中，
所述第一贯通孔设于作为所述多层基板的一部分的层的配置层，
所述第二贯通孔构成设于所述配置层的过孔。
6.根据权利要求5所述的电路模块，其中，
所述配置层包括所述多层基板的一端的层。
7.根据权利要求5或6所述的电路模块，还具备：
基底金属，设于所述多层基板的所述第二方向上的端面，
所述配置层包括所述多层基板的所述第二方向上的端部的层，
所述高频部件装配于所述基底金属，
所述第二导体是所述基底金属。
8.根据权利要求5至7中任一项所述的电路模块，其中，
所述多层基板包括布线层，该布线层是与所述配置层不同的层并且包括导体的布线，
所述布线层包括连向所述配置层的过孔，
所述布线层中所包括的所述布线通过所述过孔连接于所述高频部件的端子。
9.一种通信装置，具备：
发送电路，输出高频的发送信号；以及
电路模块，对由所述发送电路输出的所述发送信号进行放大，
所述电路模块具备：
多层基板，具有贯通至少一层的多个第一贯通孔；
多个放大器，配置于所述多个第一贯通孔的每一个；以及
多个屏蔽部，将所述多个放大器单独地包围，
所述多层基板具有至少贯通配置有所述放大器的层的第二贯通孔，
所述多个屏蔽部的每一个包括第一导体、第二导体以及第三导体，
所述第一导体和所述第二导体在所述多层基板的层叠方向上夹着所述放大器，
所述第三导体配置于所述第二贯通孔。
CN202180017744.2A 2020-05-07 2021-04-30 电路模块和通信装置 Pending CN115211241A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-082040 2020-05-07
JP2020082040 2020-05-07
PCT/JP2021/017196 WO2021225116A1 (ja) 2020-05-07 2021-04-30 回路モジュール及び通信装置

Publications (1)

Publication Number Publication Date
CN115211241A true CN115211241A (zh) 2022-10-18

Family

ID=78468714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180017744.2A Pending CN115211241A (zh) 2020-05-07 2021-04-30 电路模块和通信装置

Country Status (4)

Country Link
US (1) US20230199940A1 (zh)
JP (1) JPWO2021225116A1 (zh)
CN (1) CN115211241A (zh)
WO (1) WO2021225116A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116647249A (zh) * 2023-07-27 2023-08-25 上海瀚儒通信技术有限公司 一种模块化智能信号屏蔽器单元、屏蔽器与屏蔽控制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983219B2 (ja) * 2006-11-22 2012-07-25 株式会社村田製作所 部品内蔵基板
JP5342704B1 (ja) * 2012-11-12 2013-11-13 太陽誘電株式会社 高周波回路モジュール
JP2017103282A (ja) * 2015-11-30 2017-06-08 イビデン株式会社 プリント配線板
JP6173611B1 (ja) * 2016-04-27 2017-08-02 三菱電機株式会社 高周波回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116647249A (zh) * 2023-07-27 2023-08-25 上海瀚儒通信技术有限公司 一种模块化智能信号屏蔽器单元、屏蔽器与屏蔽控制方法
CN116647249B (zh) * 2023-07-27 2023-10-20 上海瀚儒通信技术有限公司 一种模块化智能信号屏蔽器单元、屏蔽器与屏蔽控制方法

Also Published As

Publication number Publication date
JPWO2021225116A1 (zh) 2021-11-11
US20230199940A1 (en) 2023-06-22
WO2021225116A1 (ja) 2021-11-11

Similar Documents

Publication Publication Date Title
JP3973402B2 (ja) 高周波回路モジュール
US20210050876A1 (en) Radio frequency module
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
KR100197187B1 (ko) 고주파전력 증폭회로장치
JP3941911B2 (ja) 集積ｒｆ性能を備えたマルチチップモジュール
CN108987378B (zh) 微电子装置
JP3426842B2 (ja) 高周波用電力増幅器
US11328987B2 (en) Waver-level packaging based module and method for producing the same
US11984380B2 (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
US10512153B2 (en) High frequency circuit
JPWO2020054004A1 (ja) マイクロ波デバイス及び空中線
CN105074917A (zh) 用于射频多芯片集成电路封装的电磁干扰外壳
CN111771276A (zh) 高频模块
CN115211241A (zh) 电路模块和通信装置
KR100713195B1 (ko) 고주파모듈 및 그 제조방법
JP5577694B2 (ja) 部品内蔵モジュール
KR20050002659A (ko) 혼성집적회로
JP3515854B2 (ja) 高周波電力増幅回路装置
US20220021102A1 (en) Wireless communication module
CN114566479A (zh) 一种封装模组、其制备方法、基站及电子设备
JP2001308235A (ja) 半導体モジュール
JP2004071772A (ja) 高周波パッケージ
CN219998479U (zh) 电子器件
JP2005340713A (ja) マルチチップモジュール
JP3438715B2 (ja) マイクロ波回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination